KR0174536B1 - 텔레비젼 신호용 수신기 - Google Patents

Abstract

잡음 감소, 큰 영역 플리커 감소, 잠상 등을 위한 비디오 메모리를 포함하는 텔레비젼 수신기에서, 추가 화상은 또한 비디오 메모리에 그의 픽셀을 저장함으로써 발생된다. 픽셀 발생기에 의해 일단 발생된 추가 화상의 픽셀은 비디오 신호에 의해 덧쓰이는 것이 방지되고, 각 픽셀에 대해 블랭킹 비트를 저장함으로서 50㎐의 필드 주파수에서 인가된 비디오 신호에 의해 덧쓰이는 것이 방지된다. 추가 화상은 예로, 텔리텍스트 페이지 또는 작동 메뉴일 수 있다.

Description

텔레비젼 신호용 수신기

제1도는 본 발명에 따르는 텔레비젼 수신기의 제1실시예에 대한 일반적인 구조 도시도.

제2도는 제1도에 도시된 필드 메모리의 일실시예 도시도.

제3도는 본 발명에 관련된 제1도의 텔레비젼 수신기의 섹션의 제2실시예에 대한 일반적인 구조 도시도.

제4도는 제3도에 도시된 필드 메모리의 일실시예 도시도.

* 도면의 주요부분에 대한 부호의 설명

1 : 안테나 5 : 선택기

7 : 화상 라인 카운터 15 : 픽셀 발생기

32, 33, 34 : A/D 변환기

본 발명은 텔레비젼 신호용 수신기에 관한 것이다. 그러한 수신기는, 그중에서도, 특히 텔레비젼 수신기 또는 모니터, 비디오 레코더, 또는 콤팩트 디스크 비디오 플레이어일 수 있다. 본 발명은 특히 예로, 잡음을 감소하고, 큰 면적의 플리커(flicker)를 감소하는 기능을 하거나 정지 화상에 대한 필드 또는 화상 메모리의 비디오 메모리를 포함하고, 또 예로, 텔리텍스트 페이지 또는 온 스크린 표시정보를 표시하는 추가 화상 신호원을 포함하는 텔레비젼 신호용 수신기에 관한 것이다.

서두에 기술된 형의 텔레비젼 수신기는 미합중국 특허 제4,568,964호로부터 공지되어 있다. 상기 공지된 수신기내 추가 화상 신호원은 텔리텍스트 디코더로 구성된다. 상기 디코더는 각 픽셀에 대한 블랭킹 신호의 소정의 값만큼 표시될 텔리텍스트 페이지의 픽셀을 포함하는 픽셀 신호를 발생한다. 비디오 메모리는 화상 메모리로 구성되며 표시될 화상 신호의 샘플이 소정의 방식으로 저장되는 메모리 소자의 매트릭스를 포함한다. 특히, 수신된 비디오 시노의 샘플 또는 텔리텍스트 디코더의 픽셀은 블랭킹 신호값에 따라 공지된 수신기의 화상 메모리내 메모리 소자마다 저장된다. 이 때문에 텔리텍스트 디코더의 픽셀 신호와 수신된 비디오 신호 둘다 선택기에 인가되며, 여기서 선택은 블랭킹 신호에 의해 영향을 받는다. 그리하여 선택된 신호는 수신된 비디오 신호의 필드 주파수 예로 50㎐에서 저장된다. 상기 공지된 수신기에서 화상 신호의 저장된 샘플은 두배의 필드 주파수, 즉 100㎐로의 메모리로부터 판독되어, 표시 스크린에 인가된다. 공지된 수신기에서 큰-면적 플리커는 상기 방식으로 상당히 감소된다.

저장된 화상 신호가 표시될 때, 블랭킹 신호는 텔리텍스트 페이지의 픽셀 존재동안 비디오 신호를 블랭크 한다. 이 때문에 블랭킹 신호의 대응하는 값 또한 예로, 메모리 소자마다 여분의 비트에 의해 화상 메모리내 각 메모리 소자에 대해 저장된다.

공지된 텔레비젼 수신기에서 각 메모리 소자에 대해 선택에 요구된 블랭킹 신호값뿐 아니라 상기 선택기에 동기에 인가된 텔리텍스트의 픽셀과 비디오 신호샘플 둘다 중요하다. 이점을 고려하여, 수신된 비디오 신호는 50㎐의 필드 주파수를 갖는 반면, 표시될 텔리텍스트 페이지에 대한 정보는 한번만 또는 이따금 얻어진다는 점을 알아야 한다. 그러므로 공지된 텔레비젼 수신기내 텔리텍스트 디코더에는 50㎐의 필드 주파수에서 대응하는 블랭킹 신호와 픽셀 신호를 발생시키도록 빠른 문자 발생기와 텔리텍스트 표시 메모리와 같은 수단이 제공된다. 이러한 수단을 설치한 텔레비젼 수신기는 가격이 비싸지게 된다.

본 발명의 목적중 하나는 추가 화상 신호원과 비디오 메모리를 포함하는 텔레비젼 신호용 수신기를 제공하는 것이며, 여기서 소정의 필드 주파수에서 추가 화상 신호원의 픽셀을 발생하는 상기 수단은 불필요하다.

본 발명에 따르면 수신기는 상기 메모리 소자에 대해 저장된 블랭킹 신호값에 응답하여 비디오 신호의 적어도 소정의 일부분이 메모리 소자에 저장되는 것을 방지하는데 적용된 것을 특징으로 한다. 표시될 픽셀은 저속으로 단지 한번만 추가 화상 신호원에 의해 발생되고 저장될 필요가 있다. 그 다음에, 인가된 비디오 신호 샘플에 의해 저장된 픽셀의 원하지 않는 손상은 저지된다. 어쨌든, 이것은 메모리이며 여기서 문자 코드는 마이크로프로세서의 형태로 단지 한 소스에 의해 비-반복 방식으로 저장된다.

비디오 메모리내 비디오 신호 샘플 저장 방지는 비디오 메모리의 메모리 소자내 저장에 대해 특징으로 하는 수신기의 한 실시예에서 효과적으로 실현되며, 상기 메모리 소자에 이미 저장된 추가 픽셀 또는 비디오 신호 샘플의 일부분을 선택하는데 적용되고, 선택은 저장된 블랭킹 신호값에 응답하여 영향을 받는다.

수신기의 또다른 실시예는 각 비디오 신호 샘플에 대해 기록 신호를 발생하는 수단이 제공되고, 비디오 메모리는 상기 기록 신호를 수신하는 기록 입력을 갖는 것을 특징으로 하며, 기록 신호는 저장된 블랭킹 신호값에 응답하여 억압된다. 또한 저장된 픽셀의 원하지 않는 손상이 발생하지 않는다.

본 발명에 따르는 수신기의 또다른 실시예는 제1메모리는 비디오 신호 샘플 또는 추가 픽셀을 저장하는 메모리 소자와 제1메모리의 최소한 두개의 메모리 소자의 필드에 대응하는 제2메모리 소자를 포함하여 제2메모리는 블랭킹 신호값을 저장하는 소자를 포함하는 것을 특징으로 한다. 그 중에서도 메모리 용량을 경제적이게 하는 리드가 블랭킹 신호 저장을 위해 요구된다.

본 발명에 따르는 수신기의 또다른 실시예는 소거 신호를 발생하는 수단으로 제공되며 소거 신호에 응답하여 비디오 신호 샘플의 일부분에 대한 저장 방지를 해제하고 저장된 블랭킹 신호를 소거하는데 적용된 것을 특징으로 한다. 소거 신호가 예로, 20msec의 필드 기간 동안 공급되는 반면, 모든 인가된 비디오 신호 샘플은 비디오 메모리내에 저장되며 이전에 저장된 블랭킹 신호는 동시에 소거된다. 그 결과 저장된 텔리텍스트 페이지의 픽셀은 빠르고 능률적인 방식으로 비디오 메모리로부터 제거된다.

상기 측정없이 추가 화상 신호원은 저장된 블랭킹 신호를 소거시키기 위해 개개의 비디오 메모리내 관련하는 모든 메모리 소자를 어드레스 해야 한다. 이것은 예로 720×280 메모리 소자를 갖는 텔레비젼 수신기내의 시간 소비 활동이다.

본 발명에 따르는 텔레비젼 수신기는 종래의 텔리텍스트 표시를 위한 메모리와 같지 않으며, 수신기에서 기존의 비디오 메모리는 예로 720×280 메모리 소자의 용량을 가지며, 그의 각각은 개별적으로 어드레스 가능하며 12비트를 포함한다. 이것은 특별한 장점을 제공하는데 텔레비젼 수신기가 텔리텍스트 페이지 표시에 적합할 뿐 아니라 예로 고해상도를 갖고 4096 칼라 등급을 갖는 작동 메뉴를 갖는다는 점이다. 추가 화상 신호원 자체는 상기 목적을 위해 표시 메모리를 포함하지 않는다.

제1도는 본 발명에 따르는 텔레비젼 수신기의 일실시예를 개략적으로 도시한다. 안테나(1)에서 수신된 송신기 신호는 종래의 동조 및 검출 회로(2)에 인가된다.

그로부터 얻어진 합성 비디오 신호 CVBS는 숫자화 회로(3)에 인가된다. 상기 회로는 합성 비디오 신호를 휘도 신호 Y와 두개의 칼라 차 신호 U 및 V로 변환하는 복조기(31)를 포함한다. 휘도 신호 Y는 소위 샘플 주파수 fs 예로 13.5㎒로 샘플되며, A/D 변환기(34)에서 8비트로 양자화된다. 동일하게, 샘플주파수 fs의 1/4이지만, 칼라 차 신호 U 및 V의 8비트 샘플은 각각 A/D 변환기(32 및 33)로부터 얻어진다. 상기 신호 U 및 V의 샘플은 주파수 fs에서 네개의 연속 2비트 부분으로 주파수 fs/4에서 8비트 샘플을 변환시키도록 각각 병렬-직렬 변환기(35 및 36)로 인가된다. 그리하여, 13.5㎒ 주파수에서 12비트 샘플 YUV은 숫자화 회로(3)의 출력에서 유용하다. 합성 비디오 신호 CVBS는 대략 53μsec의 액티브 화상 라인 기간동안만 상기 방식으로 숫자화된다. 상기 샘플 주파수 13.5㎒에서, 720샘플 YUV은 각 화상 라인에 대해 발생된다. 비디오 필드는 비디오 정보를 갖는 280개의 상기 화상 라인을 포함한다.

텔레비젼 수신기에 대한 상기 실시예에서 얻어진 샘플 YUV은 잡음 감소 회로(4)의 제1입력에 인가되며, 그의 제2입력은 이미 표시된 이전 비디오 화상의 대응하는 샘플 YUV(n-1)을 수신한다. 표시될 다음 비디오 화상 n에 대한 샘플 YUV(n)의 값은 이전 비디오 화상 n-1에서 표시된 대응하는 샘플 YUV(n-1)과 수신된 샘플 YUV로부터 잡음 감소 회로(4)에서 계산된다. 적절한 계산은 본 발명을 양호하게 이해하기 위해서는 적절하지 않으며 또 기술되지 않을 것이다. 얻어진 샘플 YUV(n)은 상기 선택기를 통해 필드 메모리(6)와 선택기(5)의 제1입력에 인가된다. 이러한 관점에서 논리 값0을 갖는 선택 신호에 응답하여 도시된 위치에 있는 선택기(5)는 입력 SL에 인가된다고 시험적으로 가정된다.

제1도에 도시된 텔레비젼 수신기의 실시예에서 필드 메모리(6)는 소위 이중 포트 비디오 RAM로 불리운다. 상기 메모리는 1비트 폭 데이터에 대해 제2도에 개략적으로 도시된다. 그것은 일반적으로 공지된 DRAM으로서 랜덤 액세스 메모리 섹션(61)을 포함하며, 그것은 280 행 및 720열을 포함한다. 상기 DRAM은 결합된 데이터 입력 및 출력 D/Q와 기록 입력 WE, 행 또는 열 어드레스로서 응융 된 어드레스를 인지하도록 어드레스 입력 AD, 입력 RAS 및 CAS와 같은 종래 접속부를 갖는다. 게다가, 어드레스된 행은 부하되거나 판독되어 평행할 수 있는 버스(62)의 수단에서 720비트 시프트 레지스터(63)에 의해 결합되고 또 시리얼 입력 SI, 시리얼 풀력 SO, 클럭 입력 CK으로 제공된다. 메모리는 또한 시리얼 또는 랜덤 액세스 모드를 선택하기 위한 모드 입력 S/R을 갖는다. 랜덤 액세스 모드에서 메모리 DRAM으로서 공지된 방식으로 사용된다. 이 경우, 행 및 열 어드레스는 연속하여 소위 랜덤 메모리 사이클내에서 어드레스 입력 AD에 기록 입력 WE에 따라 적용되며, 비트는 접속부 D/Q를 통해 판독 또는 기록된다. 시리얼 액세스 모드에서 행 및 열 어드레스는 소위 시리얼 메모리 사이클내에서 어드레스 입력 AD에 적용된다. 기록 입력 WE이 활성적이 아니라면, 전체 어드레스된 행은 상기 모드로 시프트 레지스터(63)에 전달된다. 720비트는 시프트 레지스터에서 유용하며 어드레스는 열 어드레스로부터 시작하고, 클럭 입력 CK에 인가된 클럭 신호에 의해 출력 SO에 계속 인가된다. 기록 입력 WE이 활성적이라면, 720비트는 입력 SI을 통해 시프트 레지스터(63)에 인가되고 메모리 섹션(61)의 어드레스된 행에 대응하는 방식으로 전달된다.

제1도에 도시된 텔레비젼 수신기의 필드 메모리에서 상기 메모리중 열셋은 상기 12비트 샘플 YUN(n)을 저장하도록 병렬로 정렬되고 13번째 비트는 또 블랭킹 비트로서 언급된다. 블랭킹 비트는 선택기(5)의 입력 SL에 인가된 선택 신호값을 갖는다. 그것이 논리 값 0를 갖는다고 실험적으로 가정되지만, 이후에는 이것이 그 경우가 아닐 때 분명해진다. 필드 메모리내 화상 라인의 720 샘플 YUV(n)을 저장하고, 720 샘플 YUV(n-1)을 표시하기 위해, 화상 라인 카운터(7)는 상기 목적을 위해 의도된 시리얼 메모리 주기동안 적절한 화상 라인 시작시에 필드 메모리의 어드레스 입력 AD에 어드레스 선택기(8)를 통해 대응하는 화상 라인 수를 인가한다. 그 결과 어드레스된 메모리 행의 내용은 시프트 레지스터(63)(제2도 참조)로 전달된다. 클럭 펄스가 클럭 입력 CK에서 발생할 때는, 샘플 YUV(n-1)은 필드 메모리(6)의 시리얼 데이터 출력 SO에서 유용하게 된다. 동시에, 새로운 샘플 YUV(n)은 시프트 레지스터(63)에 저장된다. 화상 라인의 끝에서 720개의 새로운 샘플 YUV(n)은 시프트 레지스터(63)의 내용은 어드레스된 메모리 행으로 전달되어 같은 화상 라인수에 대해 시리얼 메모리 주기로 상기 행에 저장된다. 상기 동작에 대해 어드레스 선택기(8)는 단지 상기 두개의 시리얼 메모리 주기동안만 도시된 위치에 있다. 나머지 화상 라인 동안 어드레스 선택기(8)는 또 다른 소스에 의해 또 기술된 어드레싱에 대해 되시되지 않은 위치에 있다. 상기 목적을 위해, 어드레스 선택기(8)는 예로, 라인 동기 신호 LS에 의해 제어된다. 라인 동기 신호 LS 또한 액세스 모드 선택을 위해 모드 입력 S/R에 인가된다.

시리얼 메모리 출력 SO에서 얻어진 12-비트 샘플 YUV(n-1)은 표시 화면(11)상에 표시하도록 종래 세개의 적, 녹 및 청(RGB) 신호를 발생하도록 비디오 변환기(9)에 인가된다. 상기 목적을 위해, 비디오 변환기(9)는 각각 주파수 fs/4로, 주파수 fs에서의 네개 연속적인 2-비트 부분을 하나의 전체 8-비트 U 또는 V 샘플로 변환시키는 두개의 직렬-병렬 변환기(91 및 92)와 아나로그 휘도 신호 Y'를 얻기 위한 D/A 변환기(95)와, 아나로그 칼라 차 신호 U' 및 V'를 얻기 위한 두개의 D/A 변환기(93 및 94)를 포함한다. 상기 직렬-병렬 변환기(91-92) 및 D/A 변환기 (93-95)는 전술된 병렬-직렬 변환기(35-36) 및 A/D 변환기(32-34)의 상보 기능을 갖는다. 게다가, 비디오 변환기(9)는 표시될 수 있는 RGB 신호로 위도 신호 Y'와 칼라 차 신호 U' 및 V'로 변환시키는 디매트릭스 회로(96)를 포함한다. 상기 RGB 신호는 잡음이 축소된 비디오 화상을 표시하도록 블랭킹 회로(10)를 통해 표시 화면(11)에 인가된다.

상기 실시예에서 동조 및 검출 회로(2)로부터의 수신된 합성 비디오 신호 CVBS는 또한 텔리텍스트 획득 회로(12)에 인가된다. 상기 회로는 표시될 텔리텍스트 화상을 위해 화상 정보를 수신하고 저장하도록 공지된 방식으로 적용된다. 상기 텔리텍스트 화상 정보는 일반적으로 표시될 각 문자에 대해 대응하는 8-비트 코드를 포함한다. 텔레비젼 수신기는 또한 작동 회로(13)와 더불어 제공된다. 상기 회로는 스테이션 동조, 화상 밝기, 음성 크기와 같은 상기 작동 명령에 응답하여 제어하고 (원격) 제어 유니트(14)로써 사용자에 의해 발생된 작동 명령을 수신하는데 적용된다. 제1도에서, 이것은 적절한 기호로 표시된다. 특히, 작동 회로(13)는 소위 화면 표시 화상에 대해 화상 정보를 발생하는데 적용된다. 상기 화상은 채널 수, 스테이션 명과 같은 간단한 텍스트 뿐아니라 그래픽 영상으로 이루어진 작동 메뉴일 수 있다. 예로, 작동 회로(13)에서 작동 메뉴를 위한 화상 정보는 예로 다음 화상 설명을 포함할 수 있다.

- 칼라 4080에서 반경 15과 중심(360,140)을 갖는 주기를 끌어내고,

- 칼라(240)로 주기룰 채우고,

- 위치(348,145)로부터 칼라 4095 내에서 문자 T와 V를 끌어낸다.

상기 화상 설명은 노란선으로 둘러싸인 둥근 녹색 버튼을 한정하며 표시화면의 중심에서 백색 명 TV을 갖는다.

텔리텍스트 화상 정보 및 작동 화상 정보는 픽셀 발생기(15)에 표시를 위해 인가된다. 상기 발생기는 양호하게 마이크로프로세서의 형태이며 예로, 4비트의 적, 4비트의 녹 및 4비트의 청의 칼라 코드만큼 상기 픽셀의 표시 화면 위치가 표시될 각 픽셀에 대해 결정하는데 적용된다. 상기 픽셀 발생기는 1980년 8월 컨슈머 일렉트로닉스 IEEE 잡지 CE-26권 605 내지 617페이지에 기재된 알파-기하학 코딩으로 비교 단자 실현의 제3 및 4로부터 공지된다. 제1도에 도시된 실시예에서 사용한 텔레비젼 수신기는 예로 텍사스 인시트루먼츠의 그래픽 시스템 프로세서 TMS 34010으로 이루어질 수 있다. 표시될 텔리텍스트 또는 작동 화상의 픽셀이 한번 발생되는데 픽셀 발생기(15)에 의해 예로 μsec 당 1픽셀 이하로 상당히 느리다. 게다가, 표시 화면상에 그들의 위치의 기간내 픽셀의 시퀀스는 임의이다.

픽셀 발생기(15)에 의해 발생되고 또 RGB 픽셀로 언급된 12비트 칼라 코드는 양방향 데이터 버스를 통해 필드 메모리(6)의 랜덤 액세스 데이터 입력 및 출력 D/Q에 인가된다. 게다가, 픽셀 발생기는 13번째 비트로서 이미 언급된 블랭킹 비트를 발생한다. 논리 값 1으로 나타난 블랭킹 비트는 전술된 12비트 YUV 샘플로부터 구별될 RGB 픽셀인 12비트 코드이다. RGB 픽셀이 필드 메모리(6)에 인가되는 동안, 픽셀 발생기는 표시 화면(11)상의 원해진 위치에 대응하는 메모리 어드레스를 발생하고, 그것을 어드레스 선택기(8)를 통해 필드 메모리(6)의 어드레스 입력 AD에 인가한다. 전술된 바와 같이, 어드레스 선택기(8)는 상기 목적을 위해 의도된 위치(도시되지 않음)에 항상 있다. 랜덤 메모리 주기동안 RGB 픽셀과 대응하는 블랭킹 비트는 어드레스된 메모리 위치에 저장된다. 시프트 레지스터(63)의 시리얼 기록 및 시리얼 판독의 전술된 프로세스는 교란되지 않는다.

그리하여, 표시될 비디오 화상에 대응하는 YUV 샘플과 표시될 텔리텍스트 또는 작동 화상에 대응하는 RGB 픽셀은 필드 메모리에 저장되는 반면, 메모리의 메모리 소자 각각에 대해 저장된 형의 정보는 블랭킹 비트로 가리킨다. 결국, 시리얼 메모리 출력 SO으로부터의 신호는 그에 대응하는 블랭킹 비트 RBL 뿐 아니라 샘플 YUV(n-1) 또는 픽셀 RGB(n-1)을 나타내는 연속적인 메모리 소자를 포함한다.

메모리 소자는 비디오 변환기(9)뿐 아니라 메모리 소자의 네비트를 수신하는 세개의 D/A 변환기(16-18) 각각에도 또한 적용된다. 상기 D/A 변환기가 RGB 픽셀을 수신하면, 종래의 RGB 신호는 픽셀 발생기에 의해 직시된 칼라로 상기 픽셀을 표시하도록 그들의 출력에서 이용가능하다. 마찬가지로, 비디오 변환기(9)로부터의 RGB 신호로서, 상기 RGB 신호는 블랭킹 회로(10)를 통해 표시 화면(11)에 인가된다. 또, 각 메모리 소자에 대응하는 블랭킹 비트 FBL는 블랭킹 회로(10)에 인가되며, 상기 비트는 RGB 픽셀이 이용가능하면 YUV 샘플로부터 얻어진 비디오 화상을 블랭크하고, YUV 샘플이 이용가능하면 텔리텍스트 또는 작동 화상을 블랭크한다. 그 결과 YUV 샘플 또한 D/A 변환기(16-18)에 인가되고, RGB 픽셀 또한 비디오 변환기(9)에 인가되는 것은 문제가 되지 않는다.

필드 메모리로부터 얻어진 연속적인 블랭킹 비트 FBL 또한 AND 게이트(19)의 제1입력에 인가된다. 논리 값 1이 상기 AND 게이트의 제2입력에 계속 인가된다고 임시적으로 가정된다. 필드 메모리(6)로부터의 메모리 소자의 시리얼 판독 동안, 대응하는 블랭킹 비트 FBL 는 AND 게이트(19)를 통해 필드 메모리(6)의 시리얼 메모리 입력 SI의 13번째 비트 입력과 선택기(5)의 입력 SL에 인가된다. 결국, 필드 메모리로부터의 각 블랭킹 비트 판독은 다시 저장되고 형태는 변하지 않은 상태이다. 일단 픽셀 발생기(15)에 의해 발생된 논리 값 1을 갖는 블랭킹 비트는 그리하여 보전된다. 블랭킹 비트가 논리값 0을 갖는다면, 상기 선택기(5)는 전술된 바와 같이 저장 목적을 위해 잡음 감소 회로(4)로부터의 샘플 YUV(n)을 선택한다. 어쨌든, 블랭킹 비트가 논리값 1을 갖는다면, 선택기(5)는 상기 픽셀을 다시 저장하도록 메모리 출력 SO으로부터 그의 제2입력에 인가된 픽셀 RGB(n-1)을 선택한다. 이것은 메모리 소자가 픽셀 발생기에 의해 발생된 RGB 픽셀을 포함할 때의 경우이다. 상기 방식에서 일단 저장된 텔리텍스트 또는 작동 화상의 픽셀은 YUV 샘플에 의해 덧쓰이는 것으로부터 방지된다.

그리하여 비디오 화상과 동시에 표시된 텔리텍스트 또는 작동 화상은 소거될 수 있는데, 즉, 소거 영역에 응답하여 비디오 화상에 의해 대치될 수 있다. 상기 소거 명령은 대개 텔리텍스트 획득 회로(12)(예로, 새로운 텔리텍스트 페이지 수신시) 또는 작동 회로(13)(예로, 원격 제어 유니트(14)로부터 얻어진 작동 명령에 응답하여)에 의해 픽셀 발생기(15)로 인가된다. 상기 발생기는 필드 메모리(6)에서 소거될 픽셀을 어드레스하며 13번째 비트로서 논리 값 0을 저장한다. 대응하는 메모리 소자가 거의 다시 시리얼 입력 SI에 의해 씌어지면, 선택기(5)는 이미 저장된 픽셀 RGB(n-1)을 더 이상 선택하지 않지만, 블랭킹 비트 값이 변형되어 왔으므로 잡은 감소 회로(4)로부터의 샘플 YUV(n)이다. 어쨌든, 상기 방식에서는 상당히 느린 픽셀 발생기(!5)에 의해 많은 수의 픽셀 각각의 어드레싱은 시간 낭비이기 때문에 상당히 큰 작동 화상 소거 또는 화면-채움 텔리텍스트 페이지 표시에 효과적은 아니다.

전체 텔리텍스트 또는 작동 화상 소거의 효과적인 방법은 변환기(20)를 통해 AND 게이트(19)의 제2입력에 픽셀 발생기(15)에 의해 인가된 소거 신호 ER로 제공된다. 여기서 고려된 정상적인 작동 조건을 위해서는, 상기 소거 신호 ER는 일정한 논리 값0을 갖는다. 어쨌든, 소거 명령에 응답하여 소거 신호는 적어도 한 20msec의 비디오 필드 기간동안 논리 값 1으로 활성화된다. 그 결과, AND 게이트(19)는 필드 메모리(6)의 시리얼 입력 SI의 13번째 비트 입력에 논리 값0을 인가하여 필드 메모리(6)내 모든 블랭킹 비트는 논리 값 0을 얻어서 소거된다. 게다가, AND 게이트(19)는 선택기(5)의 선택 입력 SL에 논리 값 0을 인가하고, 그것은 그리하여 동시에 각 메모리 소자에 대해 필드 메모리(6)에 샘플 YUV(n)을 인가한다.

소거 신호 ER는 또다른 공지된 방식으로 발생될 수 있다. 예로, 마이크로프로세서로 구현된 픽셀 발생기(15)는 작동 회로 또는 텔레비젼 획득 회로(12)로부터의 소거 명령 수신에 응답하여 출력에서 20msec의 펄스를 발생하도록 종래 프로그램 단계에 의해 적용될 수 있다. 예로, 표시 화면상의 직사각형 박스에 응답하는 일부분을 비디오 필드 주기의 선택된 부분동안 소거 신호 ER 발생이 가능하다는 것을 알아야 한다.

본 발명에 관련한 텔레비젼 수신기 섹션의 또다른 실시예는 제3도에 도시된다. 상기 도면에 도시된 잡음 감소 회로(4), 필드 메모리(6), 어드레스 선택기(8) 및 픽셀 발생기(15)는 같은 참고 번호를 갖는 제1도의 회로에 대응한다. 제3도에서, 필드 메모리(6)는 종래의 랜덤 액세스 메모리(RAM)를 포함한다. 상기 경우에서 13비트 폭 데이터 입력 D과 출력 Q은 별도로 지시된다. 사실상 그들은 하나의 양 방향 데이터 버스로 결합될 수도 있다.

이제, 720 각각의 메모리 주기는 액티브 화상 라인 주기동안 필드 메모리(6)내 잡음 감소 회로(4)로부터의 720 연속적인 샘플 YUV(n)을 저장하도록 요구된다. 이것은 상기 목적을 위해 단지 두 개의 메모리 주기만이 필요한 제1도와는 대조적이다. 각 메모리 주기동안 메모리제어 회로(21)는 데이터 선택기(22)와 어드레스 선택기(8)에 소정의 값의 선택 신호 S를 인가하며, 그것은 도시된 위치에서 응답한다. 필드 메모리 어드레스 선택기(8)를 통해 메모리 제어 회로(21)에 의해 어드레스되며 13번째 비트로서 논리 0가 인가된 동안 데이터 선택기(22)의 제1입력을 통해 잡음 감소 회로(4)로부터의 샘플 YUV(n)을 수신한다. 제3도에서 YUV 샘플을 저장하는 720 메모리 주기의 각각 하나는 2시간 간격을 포함하는 소위 판독-변형-기록주기이다. 제1시간 간격에서 어드레스된 메모리 소자를 표시를 위해 판독하고 잡음 감소 회로(4)에 그의 공급을 위해 판독한다. 게다가, 얻어진 메모리 소자에 대응하는 블랭킹 비트 FBL는 변환기(23)에 의한 변환후에 AND 게이트(24)의 제1입력에 인가된다. 제2시간 간격에서 메모리 제어 회로(21)는 논리값 1을 갖는 제1기록 신호 W1를 발생하며 상기 AND 게이트(24)의 제2입력에 그것을 인가한다. 블랭킹 비트 FBL는 판독되어온 메모리 소자가 YUV 샘플을 포함하는 것을 의미하는 전술된 바와 같이 논리 값0을 갖는다면, AND 게이트(24)의 출력은 그에 응답하여 논리 값1을 획득한다. 상기 출력은 필드 메모리(6)의 기록 입력 WE에 인가된 출력신호를 갖는 OR 게이트(25)의 제1입력에 접속된다. 어드레스된 소자는 그에 의해 잡음 감소 회로로부터 새로운 값 YUV(n)을 획득하는 반면, 논리 0는 13번째 비트로서 저장된다. 어쨌든, 블랭킹 비트 FBL가 논리 값 1을 갖는다면, 메모리 소자는 RGB 픽셀을 포함하며, 논리 0는 변환기(23)을 통해 AND 게이트(24)의 제1입력에 인가된다. AND 게이트(24)의 제2입력에 인가된 기록 신호 W1는 어드레스된 메모리 소자에 대해 억압되어 전술된 YUV 샘플 및 RGB 픽셀의 저장없이 보전된다.

메모리 제어 회로(21)는 데이터 선택기(22)와 어드레스 선택기(8)에 YUV 샘플 저장을 위해 선택 신호값 S을 인가하지 않는다면, 두 개의 선택기는 다른 위치에 있다. 도시되지 않은 상기 위치에서, 필드 메모리(6)는 RGB 픽셀과 그에 대응하는 블랭킹 비트를 저장하도록 픽셀 발생기(15)에 접속된다. 필드 메모리(6)의 기록 입력 WE은 상기 경우에서 픽셀 발생기에 의해 발생되고 OR 게이트(25)의 제2입력을 통해 메모리에 상기 발생기에 의해 인가된 제2기록 신호 W2에 의해 상기 경우에서 활성적이 된다.

게다가, 제3도에 도시된 텔레비젼 수신기는 소거 신호 ER를 발생시키는데 적용된다. 텔리텍스트 또는 작동 화상을 소거시키기 위해서는, 논리 값1을 갖는 상기 소거 신호가 제2입력에서 기록 신호 W1를 수신하는 AND 게이트(26)의 제1입력에 인가된다. 상기 AND 게이트(26)의 출력은 OR 게이트(25)의 제3입력에 접속되어, 필드 메모리의 기록 입력 WE은 각각 인가된 샘플 YUV(n)에 대해 활성적이며 논리 값0을 갖는 13번째 비트와 대응하며, AND 게이트(24)를 통해 수신된 블랭킹 비트 FBL의 값과는 무관하다. 제3도에 도시된 텔레비젼 수신기에서 픽셀 발생기(15)에 의해 필드 메모리(6)에 대한 액세스는 YUV 샘플이 발생되지 않은 텔레비젼 필드 주기의 일부분에 제한된다. 상기 목적을 위해, 선택 신호 S는 예로 비디오 신호의 수평 및 수직 플라이백 주기에 대응한다. 이 경우에, 단지 필드 주기의 적은 부분만이 RGB 픽셀 저장에 유용하다. 그 결과, 픽셀 발생기(15)에 의해 발생된 텔리텍스트 또는 작동 화상에서의 비율은 상당히 느리게 하강한다. 어쨌든, 액티브 화상 라인 주기에서 RGB 픽셀 저장을 위해 메모리 주기로 YUV 샘플을 저장하는 하나 이상의 판독-변형-기록 주기가 교번할 수 있다. 선택 신호 S는 데이터 선택기(22)와 어드레스 선택기(8)에 의해 취해진 위치의 그것을 알리도록 픽셀 발생기(15)에 인가된다. 그것을 완성하기 위해 네 개의 연속적인 RGB 픽셀의 필드에서 텔리텍스트 및 작동 화상을 구성하도록 본 발명에 따르는 텔레비젼 수신기의 도시된 실시예에서 그것이 유용하다는 것을 주목해야 한다. 사실, 이것이 경우가 아니라면, 예로, 하나의 RGB 픽셀과 세 개의 YUV 샘플이 필드 메모리(6)의 네 개의 연속적인 메모리 소자에 저장되면, 비디오 변환기(9)는 전술된 방식으로 상기 네 개의 메모리 소자에 대해 하나의 전체가 8비트 U 샘플과 하나의 전체가 8비트 V 샘플을 발생한다. 어쨌든, D/A 변환기(93 및 94)(제1도 참조)로부터의 칼라차 신호 U' 및 V'의 대응하는 값은 저장된 RGB 픽셀에 따르며 그들은 더 이상 원래 표시될 비디오 신호와는 관련되지 않는다. 그리하여, 비디오 화상에서의 칼라 에러는 각각의 RGB 픽셀의 에지에서 발생된다. 이것은 네 개의 RGB 픽셀 저장에 의해 보호된다. 상기 접속에서 필드 메모리(6)내 네 개의 연속적인 메모리 소자에 대해 하나 이하의 블랭킹 비트 저장에 또한 유용하다. 이것이 이룩된 제3도에 도시된 필드 메모리(6)의 가능한 실시예는 제4도에 도시된다. 상기 제4도에서 필드메모리(6)는 어드레스 변환기(67)와 블랭킹 비트를 저장하는 별개의 제2메모리(66), YUV 샘플 또는 RGB 픽셀을 저장하는 제1 12비트 폭 메모리(65)로 분리한다. 메모리(65)는 전술된 방식으로 280 행과 720열로 분리한다. 메모리(66)는 280행과 단지 180열로 분리한다. 어드레스 변환기(67)는 인가된 어드레스 AD의 상기 변환을 수행하는데 적용되고 메모리(65)내 네 개의 연속적인 열은 예로, 인가된 어드레스의 두 개 최하위 비트를 무시함으로써 메모리(66)내 한 개의 열과 대응한다. 이것은 또한 블랭킹 비트 저장에 요구된 메모리에서 상당한 경제성을 유도한다.

비디오 화상에서 상술된 칼라 에러의 발생 또한 대응하는 블랭킹 비트와 무관하게, 필드 메모리(6)의 모든 메모리 소자에서 샘플 YUV(n)(제1도 참조)의 2비트 V 부분과 2 비트 U 부분을 항상 저장함으로써 보호될 수 있다. 메모리 소자의 다른 8 비트는 8 비트 Y 샘플 또는 RGB 픽셀을 포함한다. 칼라 차 신호 U' 및 V'는 이제 더 이상 방해되지 않는다. RGB 픽셀은 8비트를 포함하여 텔리텍스트 또는 작동 화상에서 칼라 등급의 수가 256으로 제한된다.

마지막으로 본 발명에 따르는 텔레비젼 수신기에서 픽셀 발생기(15)는 RGB 픽셀 대신에 YUV 샘플을 포함하는 텔리텍스트 또는 작동 화상을 발생시키는데 적용된다. 이 경우 세 개의 D/A 변환기(16-18)와 블랭킹 회로(10)는 제1도에서 생략된다. 상기 방식으로 얻어진 텔리텍스트 또는 작동 화상은 칼라 차 신호의 보다 적은 대역폭으로 인해 상당히 적은 선명도를 갖는다. 텔레비젼 수신기는 RGB 값 형태로 비디오 신호를 저장하는데 적용되고, 그것은 종종 24 비트를 포함한다. 어쨌든, 블랭킹 신호 나머지는 텔리텍스트 또는 작동 화상에 대응하는 메모리 소자와 비디오 화상에 대응하는 메모리 소자를 식별하는데 필요하다.

Claims (5)

1. 소정의 필드 주파수에서 연속적인 비디오 신호 샘플들을 발생하는 수단과, 디스플레이될 추가 픽셀들의 제1값 및 디스플레이될 비디오 신호 샘플들의 제2값을 갖는 블랭킹 신호와 개개의 추가 픽셀들을 발생하는 추가 화상 신호원과, 어드레스 가능한 메모리 소자들로 구성된 메모리와, 비디오 신호 샘플이나 추가 픽셀과, 개개의 블랭킹 신호값을 각 메모리 소자에 저장하는 수단을 포함하는 텔레비젼 신호용 수신기에 있어서, 상기 수신기는, 각 메모리 소자에 대해 저장된 블랭킹 신호값을 판독하고, 비디오 신호 샘플의 적어도 일부분이 상기 저장된 블랭킹 신호의 제1값에 응답하여 메모리 소자에 저장되는 것을 방지하는데 적용되는 것을 특징으로 하는 텔레비젼 신호용 수신기.
2. 제1항에 있어서, 상기 저장하는 수단은 비디오 화상 신호 샘플이나 상기 메모리 소자에 이미 저장된 추가 픽셀을 상기 메모리 소자에 저장하기 위해 선택하는데 적용되고, 상기 선택은 저장된 블랭킹 신호의 제1값 및 제2값에 각각 응답하여 행해지는 것을 특징으로 하는 텔레비젼 신호용 수신기.
3. 제1항에 있어서, 각 비디오 신호 샘플의 기록 신호를 발생하고 상기 메모리의 기록 입력에 상기 기록 신호를 인가하는 수단을 더 포함하고, 상기 기록 신호는 상기 저장된 블랭킹 신호의 제1값에 응답하여 억압되는 것을 특징으로 하는 텔레비젼 신호용 수신기.
4. 제1항에 있어서, 상기 추가 화상원은 소거 명령에 응답하여 소거 신호를 발생하기 위해 적용되고, 상기 수신기는 상기 소거 신호에 응답하여 상기 비디오 신호 샘플의 상기 일부분의 저장 방지를 해제하고 상기 블랭킹 신호의 제2값을 저장하도록 적용되는 것을 특징으로 하는 텔레비젼 신호용 수신기.
5. 제1항 내지 제4항 중의 어느 한항에 있어서, 상기 메모리는 비디오 신호 샘플이나 추가 픽셀을 저장하는 제1메모리와, 상기 블랭킹 신호를 저장하는 제2메모리 소자를 포함하고, 상기 제2메모리 소자는 적어도 2개의 제1메모리 소자와 결합되는 것을 특징으로 하는 텔레비젼 신호용 수신기.