[go: up one dir, main page]

KR0172533B1 - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치 Download PDF

Info

Publication number
KR0172533B1
KR0172533B1 KR1019950035937A KR19950035937A KR0172533B1 KR 0172533 B1 KR0172533 B1 KR 0172533B1 KR 1019950035937 A KR1019950035937 A KR 1019950035937A KR 19950035937 A KR19950035937 A KR 19950035937A KR 0172533 B1 KR0172533 B1 KR 0172533B1
Authority
KR
South Korea
Prior art keywords
column
address
flash memory
data
input
Prior art date
Application number
KR1019950035937A
Other languages
English (en)
Other versions
KR970023452A (ko
Inventor
박재관
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950035937A priority Critical patent/KR0172533B1/ko
Priority to GB9621502A priority patent/GB2306717B/en
Priority to US08/730,872 priority patent/US5787038A/en
Publication of KR970023452A publication Critical patent/KR970023452A/ko
Application granted granted Critical
Publication of KR0172533B1 publication Critical patent/KR0172533B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 장치(Flash Memory device)에 관한것으로서, 확인모드(verify mode)tl 복수개의 어드레스(address)를 선택한 후 기존의 확인모드를 2개이상의 정수배로 사용하여 확인(verify)을 병렬로 수행하도록 하므로써, 확인시간의 단축으로 인해 메모리셀의 특성이 향상 될 수 있도록 한 플래쉬 메모리 장치에 관한 것이다.

Description

플래쉬 메모리 장치
제1도는 종래의 플래쉬 메모리 장치를 설명하기위해 도시한 블록도.
제2도는 본 발명에 따른 플래쉬 메모리 장치를 설명하기위해 도시한 블록도.
제3a 내지 3d도는 본 발명에 따른 또다른 실시예.
* 도면의 주요부분에 대한 부호의 설명
11 : 모드 콘트롤 블럭 12 : 칼럼디코더
12A 및 12B : 제1 및 제2칼럼디코더 13 : 로우디코더
14 : 메인 셀어레이 15 : 레퍼런스 셀어레이
16A 및 16B : 제1 및 제2센스앰프 17A 및 17B : 제1 및 제2비교블럭
18 : 상태 레지스터 19 : 출력버퍼
19A : 데이터 출력핀
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 확인모드(verify mode)시 복수개의 어드레스(address)를 선택한 후, 기존의 확인모드를 2개이상의 정수배로 사용하여 확인(verify)을 병렬로 수행하도록 한 플래쉬 메모리 장치에 관한 것이다.
일반적으로 확인모드를 실시하는 모든 반도체 메모리 소자에 사용되는 기술로서, 종래의 플래쉬 메모리 장치를 제1도를 통해 동작을 설명하면 다음과 같다.
제1도는 종래의 플래쉬 메모리 장치를 설명하기위해 도시한 블록도로서, 모드 콘트롤 블럭(1)에 의해 확인모드로 들어가면, 칼럼디코더(2) 및 로우디코더(3)에 의해 메인 셀어레이(4)의 셀들을 선택하기 위해 일반적인 독출모드(read mode)와 같거나 다른방법으로 어드레스를 선택하게 된다.
그러나 기본적으로 독출동작 및 확인동작시 선택되는 어드레스의 개수는 같게 된다. 상기 선택된 어드레스에 의해 선택되는 셀(cell)의 갯수는 데이타 출력핀의 갯수와 같게된다. 선택된 어드레스 값을 갖는 N개의 선택된 셀들에 저장되어 있는 정보인 N개의 데이타 및 레퍼런스 셀어레이(5)로 부터 출력되는 N개의 데이타를 N개의 센스앰프로 구성된 센스앰프블럭(6)에서 감지하여 증폭하게 된다. 상기 센스앰프블럭(6)에서 증폭된 N개의 데이타 및 N개의 기대값(EXPECTED DATA)이 비교블럭(comparator : 7)으로 입력된다.
상기 비교블럭(7)에서는 상기 두 데이타를 비교하여 정상/불량(pass/fail)을 판정하게 된다. 이후 상태 레지스터(status register : 8)에서는 상기 판정된 결과값을 기억하고, 출력버퍼(9)를 통해 데이타 출력핀(9A)으로 출력시키게 된다. 이러한 종래의 플래쉬 메모리 장치는 메모리 소자의 기억용량이 커지면서 기억소자가 각각의 동작을 수행하는 시간에 비하여 확인시간이 차지하는 비율이
점점 더 커지게 되므로써, 메모리셀의 특성이 저하되는 단점이 있다.
따라서 본 발명은 확인모드(verify mode)시 확인(verify)을 병렬로 수행하도록하기 위해 2개이상의 어드레스를 선택하는 디코딩(decoding) 회로와, 센스앰프블럭 및 비교블럭을 2개이상의 정수배로 사용하므로써, 상기한 단점을 해소할수 있는 플래쉬 메모리 장치를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기위한 본 발명은 확인모드를 선택하기 위한 모드 콘트롤 블럭과, 상기 모드 콘트롤 블럭의 데이타를 입력으로하며, 다수의 입력 어드레스핀중 어느 하나를 돈캐어로 처리하므로서 제1 및 제2컬럼디코더로 나누어지는 컬럼디코더와, 상기 제1 및 제2컬럼디코더의 어드레스 및 로우디코더의 어드레스를 각각 입력으로하는 메일 셀어레이와, 상기 제1 및 제2컬럼디코더의 어드레스 및 로우디코더의 어드레스에 의해 선택되는 상기 메인 셀어레이의 각각의 컬럼라인 및 레퍼런스 셀어레이로 부터 출력되는 컬럼라인을 각각 입력으로 하며, 입력되는 각각의 컬럼라인을 감지하여 증폭하도록 하는 제1 및 제2센스앰프 블럭과, 상기 제1 및 제2센스앰프 블럭으로 부터 증폭된 각각의 데이타 및 일정한 기대값을 갖는 셀 데이타를 각각 입력으로 하며, 상기 입력되는 데이타를 비교하여 앤드게이트를 통해 전체셀에 대한 확인동작으로 정상/불량을 확인하도록 하는 제1 및 제2비교블럭과, 상기 제1 및 제2비교블럭에 의해 확인된 결과값을 기억시키도록 하며, 상기 확인된 결과값을 출력버퍼를 통해 데이타 출력핀으로 출력시키는 상태 레지스터로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 따른 플래쉬 메모리 장치를 설명하기 위해 도시한 블록도로서, 모든 콘트롤 블록(11)에 의해 일반적인 독출모드와는 다른 디코딩(decoding)에 의해 2개의 어드레스가 선택되게 된다. 이는 컬럼디코더(12)를 구성하는 입력어드레스핀(Y1, Y2, ... Yb)중 어느 하나를 돈캐어(don't care)로 처리하므로써, 상기 컬럼디코더(COLUMN decoder : 12)가 개념적인 2개의 블록으로 나누어지게 된다(즉, 제1컬럼디코더 및 제2컬럼디코더 : 12A 및 12B). 이후 상기 제1컬럼디코더 및 제2컬럼디코더(12A 및 12B)에 의해 선택되는 각각의 어드레스와, 로우디코더(ROW decoder : 13)의 어드레스(X1, X2, ... Xa)에 의해 메일 셀어레이(14)를 확인하게 된다. 상기 메인 셀어레이(14)로부터 선택된 N개의 어드레스 값을 갖는 2개의 컬럼라인(column lines : 14A 및 14B) 및 레퍼런스 셀어레이(5)로 부터 출력 되는 N개의 어드레스 값을갖는 컬럼라인(15A) 이 N개의 센스앰프로 각각 구성된 제1 및 제2센스앰프블럭(16 및 16A)으로 입력되게 된다. 상기 제1 및 제2센스앰프블럭(16A 및 16B)에서는 상기 입력되는 각각의 N개의 어드레스 값을갖는 컬럼라인들의 데이타를 감지하여 증폭하게 된다. 상기 제1 및 제2센스앰프블럭(16A 및 16B)에서 증폭된 각각의 N개의 어드레스 값을갖는 데이타 및 일정한 기대값(ED)을 갖는 N개의 셀데이타가 각각 제1 및 제2비교블럭(17A 및 17B)으로 입력되게 된다.
상기 제1 및 제2비교블럭(17A 및 17B)에서는 상기 두 데이타를 비교한 후, 앤드게이트(AND1)를 통해 전체셀에 대한 확인동작으로 정상/불량(pass/fail)을 확인하게 된다. 이후 상태 레지스터(18)에서 상기 확인된 N개의 어드레스 값을갖는 결과값을 기억(memory)하며, 상기 기억된 N개의 어드레스 값을 갖는 결과값을 출력버퍼(19)를 통해 데이타 출력핀(Data out pins : 19A)으로 출력시키게 된다. 상술한 바와같이 확인모드시 돈캐어(Don't care)로 처리되는 입력 어드레스의 핀(pin)수에 따라 선택되는 어드레스의 갯수가 결정되며, 이에따라 병렬로 확인을 수행하기 위한 칼럼디코더가 구성되게 된다.
제3a 내지 3d도는 본 발명에 따른 또다른 실시예로서, 그동작을 설명하면 다음과 같다.
제3a도에는 칼럼디코더(12)를 구성하는 입력 어드레스핀(Y1, Y2, ... Yb)중 2개의 핀이 돈캐어로 처리될 경우 선택되는 어드레스의 갯수를 나타낸다. 즉, 상기 제1컬럼디코더(12A) 및 제2컬럼디코더(12B)에 의해 선택되는 각각의 어드레스와, 로우디코더(13)의 어드레스에 의해 메인 셀어레이(14)를 확인하게 된다. 이때 메일 셀어레이(14)로 부터 선택되는 컬럼라인의 갯수는 N개의 어드레스 값을갖는 4개의 컬럼라인이 선택되게 된다. 즉, 4개의 어드레스가 선택되게 된다.
제3b도에는 컬럼디코더(12)를 구성하는 입력 어드레스핀(Y1, Y2, ... Yb)중 M개의 핀이 돈캐어로 처리될 경우 선택되는 어드레스의 갯수를 나타내며, 제3c도에서 상기 제3b도의 확인동작을 나타낸다.
확인동작에 의해 선택되는 어드레스의 갯수는 상기 제2도의 확인동작에 의해 2M 으로 된다. 그리고 선택되는 셀의 갯수는 N * 2M 으로 된다. 즉, 선택된 셀들을 병렬로 확인하기 위해 센스앰프블럭에서 선택된 어드레스 갯수만큼의 기억되어 있는 셀들의 정보를 증폭하고, 같은갯수의 비교블럭에서 기대값과 비교하여 각각의 셀들의 장상/불량을 확인하게 된다.
제3d도에는 기존의 확인시간과 같은 시간동안에 확인을 연속하여 2회 실행하고자 할 때, 종래의 컬럼디코딩 방법과 동일한 방법으로 어드레스를 선택하며, 동시에 선택된 어드레스가 인버터(G1)를 경유해 반전된값을 가지는 어드레스도 선택하여 병렬로 확인모드를 수행하게 된다.
상술한 바와같이 본 발명에 의하면 확인모드(verify mode)시 복수개의 어드레스(address)를 선택한 후 기존의 확인모드를 2개이상의 정수배로 사용하여 확인(verify)을 병렬로 수행하도록 하므로써, 확인시간이 단축되게 된다. 즉, 동시에 2개의 어드레스가 선택되는 경우에는 확인시간이 1/2로 줄어들게 되며, 동시에 4개의 어드레스가 선택되는 경우에는 기존의 확인시간에 비해 1/4로 단축되게 된다. 상술한 바와같이 확인시간의 단축으로 인해 메모리셀의 특성 향상에 탁월한 효과가 있다.

Claims (3)

  1. 확인모드를 선택하기 위한 모드 콘트롤 블럭과, 상기 모드 콘트롤 블럭의 데이타를 입력으로하며, 다수의 입력어드레스핀중 어느 하나를 돈캐어로 처리하므로서 제1 및 제2컬럼디코더로 나누어지는 컬럼디코더와, 상기 제1 및 제2컬럼디코더의 어드레스 및 로우디코더의 어드레스를 각각 입력으로 하는 메인 셀어레이와, 상기 제1 및 제2컬럼디코더의 어드레스 및 로우디코더의 어드레스에 의해 선택되는 상기 메인 셀어레이의 각각의 컬럼라인 및 레퍼런스 셀어레이로 부터 출력되는 컬럼라인을 각각 입력으로 하며, 입력되는 각각의 컬럼라인을 감지하여 증폭하도록 하는 제1 및 제2센스앰프 블록과, 상기 제1 및 제2센스앰프 블럭으로 부터 증폭된 각각의 데이타 및 일정한 기대값을 갖는 셀 데이타를 각각 입력으로 하며, 상기 입력되는 데이타를 비교하여 전체셀에 대한 확인동작으로 정상/불량을 확인 하도록 하는 제1 및 제2비교블럭과, 상기 제1 및 제2비교블럭에 의해 확인된 결과값을 기억시키도록 하며, 상기 확인된 결과값을 출력버퍼를 통해 데이타 출력핀으로 출력시키는 상태 레지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 제1항에 있어서, 상기 컬럼디코더를 구성하는 입력 어드레스핀중 복수개의 어드레스를 선택하고, 기존의 확인모드를 2개이상의 정수배로 사용하여 확인을 병렬로 수행할수 있도록 구성되는 것을 특징으로하는 플래쉬 메모리 장치.
  3. 제1항에 있어서, 상기 컬럼디코더에서 상기 기존의 확인시간과 같은 시간동안에 확인을 연속하여 2회 실행하고자 할때, 동시에 선택된 어드레스가 인버터를 경유해 반전된값을 가지는 어드레스도 선택하여 병렬로 확인모드를 수행할 수 있도록 구성되는 것을 특징으로하는 플래쉬 메모리 장치.
KR1019950035937A 1995-10-18 1995-10-18 플래쉬 메모리 장치 KR0172533B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950035937A KR0172533B1 (ko) 1995-10-18 1995-10-18 플래쉬 메모리 장치
GB9621502A GB2306717B (en) 1995-10-18 1996-10-15 Flash memory device
US08/730,872 US5787038A (en) 1995-10-18 1996-10-18 Flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035937A KR0172533B1 (ko) 1995-10-18 1995-10-18 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR970023452A KR970023452A (ko) 1997-05-30
KR0172533B1 true KR0172533B1 (ko) 1999-03-30

Family

ID=19430507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035937A KR0172533B1 (ko) 1995-10-18 1995-10-18 플래쉬 메모리 장치

Country Status (3)

Country Link
US (1) US5787038A (ko)
KR (1) KR0172533B1 (ko)
GB (1) GB2306717B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0913835B1 (en) * 1997-10-28 2007-03-21 STMicroelectronics S.r.l. Method for parallel programming of nonvolatile memory devices, in particular flash memories and EEPROMs
US6560730B1 (en) * 2000-02-18 2003-05-06 Silicon Storage Technology, Inc. Method and apparatus for testing a non-volatile memory array having a low number of output pins
US6538922B1 (en) 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6785169B1 (en) * 2002-04-05 2004-08-31 T-Ram, Inc. Memory cell error recovery
US6836434B2 (en) * 2002-11-21 2004-12-28 Micron Technology, Inc. Mode selection in a flash memory device
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US7301807B2 (en) 2003-10-23 2007-11-27 Sandisk Corporation Writable tracking cells
US7257033B2 (en) * 2005-03-17 2007-08-14 Impinj, Inc. Inverter non-volatile memory cell and array system
US7715236B2 (en) * 2005-03-30 2010-05-11 Virage Logic Corporation Fault tolerant non volatile memories and methods
US7679957B2 (en) * 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
US7719896B1 (en) 2007-04-24 2010-05-18 Virage Logic Corporation Configurable single bit/dual bits memory
US7920423B1 (en) 2007-07-31 2011-04-05 Synopsys, Inc. Non volatile memory circuit with tailored reliability

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930008417B1 (ko) * 1990-06-18 1993-08-31 삼성전자 주식회사 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR960002006B1 (ko) * 1991-03-12 1996-02-09 가부시끼가이샤 도시바 2개의 기준 레벨을 사용하는 기록 검증 제어기를 갖는 전기적으로 소거 가능하고 프로그램 가능한 불휘발성 메모리 장치
US5361227A (en) * 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5563823A (en) * 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design

Also Published As

Publication number Publication date
GB9621502D0 (en) 1996-12-04
US5787038A (en) 1998-07-28
GB2306717B (en) 2000-01-19
KR970023452A (ko) 1997-05-30
GB2306717A (en) 1997-05-07

Similar Documents

Publication Publication Date Title
KR0172533B1 (ko) 플래쉬 메모리 장치
KR100374312B1 (ko) 반도체기억장치
JPS63239696A (ja) 冗長回路付メモリの試験装置
US7362633B2 (en) Parallel read for front end compression mode
US7624317B2 (en) Parallel bit test circuit and method for semiconductor memory device
US6058495A (en) Multi-bit test circuit in semiconductor memory device and method thereof
US5195099A (en) Semiconductor memory device having improved error correcting circuit
JPH10144089A (ja) 半導体記憶装置
US6985395B2 (en) Semiconductor memory device and method of testing the device
US7075851B2 (en) Semiconductor memory device inputting/outputting data and parity data in burst operation
US6515920B2 (en) Semiconductor data storing circuit device, method of checking the device and method of relieving the device from defective cell
JP2953737B2 (ja) 複数ビット並列テスト回路を具備する半導体メモリ
US6754865B2 (en) Integrated circuit
US7023748B2 (en) Semiconductor storage device
US11538548B2 (en) Repair analysis circuit and memory including the same
US20070226553A1 (en) Multiple banks read and data compression for back end test
JP6496936B2 (ja) 半導体デバイス及びメモリデバイスからデータを読み出すための方法
KR19980014305A (ko) 반도체 메모리 장치의 병렬 비트 테스트회로
US6628562B2 (en) Method and apparatus for high-speed read operation in semiconductor memory
JP2008165887A (ja) メモリリード回路、それを用いたメモリ装置
US11928026B2 (en) Memory and operation method of memory
US20230333749A1 (en) Memory, operation method of memory, and operation method of memory system
US5781484A (en) Semiconductor memory device
US20240021260A1 (en) Memory, memory system and operation method of memory
KR101971830B1 (ko) 메모리 장치에 있어서의 파워 시그너처 억제를 위한 시스템

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951018

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951018

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980925

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981024

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981024

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010918

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020918

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030919

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040920

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050922

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060920

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070914

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20081006

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090922

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100920

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110923

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120921

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130925

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150909