KR0169371B1

KR0169371B1 - 사인/코사인 파형 발생기

Info

Publication number: KR0169371B1
Application number: KR1019950041535A
Authority: KR
Inventors: 곽말섭
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-11-15
Filing date: 1995-11-15
Publication date: 1999-03-20
Also published as: CN1082748C; GB9714207D0; WO1997018623A1; TW311303B; JPH10513029A; GB2313243B; CN1168201A; GB2313243A; DE19681167T1; KR970031296A

Abstract

이 발명은 SIN/COS 파형 발생기에 관한 것으로서, 입력되는 어드레스에 따라, COS 파형의 부호를 검출하여 출력하는 제1부호 검출기와; 입력되는 어드레스에 따라, SIN 파형의 부로를 검출하여 출력하는 제2부호 검출기와; 입력되는 어드레스에 따라, 코드의 대칭이동을 위한 어드레스를 출력하는 테이블 어드레스 디코더와; 상기한 테이블 어드레스 디코더의 출력을 입력받아, 입력된 어드레스에 해당하는COS 파형의 코드 값을 출력하는 상위 코드 테이블과; 상기한 테이블 어드레스 디코더의 출력을 입력받아, 입력된 어드레스에 해당하는 SIN 파형의 코드 값을 출력하는 하위 코드 테이블과; 입력되는 어드레스에 따라, 상기한 상위 코드 테이블의 출력 코드와 상기한 하위 코드 테이블의 출력 코드를 선택하는 신호를 출력하는 상하 코드 테이블 검출기와; 상기한 상하 코드 테이블 검출기에서 입력된 신호에 따라, 상기한 상위 코드 테이블에서 입력된 코드와 상기한 하위 코드 테이블에서 입력된 코드를 선택적으로 전환하여 각각 출력하는 상하 코드 전환기와; 상기한 제1부호 검출기에서 입력된 신호에 따라, 상기한 상하 코드 전환기로부터 입력된 코드 값에 부호를 첨가하여 최종 COS 파형을 츨력하는 제1부호 복원기와; 상기한 제2부호 검출기에서 입력된 신호에 따라, 상기한 상하 코드 전환기로부터 입력된 코드 값에 부호를 첨가하여 최종 SIN 파형을 출력하는 제2부호 복원기를 포함하여 이루어져서, 종래의 기술에서 사용하던 기억소자를 절반으로 줄인, 작은 용량의 기억소자를 사용하므로써, 전체적인 회로를 간단하게 하고, 전력소모를 줄이며, 구현 단가를 감소시키는 효과를 가진 SIN/COS 파형 발생기에 관한 것이다.

Description

사인/코사인 파형 발생기

제1도는 종래에 사용한 사인/코사인 파형 발생기를 나타낸 블럭도이다.

제2도는 이 발명의 실시예에 따른 사인/코사인 파형 발생기를 나타낸 블록도이다.

제3도는 이 발명의 실시예에 따른 입력 어드레스와 사인/코사인 파형 출력을 나타낸 도면이다.

제4도는 이 발명의 실시예에 따른 사인/코사인 파형 발생기의 동작을 나타내는 표이다.

* 도면의 주요부분에 대한 부호의 설명

21 : 제1부호 검출기 22 : 제2부호 검출기

23 : 테이블 어드레스 디코더 24 : 상위 코드 테이블

25 : 하위 코드 테이블 26 : 상하 코드 테이블 검출기

27 : 상하 코드 전환기 28 : 제1부호 복원기

29 : 제2부호 복원기

이 발명은 사인/코사인(이하, SIN/COS이라 함) 파형 발생기에 관한 것으로서, 더욱 상세하게 말하자면, SIN/COS 파형의 1/8 주기를 코드화한 록 업 테이블(Look Up Table; 이하, LUT라 함)을 이용한 SIN/COS 파형 발생기에 관한 것이다.

디지탈 비디오 프로세서(Digital Video Processor)에서 SIN이나 COS 파형을 필요로 하는 경우, 일반적으로 SIN/COS LUT의 구조를 이용한다. 예를들면, 합성(Composite) 비디오 신호를 구성요소(Component)로 분해하는 비디오 디코더(Decoder)나, 구성요소를 합성 신호로 변환하는 비디오 인코더(Encoder) 등에는 색부반송파(Color Subcarrier)라고 하는 정현파 신호가 필요하다. 이 색 부반송파를 발생시킬 때, SIN/COS LUT를 이용한다.

예로써, 8 비트(bit) 입력과 10 비트 출력을 갖는 SIN/COS LUT의 기본 기능에 대해 설명하면 다음과 같다.

LUT는 입력으로 8 비트의 어드레스(Address)를 받고, 이 어드레스에 해당하는 10 비트의 SIN 파형 또는 COS 파형 코드(Code)를 출력하는 코드 변환기능을 갖는다.

8 비트의 입력은 0∼255로 표현이 가능하고, 이는 SIN파나 COS파의 1 주기를 256 등분하는 것을 의미하며, 아래와 같은 입출력 관계로 나타낼 수 있다.

SIN 출력 = sin(2π/256 ＊ i)

COS 출력 = COS(2π/256 ＊ i)

여기에서, i는 입력 어드레스를 0∼255와 같이 수치화한 것을 나타낸다.

출력이 10 비트라는 정보를 위 수식에 추가하면 아래와 같다.

SIN 출력 = INT[1024/2 ＊ sin(2π/256 ＊ i)]

COS 출력 = INT[1024/2 ＊ cos(2π/256 ＊ i)]

여기에서, INT는 양자화 부호이다.

한편, 이 발명과 관련된 공지 기술로는 1) DIGITAL TELEVISION(by C.P.Sandbank, P139∼P141)과 2) VIDEO DEMYSTIFIED(by Keith Jack, P220∼P223)가 있다.

이하, 첨부된 도면을 참조로 하여 종래의 기술에 대하여 상세하게 설명한다.

먼저, 종래의 기술에 따른 SIN/COS LUT의 구조에 대해 설명한다.

앞에서 설명한 기능에 따라 LUT를 단순하게 구성하면 SIN 파형과 COS 파형의 1 주기 전체를 코드화하면 된다. 이렇게 할 경우 대용량의 기억소자가 필요하다.

이런 단점을 개선하기 위해서 코드화되는 부분을 축소하게 되었고, 이 결과 LUT 구조에서 가장 발전된, SIN 파형과 COS 파형의 1/4 주기만 코드화하는 LUT까지 가능했다.

다음으로, 종래에 사용한 SIN/COS 파형 발생기에 대해 설명한다.

제1도는 종래에 사용한 SIN/COS 파형 발생기를 나타낸 블록도이다.

제1도에 도시되어 있듯이, 종래에 사용한 SIN/COS 파형 발생기는, 입력되는 어드레스에 따라, COS 파형의 부호(+, -)를 검출하여 출력하는 제1부호 검출기(11)와; 입력되는 어드레스에 따라, SIN 파형의 부호(+, -)를 검출하여 출력하는 제2부호 검출기(12)와; 입력되는 어드레스에 따라, 코드의 대칭이동을 위한 어드레스를 출력하는 테이블 어드레스 디코더(Table Address Decoder)(13)와; 상기한 테이블 어드레스 디코더(13)의 출력을 입력받아, 입력된 어드레스에 해당하는 COS 파형의 코드 값을 출력하는 COS 코드 테이블(14)과; 상기한 테이블 어드레스 디코더(13)의 출력을 입력받아, 입력된 어드레스에 해당하는 SIN 파형의 코드 값을 출력하는 SIN 코드 테이블(15)과; 상기한 제1부호 검출기(11)에서 입력된 신호에 따라, 상기한 COS 코드 테이블(14)로부터 입력된 코드 값에 부호를 첨가하여 최종 COS 파형을 출력하는 제1부호 첨가기(16)와; 상기한 제2부호 검출기(12)에서 입력된 신호에 따라, 상기한 SIN 코드 테이블(15)로부터 입력된 코드 값에 부호를 첨가하여 최종 SIN 파형을 출력하는 제2부호 첨가기(17)로 이루어진다.

상기한 구성에 의한, 동작은 다음과 같다.

SIN 파형과 COS 파형의 첫 번째 1/4 주기만을 이용하는 경우이므로, 나머지 두 번째, 세 번째, 네 번째 1/4 주기는 첫 번째 1/4 주기를 응용하여 발생하여야 한다.

COS 코드 테이블(14)과 SIN 코드 테이블(15)에는 각각 COS 파형과 SIN 파형의 첫 번째 1/4 주기가 코드화되어 저장되어 있다.

먼저, SIN 파형 출력에 대해서 설명한다.

두 번째 1/4 주기는 첫 번째 1/4주기를 대칭 이동하고, 세 번째 1/4 주기는 첫 번째 1/4주기를 음수화하고, 네 번째 1/4 주기는 첫 번째 1/4주기를 대칭 이동과 음수화를 동시에 실시하면 전체 주기의 SIN 파형 코드를 구할 수 있다.

또, COS 파형 출력에 대해서는, 두 번째 1/4 주기는 첫 번째 1/4주기를 대칭 이동과 음수화를 동시에 실시하고, 세 번째 1/4 주기는 첫 번째 1/4주기를 음수화하고, 네 번째 1/4 주기는 첫 번째 1/4주기를 대칭 이동하면 전체 주기의 COS 파형 코드를 구할 수 있다.

여기에서, 코드화될 부분을 1/4로 줄이기 위해서 부가적으로 추가되어야 할 기능들이 생긴다. 즉, 대칭 이동과 음수화 기능이다.

대칭이동 기능은 테이블 어드레스 디코더(13)에서 처리된다.

입력 어드레스가 0∼255라면 테이블 어드레스 디코더(13)의 결과는 0∼63, 63∼0, 0∼63, 63∼0으로 출력되어진다. 이 결과, 입력 범위가 0∼63, 128∼191이면 대칭 이동이 없고, 입력 범위가 64∼127, 192∼255이면 대칭 이동이 생기게 된다.

또, 음수화 기능은 각 출력에 해당하는 부호 검출기(11, 12)와 부호 첨가기(16, 17)에서 처리된다.

SIN 파형 출력에 대해서는, 입력 범위가 0∼127이면 SIN 코드 테이블(15)의 코드가 변환없이 그대로 출력되고, 128∼255이면 SIN 코드 테이블(15)의 코드가 음수로 변환되어 출력되어진다.

또, COS 파형 출력에 대해서는, 입력 범위가 0∼63, 192∼255이면 COS 코드 테이블(14)의 코드가 변환없이 그대로 출력되고, 64∼191이면 COS 코드 테이블(14)의 코드가 음수로 변환되어 출력되어진다.

즉, 입력 어드레스 0∼255가 SIN과 COS의 1 주기로 변환되어 출력되어지는 것이다.

그러나, 프로세서의 고급화 즉, 화질의 고급화가 가속되어지는 현실에 따라 처리되는 정보의 비트수가 증가하고 있으므로, 상기한 종래의 기술을 이용할 경우, 정보의 비트수가 증가하는 만큼 대용량의 기억소자를 사용하여야 하고, 이 결과 회로의 구현이 복잡해지고, 전력소모가 많아지며, 구현 단가를 높이는 문제점들이 있다.

따라서 이 발명의 목적은 상기한 종래의 문제점들을 해결하기 위한 것으로서, 작은 용량의 기억소자를 사용하는 SIN/COS 파형 발생기를 제공하기 위한 것이다.

상기한 목적을 달성하기 위한 수단으로써, 이 발명의 구성은, 입력되는 어드레스에 따라, COS 파형의 부호를 검출하여 출력하는 제1부호 검출기와; 입력되는 어드레스에 따라, SIN 파형의 부호를 검출하여 출력하는 제2부호 검출기와; 입력되는 어드레스에 따라, 코드의 대칭이동을 위한 어드레스를 출력하는 테이블 어드레스 디코더와; 상기한 테이블 어드레스 디코더의 출력을 입력받아, 입력된 어드레스에 해당하는 COS 파형의 코드 값을 출력하는 상위 코드 테이블과; 상기한 테이블 어드레스 디코더의 출력을 입력받아, 입력된 어드레스에 해당하는 SIN 파형의 코드 값을 출력하는 하위 코드 테이블과; 입력되는 어드레스에 따라, 상기한 상위 코드 테이블의 출력 코드와 상기한 하위 코드 테이블의 출력 코드를 선택하는 신호를 출력하는 상하 코드 테이블 검출기와; 상기한 상하 코드 테이블 검출기에서 입력된 신호에 따라, 상기한 상위 코드 테이블에서 입력된 코드와 상기한 하위 코드 테이블에서 입력된 코드를 선택적으로 전환하여 각각 출력하는 상하 코드 전환기와; 상기한 제1부호 검출기에서 입력된 신호에 따라, 상기한 상하 코드 전환기로부터 입력된 코드 값에 부호를 첨가하여 최종 COS 파형을 출력하는 제1부호 복원기와; 상기한 제2부호 검출기에서 입력된 신호에 따라, 상기한 상하 코드 전환기로부터 입력된 코드 값에 부로흘 첨가하여 최종 SIN 파형을 출력하는 제2부호 복원기를 포함하여 이루어진다.

상기한 구성에 의하여, 이 발명이 속하는 기술분야에서 통상의 지식을 가진자가 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.

제2도는 이 발명의 실시예에 따른 SIN/COS 파형 발생기를 나타낸 블럭도이다.

제2도에 도시되어 있듯이, 이 발명의 실시예에 따른 SIN/COS 파형 발생기는, 입력되는 어드레스(0∼255)에 따라, COS 파형의 부호(+, -)를 검출하여 출력하는 제1부호 검출기(21)와; 입력되는 어드레스(0∼255)에 따라, SIN 파형의 부호(+, -)를 검출하여 출력하는 제2부호 검출기(22)와; 입력되는 어드레스(0∼255)에 따라, 코드의 대칭이동을 위한 어드레스(0∼31, 31∼0)를 출력하는 테이블 어드레스(23)와; 상기한 테이블 어드레스 디코더(23)의 출력을 입력받아, 입력된 어드레스(0∼31, 31∼0)에 해당하는 COS 파형의 코드 값을 출력하는 상위 코드 테이블(24)과; 상기한 테이블 어드레스 디코더(23)의 출력을 입력받아, 입력된 어드레스(0∼31, 31∼0)에 해당하는 SIN 파형의 코드 값을 출력하는 하위 코드 테이블(25)과; 입력되는 어드레스(0∼255)에 따라, 상기한 상위 코드 테이블(24)의 출력 코드와 상기한 하위 코드 테이블(25)의 출력 코드를 선택하는 신호를 출력하는 상하 코드 테이블 검출기(26)와; 상기한 상하 코드 테이블 검출기(26)에서 입력된 신호에 따라, 상기한 상위 코드 테이블(24)에서 입력된 코드와 상기한 하위 코드 테이블(25)에서 입력된 코드를 선택적으로 전환하여 각각 출력하는 상하 코드 전환기(27)와; 상기한 제1부호 검출기(21)에서 입력된 신호(+, -)에 따라, 상기한 상하 코드 전환기(27)로부터 입력된 코드 값에 부호(+, -)를 첨가하여 최종 COS 파형을 출력하는 제1부호 복원기(28)와; 상기한 제2부호 검출기(22)에서 입력된 신호(+, -)에 따라, 상기한 상하 코드 전환기(27)로부터 입력된 코드 값에 부호(+, -)를 첨가하여 최종 SIN 파형을 출력하는 제2부호 복원기(29)를 포함하여 이루어진다.

상기한 구성에 의한, 이 발명의 실시예에 따른 SIN/COS 파형 발생기의 작용을 도면을 참조하여 설명하면 다음과 같다.

제2도는 이 발명의 실시예에 따른 SIN/COS 파형 발생기를 나타낸 블럭도이고, 제3도는 이 발명의 실시예에 따른 입력 어드레스와 SIN/COS 파형 출력을 나타낸 도면이고, 제4도는 이 발명의 실시예에 따른 SIN/COS 파형 발생기의 동작을 나타내는 표이다.

먼저, 이 발명에서는 SIN 파형과 COS 파형의 1/8 주기만을 코드화하여 입력 어드레스를 COS 파형과 SIN 파형 영역으로 변환하는 구조이다.

종래의 기술로 구현된 1/4 주기 코드 테이블을 1/8 주기 코드 테이블로 줄일 수 있는 근거는 SIN 파형의 1/4 주기와 COS 파형의 1/4 주기가 서로 대칭이라는 사실이다. 또한, SIN 파형과 COS 파형의 출력은 항상 같은 입력 위치를 갖는다는 것이다.

이것을 종래의 기술에 연결하여 설명하면, 입력 범위가 32∼63일 경우의 SIN 코드는 입력 범위가 0∼31일 경우의 COS 코드를 응용하면 만들 수 있고, 입력 범위가 32∼63일 경우의 COS 코드는 입력 범위가 0∼31일 경우의 SIN 코드를 응용하면, 만들 수 있다. 즉, 입력 범위가 0∼31일 경우, COS 파형 출력에는 상위 코드 테이블(COS 코드 테이블)(24)을 이용하고, SIN 파형 출력은 하위 코드 테이블(SIN 코드 테이블)(25)을 이용하며, 입력 범위가 32∼63일 경우, COS 파형 출력은 하위 코드 테이블(SIN 코드 테이블)(25)을 이용하고, SIN 파형 출력은 상위 코드 테이블(COS 코드 테이블)(24)을 이용하면 종래의 1/4 주기의 SIN 파형과 COS 파형 출력을 만들 수 있다.

한편, 이 발명에서 코드화되어 있는 테이블은 SIN 코드와 COS 코드를 공용으로 번갈아 상용하기 때문에, SIN 코드 테이블과 COS 코드 테이블이라고 하지 않고, 상위 코드 테이블(24)과 하위 코드 테이블(25)이라고 칭한다.

다음으로, 제2도에 도시되어 있는 각 블록의 동작을 설명한다. 전원이 회로에 인가되면, 제1부호 검출기(21)는 입력되는 어드레스(0∼255)에 따라, COS 파형의 부호(+, -)를 검출하여 제1부호 복원기(28)로 출력한다. 제2부호 검출기(22)는 입력되는 어드레스(0∼255)에 따라, SIN 파형의 부호(+, -)를 검출하여 제2부호 복원기(29)로 출력한다. 테이블 어드레스 디코더(23)는 입력되는 어드레스(0∼255)에 따라, 코드의 대칭이동을 위한 어드레스(0∼31, 31∼0)를 상위 코드 테이블(24)과 하위 코드 테이블(25)로 출력한다. 상위 코드 테이블(24)은 COS 파형의 첫 번째 1/8 주기를 코드화하여 저장하고 있으며, 상기한 테이블 어드레스 디코더(23)의 출력을 입력받아, 입력된 어드레스(0∼31, 31∼0)에 해당하는 COS 파형의 코드 값을 상하 코드 전환기(27)로 출력한다. 하위 코드 테이블(25)은 SIN 파형의 첫 번째 1/8 주기를 코드화하여 저장하고 있으며, 상기한 테이블 어드레스 디코더(23)의 출력을 입력받아, 입력된 어드레스(0∼31, 31∼0)에 해당하는 SIN 파형의 코드 값을 상하 코드 전환기(27)로 출력한다. 상하 코드 테이블 검출기(26)는 입력되는 어드레스(0∼255)에 따라, 상하 코드 전환기(27)에서, 상기한 상위 코드 테이블(24)의 출력 코드와 상기한 하위 코드 테이블(25)의 출력 코드를, 전환하여 출력할지 여부를 결정하는 신호를 상하 코드 전환기(27)로 출력한다. 다시 말하면, 상하 코드 전환기(27)는 상기한 상하 코드 테이블 검출기(26)에서 입력된 신호에 따라, 상기한 상위 코드 테이블(24)에서 입력된 코드와 상기한 하위 코드 테이블(25)에서 입력된 코드를 선택적으로 전환하여 제1부호 복원기(28)와 제2부호 복원기(29)로 각각 출력한다. 제1부호 복원기(28)는 상기한 제1부호 검출기(21)에서 입력된 신호(+, -)에 따라, 상기한 상하 코드 전환기(27)로부터 입력된 코드 값에 부호(+, -)를 첨가하여 최종 COS 파형을 출력한다. 그리고, 제2부호 복원기(29)는 상기한 제2부호 검출기(22)에서 입력된 신호(+, -)에 따라, 상기한 상하 코드 전환기(27)로부터 입력된 코드 값에 부호(+, -)를 첨가하여 최종 SIN 파형을 출력한다. 이때, 상기한 제1부호 복원기(28)에서는 COS 파형이, 상기한 제2부호 복원기(29)에서는 SIN 파형이 각각 동시에 발생한다.

한편, 입력 어드레스에 대한, 제1부호 복원기(28)의 최종 COS 파형 출력과 제2부호 복원기(29)의 최종 SIN 파형 출력이 제3도에 도시되어 있다.

또, 부호 검출기(21, 22), 부호 복원기(28, 29), 상하 코드 테이블 검출기(26), 상하 코드 전환기(27), 테이블 어드레스 디코더(23)의 동작을 제4도에 도시하였다.

각 부분에 대해, 좀더 상세하게 설명하면, 부호 검출기(21, 22)와 부호 복원기(28, 29)는 음수화 기능을 담당하는 블록으로, SIN 파형 출력과 COS 파형 출력에 각각 사용된다. 이 블록의 기능은 제4도에서 알 수 있듯이, SIN 파형 출력과 COS 파형 출력에 대해 SIN과 COS의 극성과 일치시키는 것이다.

또, 테이블 어드레스 디코더(23)는 대칭 이동과 상하 코드 테이블(24, 25)의 실제 어드레스를 만드는 블록으로, 종래의 기술에서는 대칭 이동이 입력 범위 64마다 생겼지만, 이 발명에서는 입력 범위 32마다 생기는 차이을 갖고 있다.

그리고, 상기한 상하 코드 테이블 검출기(26)와, 상기한 상하 코드 전환기(27)는 상기한 상위 코드 테이블(24)의 코드와 상기한 하위 코드 테이블(25)의 코드를 최종 COS 파형 출력과 최종 SIN 파형 출력에 연결시키며, 상기한 상위 코드 테이블(24)의 코드가 SIN 파형 출력으로 통할 경우, 상기한 하위 코드 테이블(25)의 코드는 COS 파형 출력으로 통하게하여, 서로 다른 통로로 각각 출력시킨다.

제4도에서 이 기능을 통한 COS 파형 출력과 SIN 파형 출력에 대해 각각 나타내고 있다.

마지막으로, 실제 코드화될 상위 코드 테이블(24)에는 COS 파형의 첫 번째 1/8 주기를 코드화하여 저장하고, 하위 코드 테이블(25)에는 SIN 파형의 첫 번째 1/8 주기를 코드화하여 저장하고 있는데, 이때, 상기한 상위 코드 테이블(24)과 상기한 하위 코드 테이블(25) 간의 COS 코드와 SIN 코드는 저장 위치(상위와 하위)가 서로 바뀔 수 있지만, 코드화되는 SIN 파형과 COS 파형의 1/8 주기 영역은 항상 일치하는 곳에 있어야 한다. 예로, 상위 코드 테이블(24)에 COS 파형의 두 번째 1/8 주기가 저장되면, 하위 코드 테이블(25)에 SIN 파형의 두 번째 1/8 주기가 저장되야 하고, 상위 코드 테이블(24)에 SIN 파형의 세 번째 1/8 주기가 저장되면, 하위 코드 테이블(25)에 COS 파형의 세 번째 1/8 주기가 저장되야 한다.

이상에서와 같이 이 발명의 실시예에서, 종래의 기술에서 사용하던 기억소자를 절반으로 줄인, 작은 용량의 기억소자를 사용하므로써, 전체적인 회로를 간단하게 하고, 전력소모를 줄이며, 구현 단가를 낮추는 효과를 가진 SIN/COS 파형 발생기를 제공할 수 있다.

이 발명의 이러한 효과는 정현파 신호가 필요한 모든 분야에 이용될 수 있다.

Claims

사인 파형과 코사인 파형의 한 주기에 해당하는 어드레스를 입력받아서 해당 사인 파형과 코사인 파형을 출력하는 사인/코사인 파형 발생기에서, 상기 입력 어드레스에 해당하는 코사인 파형의 부호를 검출하는 제1부호 검출기와; 상기 입력 어드레스에 해당하는 사인 파형의 부호를 검출하는 제2부호 검출기와; 상기 입력 어드레스에 해당하는 대칭 어드레스를 출력하는 테이블 어드레스 디코더와; 코사인 파형 중 1/8주기에 해당하는 파형을 코드화하여 저장하고 있으며, 상기 테이블 어드레스 디코더로부터 입력되는 대칭 어드레스에 해당하는 파형의 코드를 출력하는 상위 코드 테이블과; 사인 파형 중 상기 상위 코드 테이블에 저장되어 있는 코사인 파형의 1/8주기와 동일한 주기에 해당하는 파형을 코드화하여 저장하고 있으며, 상기 테이블 어드레스 디코더로부터 입력되는 대칭 어드레스에 해당하는 파형의 코드를 출력하는 하위 코드 테이블과; 상기 입력 어드레스에 따라 상기 상위 코드 테이블의 출력 코드와 상기 하위 코드 테이블의 출력 코드를 전환시키는 신호를 출력하는 상하 코드 테이블 검출기와; 상기 상하 코드 테이블 검출기로부터 출력되는 신호에 따라 상기 상위 코드 테이블의 출력 코드와 상기 하위 코드 테이블의 출력 코드를 선택적으로 전환하여 각각 출력하는 상하 코드 전환기와; 상기 상하 코드 전환기로부터 출력되는 코드를 상기 제1부호 검출기로부터 검출된 부호를 갖도록 변환하여 해당 코사인 파형으로 출력하는 제1부호 복원기와; 상기 상하 코드 전환기로부터 출력되는 코드를 상기 제2부호 검출기로부터 검출된 부호를 갖도록 변환하여 해당 사인 파형으로 출력하는 제2부호 복원기를 포함하는 SIN/COS 파형 발생기.
제1항에 있어서, 상기한 상위 코드 테이블에 저장되는 코사인 파형의 1/8주기는 첫 번째 1/8 주기이며, 상기한 하위 코드 테이블에 저장되는 사인 파형의 1/8주기는 첫 번째 1/8주기인 것을 특징으로 하는 SIN/COSIN 파형 발생기.
제1항에 있어서, 상기한 제1, 제2부호 검출기(21, 22)와 상기한 제1, 제2부호 복원기(28,29)는 음수화 기능을 하는 것을 특징으로 하는 SIN/COS 파형 발생기.
제1항 또는 제2항에 있어서, 상기한 상위 코드 테이블(24)과 상기한 하위 코드 테이블(25) 간의 COS 코드와 SIN 코드는 저장 위치(상위와 하위)가 서로 바뀔 수 있지만, 코드화되는 SIN 파형과 COS 파형의 1/8 주기 영역은 항상 일치하는 곳에 있는 것을 특징으로 하는 SIN/COS 파형 발생기.
제1항에 있어서, 상기한 상하 코드 테이블 검출기(26)와, 상기한 상하 코드 전환기(27)는 상기한 상위 코드 테이블(24)의 코드와 상기한 하위 코드 테이블(25)의 코드를 최종 COS 파형 출력과 최종 SIN 파형 출력에 연결시키며, 상기한 상위 코드 테이블(24)의 코드가 SIN 파형 출력으로 통할 경우, 상기한 하위 코드 테이블(25)의 코드는 COS 파형 출력으로 통하게하여, 서로 다른 통로를 각각 출력시키는 것을 특징으로하는 SIN/COS 파형 발생기.
제1항에 있어서, 상기한 제1부호 복원기(28)에서는 COS 파형이, 상기한 제2부호 복원기(29)에서는 SIN 파형이 각각 동시에 발생하는 것을 특징으로 하는 SIN/COS 파형 발생기.