[go: up one dir, main page]

KR0169002B1 - 영상신호 처리장치의 어드레스 발생회로 - Google Patents

영상신호 처리장치의 어드레스 발생회로 Download PDF

Info

Publication number
KR0169002B1
KR0169002B1 KR1019950072288A KR19950072288A KR0169002B1 KR 0169002 B1 KR0169002 B1 KR 0169002B1 KR 1019950072288 A KR1019950072288 A KR 1019950072288A KR 19950072288 A KR19950072288 A KR 19950072288A KR 0169002 B1 KR0169002 B1 KR 0169002B1
Authority
KR
South Korea
Prior art keywords
address
image data
memory
motion compensation
external memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950072288A
Other languages
English (en)
Other versions
KR970056919A (ko
Inventor
김의규
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950072288A priority Critical patent/KR0169002B1/ko
Publication of KR970056919A publication Critical patent/KR970056919A/ko
Application granted granted Critical
Publication of KR0169002B1 publication Critical patent/KR0169002B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Input (AREA)
  • Digital Computer Display Output (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
영상신호 처리장치의 어드레스 발생회로.
2. 발명이 해결하려고 하는 기술적 과제
영상 데이타의 처리를 다양한 형태로 할 수 있도록 함.
3. 발명의 해결방법의 요지
영상신호 처리장치의 어드레스 발생회로는 외부 메모리의 영역에 각각의 시작 어드레스를 저장하는 인덱스 레지스터부와, 미 복원된 영상 데이타를 상기 외부 메모리에 저장하고 저장된 영상 데이타를 상기 메모리로부터 리드하기 위한 어드레스를 발생하는 입력신호 처리부와, 움직임 보상시 사용되는 참조 어드레스에 대한 정보를 발생하며 움직임 보상이 완료된 영상 데이타를 상기 외부 메모리에 라이팅하기 위한 어드레스를 발생하는 움직임 보상처리부와, 복원된 영상데이타에 따라 화면상에 디스플레이할 데이타를 리드하기 위한 어드레스를 발생 디스플레이 처리부와, 상기 입력신호 처리부 및 움직임 보상 처리부와 디스플레이 처리부로부터 발생되는 각각의 어드레스를 인가되는 선택신호에 따라 다중화하는 멀티플렉서와, 상기 멀티플렉서로부터 출력되는 선택된 어드레스를 수신하여 최종 어드레스 및 상기 외부 메모리에 영상 데이타를 리드 및 라이트하기 위한 메모리 제어 신호들을 생성하는 메모리 인터페이스를 가짐을 특징으로 한다.
4. 발명의 중요한 용도
영상 데이타의 처리분야에 사용.

Description

영상신호 처리장치의 어드레스 발생회로
제1도는 종래의 영상신호 차리블럭의 회로도면.
제2도는 본 발명에 따른 어드레스 발생회로의 블록도.
제3도내지 제11도는 제2도의 일실시예에 따른 도면들.
본 발명은 영상신호 처리장치에 관한 것으로, 특히 영상신호의 저장 및 복원을 위한 메모리 어드레스 발생회로에 관한 것이다.
일반적으로, 영상신호 처리장치는 인가되는 영상신호를 디지털 데이타화하여 메모리에 저장하고 저장된 데이타를 여러형태로 처리하여 화면상에 디스플레이하는 작업을 수행한다.
종래의 영상신호 처리장치에서 영상신호를 처리하기 위한 블록은 제1도와 같이 구성되어있다. 제1도를 참조하면, 인가되는 영상신호를 처리하는 신호처리부 2, 상기 신호 처리부 2에 연결되며 신호의 처리를 전반적으로 제어하는 마이크로 콘트롤러 4, 및 상기 마이크로 콘트롤러 4로부터 인가되는 어드레스에 응답하여 외부 메모리 20와 상기 신호처리부 2사이에 입출력되는 영상 데이타를 인터페이싱하기 위한 메모리 인터페이스 6는 상기 블록 10을 구성한다.
상기 제1도와 같이 구성된 영상신호 처리블럭은 영상신호의 복원을 위해, 영상 데이타를 메모리 인터페이스 6를 통해 상기 외부 메모리 20에 저장한 후 저장된 데이타를 메모리 인터페이스 6를 통해 상기 외부 메모리 20에 저장한 후 저장된 데이타를 리드하여 처리한다. 상기 마이크로 콘트롤러 4는 상기 신호 처리부2로부터 참조 데이타를 수신하여 제어신호 및 어드레스를 발생한다. 상기 메모리 인터페이스 6는 상기 어드레스에 응답하여 최종 어드레스 및 각종 메모리 제어신호를 상기 외부 메모리 20에 제공한다.
그러나, 상기한 종래의 회로는 마이크로 콘트롤러 4에 롬 메모리를 내장하여야 하며, 롬 메모리에 신호복원을 위한 프로그램을 라이팅하여야 한다. 따라서, 일단 정해진 프로그램에 따라 데이타의 처리가 행해지므로 만약 전체 시스템을 콘트롤하기 위한 별도의 고속회로를 연동시키는 경우에 롬 메모리를 교체해야 하는 문제점이 있다.
이와 같이 종래에는 영상신호의 복원을 위한 영상 데이타의 처리를 마이크로 콘트롤러 전적으로 의존하였으므로, 몰 메모리 및 프로그램 과정을 반드시 필요로 하고 고속회로의 연동시 롬 메모리를 교체해야 하는 번거로운 문제점과 그에 따른 회로의 운용 확장성에 제약이 있었다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 영상신호 처리장치를 제공함에 있다.
본 발명의 다른 목적은 영상 데이타의 처리를 다양한 형태로 할 수 있게 하는 영상신호 처리장치의 어드레스 발생회로를 제공함에 있다.
본 발명의 또 다른 목적은 롬 메모리의 프로그램에 의존하여 영상 데이타를 처리함이 없이도 영상 데이타를 저장 및 복원할 수 있는 회로를 제공함에 있다.
상기의 목적을 달성하기 위한 본 발명에 따라, 영상신호 처리장치의 어드레스 발생회로는 외부 메모리의 영역에 각각의 시작 어드레스를 저장하는 인덱스 레지스터부와, 미 복원된 영상 데이타를 상기 외부 메모리에 저장하고 저장된 영상 데이타를 상기 메모리로부터 리드하기 위한 어드레스를 발생하는 입력신호 처리부와, 움직임 보상시 사용되는 참조 어드레스에 대한 정보를 발생하며 움직임 보상이 완료된 영상 테이타를 상기 외부 메모리에 라이팅하기 위한 어드레스를 발생하는 움직임 보상 처리부와, 복원된 영상데이타에 따라 화면상에 디스플렝이할 데이타를 리드하기 위한 어드레스를 발생 디스플레이 처리부와, 상기 입력신호 처리부 및 움직임 보상 처리부와 디스플레이 처리부로부터 발생되는 각각의 어드레스를 인가되는 선택신호에 따라 다중화하는 멀티플렉서와, 상기 멀티플렉서로부터 출력되는 선택된 어드레스를 수신하여 최종 어드레스 및 상기 외부 메모리에 영상 데이타를 리드 및 라이트하기 위한 메모리 제어신호들을 생성하는 메모리 인터페이스를 가짐을 특징으로 한다.
이하에서는 본 발명의 바람직한 일 실시예에 따른 회로가 첨부된 도면과 함께 설명될 것이다. 첨부된 도면의 참조부호들중 동일한 참조부호는 가능한한 동일 구성 및 기능을 가지는 것을 가르킨다. 다음의 성명에서, 그러한 구성에 대한 상세한 항목들이 본 발명의 보다 철저한 이해를 제공하기 위해 자세하게 설명된다. 그러나, 당해 기술분야에 숙련된 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 실시될 수 있다는 것이 명백할 것이다. 또한, 잘 알려진 영상신호 처리 장치의 기본 소자의 특징 및 공지의 회로블럭의 구성들은 본 발명을 모호하지 않게 하기 위해 상세히 설명하지 않는다.
먼저, 제2도에는 본 발명에 따른 회로의 전체 블록도가 도시된다. 다수의 어드레스부 19,21-23으로 구성된 인덱스 레지스터부 25는 제3도에 도시된 바와 같이 외부 메모리 20의 맵에 대한 각각의 시작 어드레스를 저장하는 기능을 담당한다. 입력신호 처리부 30는 미 복원된 영상 데이타를 상기 외부 메모리 20에 저장하고 저장된 영상 데이타를 상기 메모리 20로부터 리드하기 위한 어드레스를 발생한다. 움직임 보상 처리부 40는 움직임 보상시 사용되는 참조 어드레스에 대한 정보를 발생하며 움직임 보상이 완료된 영상 데이타를 상기 외부 메모리 20에 라이팅하기 위한 어드레스를 발생한다. 디스플레이 처리부 50는 복원된 영상데이타에 따라 화면상에 디스플레이할 데이타를 리드하기 위한 어드레스를 발생한다. 상기 입력신호 처리부 30, 움직임 보상 처리부 40, 및 디스플레이 처리부 50로부터 발생된 어드레스는 종류별로 멀티플랙서 60,61,62에 각기 인가된다. 상기 멀티플랙서 60,61,62는 인가되는 선택신호에 따라 3입력중 하나를 메모리 인터페스 70에 제공한다. 상기 메모리 인터페이스 70는 상기 선택된 어드레스를 수신하여 최종 어드레스 및 상기 외부 메모리 20에 영상 데이타를 리드 및 라이트하기 위한 메모리 제어신호들 /RAS,/CAS,/WE을 생성한다.
상기 제2도중 입력신호 처리부 30에서 처리되는 영상 데이타는 순차적으로 증가되는 어드레스에 의해 순차적으로 저장되고 읽혀진다. 제4도에는 상기 입력신호 처리부 30에서 발생되는 어드레스가 예로써 나타나 있다. 입력되는 영상 데이타를 저장하기 위해서는 현재의 라이트 어드레스가 시작 어드레스가 되며, 라이트하기 위한 데이타링이 마지막 어드레스가 되고, 증가량은 1이된다. 메모리에 저장된 영상 데이타를 리드하기 위해서는 현재의 리드 어드레스가 시작어드레스가 되며, 리드할 데이타량이 마지막 어드레스가 되고, 증가량은 1이다. 본 발명의 실시예에서는 리드할 데이타의 양을 32개, 라이트할 데이타의 양을 16개로 설계하여 다른 기존의 회로블럭과 동일한 처리가 될 수 있게 하였다. 제5도에는 이러한 상기 입력신호 처리부 30의 세부구성이 블록 50-53으로써 나타나 있다. 동작의 초기에 카운터 50,51는 제로값으로 초기화되었다가 영상 데이타가 입력되면 32개의 데이타 군으로 저장시킨 후 라이트 카운터 값을 1증가시키고 메모리의 어드레스를 발생한다. 따라서, 초기에는 시작 어드레스가 0으로 되었다가 라이트를 완료 후에는 카운터 값이 1로 되는 것을 알 수 있다. 이 값은 후에 시작 어드레스가 된다. 한편, 저장된 영상 데이타의 리드동작도 영상 데이타의 경로만 다를뿐 상기한 라이트 동작과 동일하다.
제6도에는 움직임 보상 처리부 40의 움직임 보상을 위한 참조 어드레스 형태가 나타나 있다. MPEG-1 이나 MPEG-2에서는 통상적으로 입력 영상 데이타의 동보상을 16×16 단위로 처리하고 복원된 영상 데이타의 저장도16×16으로 하고 있다. 64비트 단위로 영상 데이타를 저장시 16×16블럭 1개는 32개의 어드레스를 차지한다. 720×480 또는 720×576의 MPEG-2의 데이타를 복원하기 위한 외부 메모리량은 16메가비트를 요구하며, 메모리의 한 행(row)에는 16×16블럭이 16개 저장된다. 제6도와 같이 움직임 보상용 차마조 데이타가 리드되기 위해서 상기 메모리는 2번 또는 4번의 페이지 모드를 수행하여야 하고, 이를 위해 상기 메모리에 4개의 시작 어드레스, 4개의 마지막 어드레스, 및 2개의 증가분 어드레스를 제공해야 한다.
제7도에는 상기 움직임 보상 처리부 40내에 존재하는 어드레스 선택회로의 상세가 나타나 있다. 각 어드레스를 선택하기 위한 회로는 3개의 멀티플렉서 70-71로 구성된다. 제7도에서 계산된 시작 어드레스와 마지막 어드레스는 움직임 보상용 벡터로부터 계산되어지는 값이며 그 이외의 값은 고정되는 값이다.
제8도는 제1도의 디스플레이 처리부 50가 메모리에 저장된 데이타를 리드하는데 필요한 어드레스를 발생하는 것을 보여준다. 디스플레이의 경우 단지 하나의 데이타를 읽기 때문에 시작 어드레스와 마지막 어드레스는 같고 별도의 처리를 필요로 한다. 실제로 어드레스를 발생하는 동작은 상위 13비트와 하위 5비트를 별도로 계산 후 최종적으로 유효 어드레스를 발생한다.
제9도에는 하위 5비트에서 발생되는 시작 어드레스, 마지막 어드레스, 및 증가분의 발생과 이로부터 발생되는 페이지 모드 완료신호의 생성을 담당하는 회로가 도시된다. 참조부호 90,91,102,103,105-107은 플리플롭 소자를 나타내고, 93-95,100는 멀티플렉서를 나타낸다. 제9도에서, 페이지 모드 시작신호가 인가되면 새로운 시작 및 마지막 어드레스가 출력되고 다음의 클럭에서는 현재 발생된 어드레스에 증가분이 더해져 다음 발생 어드레스가 만들어 진다. 발생된 어드레스는 비교기 101에 의해 마지막 어드레스와 비교된다. 따라서, 상기의 동작은 발생된 어드레스가 마지막 어드레스와 일치할 때 까지 계속되며 일치시 페이지 모드 완료신호가 앤드 게이트 104에서 발생된다.
제10도는 상기 제1도의 메모리 인터페이스 70의 내의 메모리 제어신호들/RAS(로우 어드레스 스트로브 신호),/CAS(칼럼 어드레스 스트로브신호)를 발생하기 위한 회로를 보여준다.
상기 제9도에서 발생된 하의 5비트 어드레스는 인덱스 어드레스 및 16×16블럭 어드레스와 함께 더해져 최종적으로 메모리 어드레스를 발생 시키는데 이는 제11도에 나타나 있다. 발생된 어드레스와 메모리 제어신호들로부터 영상 데이타의 리드 및 라이트가 행해진다.
상기한 바와 같은 본 발명에 따르면, 영상 데이타의 처리를 다양한 형태로 할 수 있는 효과가 있다.

Claims (2)

  1. 영상신호 처리장치의 어드레스 발생회로에 있어서, 외부 메모리의 영역에 각각의 시작 어드레스를 저장하는 인덱스 레지스터부와, 미 복원된 영상 데이타를 상기 외부 메모리에 저장하고 저장된 영상 데이타를 상기 메모리로부터 리드하기 위한 어드레스를 발생하는 입력신호 처리부와, 움직임 보상시 사용되는 참조 어드레스에 대한 정보를 발생하며 움직임 보상이 완료된 영상 데이타를 상기 외부 메모리에 라이팅하기 위한 어드레스를 발생하는 움직임 보상처리부와, 복원된 영상데이타에 따라 화면상에 디스플레이할 데이타를 리드하기위한 어드레스를 발생 디스플레이 처리부와, 상기 입력신호 처리부 및 움직임 보상 처리부와 디스플레이 처리부로부터 발생되는 각각의 어드레스를 인가되는 선택신호에 따라 다중화하는 멀티플렉서와, 상기 멀티플렉서로부터 출력되는 선택된 어드레스를 수신하여 최종 어드레스 및 상기 외부 메모리에 영상 데이타를 리드 및 라이트하기 위한 메모리 제어신호들을 생성하는 메모리 인터페이스를 가짐을 특징으로 하는 회로.
  2. 제1항에 있어서, 상기 메모리 제어신호들은 행 및 열 스트로브 신호를 포함하는 것을 특징으로 하는 회로.
KR1019950072288A 1995-12-30 1995-12-30 영상신호 처리장치의 어드레스 발생회로 Expired - Fee Related KR0169002B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950072288A KR0169002B1 (ko) 1995-12-30 1995-12-30 영상신호 처리장치의 어드레스 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950072288A KR0169002B1 (ko) 1995-12-30 1995-12-30 영상신호 처리장치의 어드레스 발생회로

Publications (2)

Publication Number Publication Date
KR970056919A KR970056919A (ko) 1997-07-31
KR0169002B1 true KR0169002B1 (ko) 1999-03-20

Family

ID=19448912

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950072288A Expired - Fee Related KR0169002B1 (ko) 1995-12-30 1995-12-30 영상신호 처리장치의 어드레스 발생회로

Country Status (1)

Country Link
KR (1) KR0169002B1 (ko)

Also Published As

Publication number Publication date
KR970056919A (ko) 1997-07-31

Similar Documents

Publication Publication Date Title
CA2058251C (en) Method and apparatus for increasing the speed of operation of a double buffered display system
EP0492939B1 (en) Method and apparatus for arranging access of VRAM to provide accelerated writing of vertical lines to an output display
US4833657A (en) Semiconductor frame buffer memory
US5515330A (en) FIFO memory device capable of writing contiguous data into rows
JP3686155B2 (ja) 画像復号装置
EP0069570B1 (en) Memory for multi-word data bus
US4903197A (en) Memory bank selection arrangement generating first bits identifying a bank of memory and second bits addressing identified bank
JPH0644391B2 (ja) デュアル・ポート・メモリ
US6625684B1 (en) Application specific integrated circuit with dual-mode system for externally accessible data buses and visibility buses
US5361339A (en) Circuit for fast page mode addressing of a RAM with multiplexed row and column address lines
EP0595251B1 (en) A serial access memory
KR100249409B1 (ko) 신호처리 시스템
KR0169002B1 (ko) 영상신호 처리장치의 어드레스 발생회로
JPH02301824A (ja) コンピユータ出力システム
EP0057096A2 (en) Information processing unit
KR950703188A (ko) 화상 처리 장치 및 방법 및 화상 처리부를 갖고 있는 게임기(Image Processing Device and Method Therefor, and Game Machine Having Image Processing Part)
US5412777A (en) Display device having a built-in memory
GB2199678A (en) Pixel data memory
KR950009076B1 (ko) 듀얼포트 메모리와 그 제어방법
SU1575188A1 (ru) Устройство адресации пам ти
JP2003068072A (ja) フレームメモリ回路
US6101572A (en) Data transfer system
KR100328376B1 (ko) 표시제어회로
JPH04205443A (ja) メモリ・アクセス方法およびその装置
JPH0619737B2 (ja) メモリアクセス装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20050929

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20061009

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20061009

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000