[go: up one dir, main page]

KR0168196B1 - 반도체장치의 소자분리 영역 형성방법 - Google Patents

반도체장치의 소자분리 영역 형성방법 Download PDF

Info

Publication number
KR0168196B1
KR0168196B1 KR1019950049687A KR19950049687A KR0168196B1 KR 0168196 B1 KR0168196 B1 KR 0168196B1 KR 1019950049687 A KR1019950049687 A KR 1019950049687A KR 19950049687 A KR19950049687 A KR 19950049687A KR 0168196 B1 KR0168196 B1 KR 0168196B1
Authority
KR
South Korea
Prior art keywords
oxide film
semiconductor substrate
pattern
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950049687A
Other languages
English (en)
Other versions
KR970053384A (ko
Inventor
김성의
홍수진
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950049687A priority Critical patent/KR0168196B1/ko
Priority to JP30927296A priority patent/JP3581505B2/ja
Priority to US08/754,889 priority patent/US5677232A/en
Publication of KR970053384A publication Critical patent/KR970053384A/ko
Application granted granted Critical
Publication of KR0168196B1 publication Critical patent/KR0168196B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체장치의 소자분리 영역 형성방법에 관한 것으로, 반도체기판의 소정영역을 노출시키면서 차례로 적층된 패드산화막 패턴 및 폴리실리콘 패턴을 형성하는 단계; 상기 패드산화막 패턴 및 상기 폴리실리콘 패턴 측벽에 실리콘질화막으로 이루어진 스페이서를 형성하는 단계; 상기 스페이서가 형성된 반도체기판을 열산화시키어 상기 노출된 반도체기판 및 상기 폴리실리콘 패턴 표면에 각각 제1 필드산화막 및 제2 필드산화막을 형성하는 단계; 상기 스페이서를 제거함으로써 그 아래의 반도체기판을 노출시키는 단계; 상기 제1 필드산화막 및 상기 제2 필드산화막을 식각 마스크로하여 상기 노출된 반도체기판을 정해진 깊이만큼 식각함으로써 트렌치 영역을 형성하는 단계; 상기 트렌치 영역이 형성된 반도체기판 전면에 상기 트렌치 영역을 채우는 절연막을 형성하는 단계; 상기 폴리실리콘 패턴이 노출되도록 상기 절연막 및 상기 제2 필드산화막을 연속적으로 에치백하는 단계; 및 상기 노출된 폴리실리콘 패턴 및 그 아래의 패드산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 소자분리 영역 형성방법을 제공한다.
본 발명에 의하면, 1회의 사진공정으로 제1 필드산화막 및 그 양 옆에 인접하는 트렌치 영역을 채우는 절연막으로 구성되는 소자분리 영역을 형성할 수 있어 소자분리 공정을 단순화시킬 수 있다.

Description

반도체장치의 소자분리 영역 형성방법
제1도 내지 제6도는 종래기술에 의한 반도체장치의 소자분리 영역 형성방법을 설명하기 위한 단면도들이다.
제7도 내지 제10도는 본 발명에 의한 반도체장치의 소자분리 영역 형성 방법을 설명하기 위한 단면도들이다.
본 발명은 반도체장치의 소자분리 영역 형성방법에 관한 것으로, 특히 트렌치 공정과 실리콘 부분산화(local oxidation of silicon: 이하 'LOCOS'라 한다) 공정을 조합하는 소자분리 영역 형성방법에 관한 것이다.
최근 반도체장치의 집적도가 크게 증가함에 따라 트랜지스터의 크기가 매우 작아지고 있다. 이와 아울러서 트랜지스터들을 서로 격리시키기 위한 소자분리 영역의 면적을 감소시키는 기술 또한 매우 중요해져 여러가지의 소자분리 기술이 발표되고 있다.
초기의 반도체장치와 소자분리 영역은 주로 실리콘기판의 부분산화법(local oxidation of silicon; 이하 LOCOS라 한다)을 사용하여 형성하였다. 여기서, LOCOS에 의한 소자분리방법은 소자가 형성될 활성영역들 사이에 열산화공정에 의해 두꺼운 필드산화층을 국부적으로 성장시키는 방법이다. 그러나, 이러한 LOCOS 방법에 의한 소자분리 영역은 그 가장자리에 버즈비크(bird's beak)가 형성되므로 서로 이웃한 소자분리 영역 사이에 좁은 활성영역 , 예컨대 0.5㎛ 이하의 폭을 갖는 활성영역을 한정할 경우에는 적합하지 않은 문제점이 있다.
또한 상기 LOCOS 방법에 의하면, 소자분리 영역의 폭이 넓은 부분과 좁은 부분에 각각 서로 다른 두께를 갖는 필드산화층이 형성되어 필드산화층의 두께 설정시 매우 어려운 문제점이 있다. 따라서, 최근에는 상기 LOCOS 방법의 문제점을 개선하기 위하여 실리콘기판의 소정부분을 식각한 후, 상기 식각된 부분에 절연층을 매립하여 소자분리 영역을 형성하는 트렌치 소자분리 방법이 제안되었다. 그러나, 이러한 트렌치 소자분리 방법은 소자분리 영역의 폭이 넓은 부분에 절연막이 매우 얇게 형성되는 디슁(dishing) 현상이 발생하여 소자분리 특성을 저하시키는 문제점을 갖는다.
따라서, 최근에는 소자분리 영역의 폭을 좁게 형성하여야 할 부분과 소자분리 영역의 폭을 넓게 형성하여야 할 부분에 각각 트렌치 영역을 채우는 절연막 패턴과 LOCOS 공정에 의한 필드산화막을 형성시키는 조합형 소자분리 영역의 형성방법이 제안되고 있다.
제1도 내지 제6도는 종래의 조합형 소자분리 영역의 형성방법을 설명하기 위한 단면도들이다. 여기서 소개되는 각 도면의 a 부분은 소자분리 영역의 폭이 좁게 형성되는 부분, 예컨대 반도체 기억장치의 셀 어레이 영역을 나타내고, 각 도면의 b부분은 소자분리 영역의 폭이 넓게 형성되는 부분, 예컨대 반도체 기억장치의 주변회로 영역을 나타낸다.
제1도는 제1 실리콘질화막 패턴(5)을 형성하는 단계를 도시한 것이다. 먼저, 반도체기판(1) 상에 패드산화막(3) 및 제1 실리콘질화막을 차례로 형성한다. 다음에, 상기 제1 실리콘질화막을 통상의 사진/식각공정으로 패터닝하여 상기 패드산화막(3)의 소정영역을 노출시키는 제1 실리콘질화막 패턴(5)을 형성한다.
제2도는 제2 실리콘질화막(7) 및 포토레지스트 패턴(9)을 형성하는 단계를 도시한 것이다. 구체적으로, 상기 제1 실리콘질화막 패턴(5)이 형성된 반도체기판 전면에 제2 실리콘질화막(7)을 형성한다. 여기서, 상기 제2 실리콘질화막(7)은 200Å 정도의 두께로 형성한다. 다음에, 상기 제2 실리콘질화막(7)이 형성된 반도체기판 전면에 포토레지스트를 도포한 후, 이를 사진공정으로 패터닝하여 상기 주변회로 영역(b) 부분의 제2 실리콘질화막(7)을 노출시키는 포토레지스트 패턴(9)을 형성한다.
제3도는 제2 실리콘질화막 패턴(7a), 제1 스페이서(7b), 및 필드산화막(11)을 형성하는 단계를 도시한 것이다. 좀 더 상세히, 상기 포토레지스트 패턴(9)을 식각 마스크로하여 상기 노출된 제2 실리콘질화막(7)을 이방성 식각함으로써, 주변회로 영역(b)에 형성된 제1 실리콘질화막 패턴(5) 측벽에 제2 실리콘질화막(7)으로 이루어진 제1 스페이서(7b)를 형성함과 동시에 상기 셀 어레이 영역(a)만을 덮는 제2 실리콘질화막 패턴(7a)을 형성한다. 이때, 상기 제2 실리콘질화막(7)이 이방성 식각된 부분의 패드산화막(3)은 노출된다. 이어서, 상기 포토레지스트 패턴(9)을 제거한 후, 그 결과물을 열산화시키어 상기 노출된 패드산화막(3) 부분에 두꺼운 필드산화막(11)을 형성한다. 이때, 상기 필드산화막(11) 양 옆에는 패드산화막 패턴(3A)가 형성된다.
제4도는 셀 어레이 영역(a)에 형성된 제1 실리콘질화막 패턴(5)사이의 패드산화막 패턴(3a)을 노출시키는 단계를 도시한 것이다.
상세히, 상기 필드산화막(11)이 형성된 결과물의 제2 실리콘질화막 패턴(7a)을 이방성 식각하여 셀 어레이 영역(a)에 형성된 제1 실리콘질화막 패턴(5) 사이의 패드산화막 패턴(3a)를 노출시킨다. 이때, 셀 어레이 영역(a)의 제1 실리콘질화막 패턴(5) 측벽에 제2 실리콘질화막 패턴(7a)으로 이루어진 제2 스페이서(7c)가 형성되고, 상기 제1 스페이서(7b)는 거의 식각되지 않는다.
제5도는 반도체기판(1) 표면에 일정깊이를 갖는 트렌치 영역을 형성하는 단계를 도시한 것이다. 구체적으로, 상기 셀 어레이 영역(a) 부분에 노출된 패드산화막 패턴(3a)을 이방성 식각하여 그 아래의 반도체기판(1)을 노출시킴과 동시에 셀 어레이 영역(a)의 제1 실리콘질화막 패턴(5) 및 제2 스페이서(7c) 아래에 패드산화막 패턴(3b)를 형성한다. 이때, 상기 필드산화막(11)도 함께 식각되어 그 두께가 좀 더 얇아지나 큰 변화를 보이지 않는다. 이는, 일반적으로 필드산화막(11)의 두께를 패드산화막(3)에 비하여 10배 이상 두껍게 형성하기 때문이다. 이어서, 제1 실리콘질화막 패턴(5), 제1 스페이서(7b), 제2 스페이서(7a), 및 필드산화막(11)을 식각 마스크로하여 상기 노출된 반도체기판을 일정깊이만큼 식각하여 트렌치 영역을 형성한다. 이와 같이 형성된 트렌치 영역은 도시된 바와 같이 셀 어레이 영역(a)에만 형성됨을 알 수 있다. 다음에, 상기 결과물 전면에 트렌치 영역을 채우는 절연막(15), 예컨대 CVD 절연막을 형성한다.
제6도는 종래기술에 의한 소자분리 영역을 완성하는 단계를 도시한 것이다. 좀 더 구체적으로, 제1 실리콘질화막 패턴(5), 제1 스페이서(7b), 및 제2 스페이서(7a)가 노출되도록 절연막(15)을 에치 백한다. 여기서, 에치 백하는 공정으로는 일반적으로 CMP(chemical mechanical polishing) 공정이 널리 이용된다. 다음에, 상기 노출된 제1 실리콘질화막 패턴(5), 제1 스페이서(7b), 및 제2 스페이서(7a)를 인산 용액으로 제거한 후 그들 아래의 패드산화막 패턴(3a, 3b)를 제거함으로써 , 셀 어레이 영역(a) 부분에 형성된 트렌치 영역을 채우는 절연막 패턴(15a)을 형성한다.
상술한 종래의 소자분리 영역 형성방법은 2회의 사진공정이 요구되므로 공정의 복잡성 및 제조단가가 증가하는 문제점이 있다. 또한, 제1 포토레지스트 패턴을 형성하기 위한 사진공정시 다소의 오정렬이 발생할 경우 셀 어레이 영역(a)의 가장자리 부분에 형성되는 트렌치 영역의 폭이 원하는 크기보다 작게 형성되거나 크게 형성되는 문제점이 발생한다. 그리고, 주변회로 영역에 형성되는 필드산화막 가장자리 부분과 접촉하는 반도체기판 표면에 실리콘질화막 패턴 및 실리콘질화막 스페이서에 의한 스트레스로 인하여 많은 결정결함이 발생한다. 이러한 결정결함은 필드산화막과 접하는 활성영역과 반도체기판 사이의 누설전류를 크게 증가시키는 요인으로 작용한다.
따라서, 본 발명의 목적은 1회의 사진공정으로 트렌치 영역과 필드산화막을 형성함으로써 사진공정시 오정렬에 의한 문제점을 해소하고 공정을 단순화하면서 공정단가를 낮출 수 있는 반도체장치의 소자분리 영역 형성방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명은,
반도체기판 전면에 패드산화막 및 폴리실리콘막을 순차적으로 형성하는 단계 ;
상기 폴리실리콘막 상에 상기 폴리실리콘막의 소정영역을 노출시키는 감광막 패턴을 형성하는 단계;
상기 감광막 패턴을 식각 마스크로하여 상기 노출된 폴리실리콘막 및 그 아래의 패드산화막을 연속적으로 식각함으로써 반도체기판의 소정영역을 노출시킴과 동시에 패드산화막 패턴 및 폴리실리콘 패턴을 형성하는 단계 ;
상기 패드산화막 패턴 및 상기 폴리실리콘 패턴 측벽에 실리콘질화막으로 이루어진 스페이서를 형성하는 단계;
상기 스페이서가 형성된 반도체기판을 열산화시키어 상기 노출된 반도체기판 및 상기 폴리실리콘 패턴 표면에 각각 제1 필드산화막 및 제2 필드산화막을 형성하는 단계;
상기 스페이서를 제거함으로써 그 아래의 반도체기판을 노출시키는 단계;
상기 제1 필드산화막 및 상기 제2 필드산화막을 식각 마스크로하여 상기 노출된 반도체기판을 정해진 깊이만큼 식각함으로써 트렌치 영역을 형성하는 단계;
상기 트렌치 영역이 형성된 반도체기판 전면에 상기 트렌치 영역을 채우는 절연막을 형성하는 단계;
상기 폴리실리콘 패턴이 노출되도록 상기 절연막 및 상기 제2 필드산화막을 연속적으로 에치백하는 단계; 및
상기 노출된 폴리실리콘 패턴 및 그 아래의 패드산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 소자분리 영역 형성방법을 제공한다.
이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
제7도 내지 제10도는 본 발명에 의한 소자분리 영역 형성방법을 설명하기 위한 단면도들이다. 여기서 소개되는 각 도면의 a 부분은 소자분리 영역의 폭이 좁게 형성되는 부분, 예컨대 반도체 기억장치의 셀 어레이 영역을 나타내고, 각 도면의 b부분은 소자분리 영역의 폭이 넓게 형성되는 부분, 예컨대 반도체 기억장치의 주변회로 영역을 나타낸다.
제7도는 활성영역을 한정하기 위한 폴리실리콘 패턴(25) 및 실리콘질화막 스페이서(27)를 형성하는 단계를 도시한 것이다. 먼저, 반도체기판(21) 상에 패드산화막 및 폴리실리콘막을 순차적으로 형성한다. 다음에, 상기 폴리실리콘막을 통상의 사진/식각 공정으로 패터닝하여 상기 패드산화막(23)의 소정영역을 노출시키는 폴리실리콘 패턴(25)을 형성한다. 이어서, 상기 노출된 패드산화막(23)을 식각하여 그 아래의 반도체기판(21)을 노출시키는 패드산화막 패턴(23)을 형성한다. 이때, 상기 노출된 패드산화막(23)을 식각하지 않고 후속공정을 진행할 수도 있다. 다음에, 후속공정으로 상기 결과물 전면에 실리콘질화막을 형성한 후, 이를 이방성 식각하여 상기 폴리실리콘 패턴(25) 및 상기 패드산화막 패턴(23) 측벽에 실리콘질화막으로 이루어진 스페이서(27)를 형성한다. 이때. 상기 스페이서(27)를 형성하기 위하여 실리콘질화막을 이방성 식각하고 나면, 식각된 실리콘질화막 아래의 반도체기판(21)이 노출된다.
한편, 상기 패드산화막(23)을 식각하지 않은 경우에는 상기 스페이서(27)를 형성한 후에, 상기 폴리실리콘 패턴(25) 사이의 패드산화막(23)이 노출된다.
제8도는 제1 필드산화막(29a) 및 제2 필드산화막(29b)을 형성하는 단계를 도시한 것이다. 구체적으로, 상기 스페이서(27)가 형성된 반도체기판을 열산화시키어 상기 노출된 반도체기판(21) 표면 및 상기 노출된 폴리실리콘 패턴(25) 표면에 각각 제1 필드산화막(29a) 및 제2 필드산화막(29b)을 형성한다. 이때, 상기 폴리실리콘 패턴(25)은 그 표면이 산화되어 두께가 얇아진 폴리실리콘 패턴(25a)으로 변형되며 , 제1 필드산화막(29a) 가장자리 부분과 접하는 반도체기판 표면에 가해지는 스트레스는 매우 약하다. 이는, 활성영역을 한정하기 위한 패턴이 종래의 실리콘질화막 대신 폴리실리콘 패턴으로 형성시키기 때문이다. 다시 말해서, 실리콘질화막과 폴리실리콘막의 스트레스를 비교하여 보면, 1500Å의 두께를 갖는 실리콘질화막의 스트레스는 -2.0E10 dyne/cm2이고 4000Å의 두께를 갖는 폴리실리콘막의 스트레스는 +4.0E9 dyne/cm2이다.
또한, 실리콘질화막은 인장응력(tensile stress)을 가지는 반면에 폴리실리콘막은 압축응력(compressive stress)을 갖는다. 따라서, 본 발명에서와 같이 폴리실리콘 패턴(25) 및 그 양 측벽에 실리콘질화막으로 이루어진 스페이서(27)를 형성할 경우 전체적인 스트레스는 크게 완화되므로, 제1 필드산화막(29a) 및 제2 필드산화막(29b)을 형성하는 동안 제1 필드산화막(29a)과 인접하는 반도체기판 표면에 발생하는 결정결함은 크게 감소한다.
한편, 제7도에서 상기 패드산화막(23)을 식각하지 않는 경우에는 스페이서(27) 형성 후에 노출된 패드산화막(23) 부분에 제1 필드산화막(29a)이 형성된다.
제9도는 반도체기판 표면의 소정영역에 일정깊이를 갖는 트렌치 영역 및 트렌치 영역을 채우는 절연막(31)을 형성하는 단계를 도시한 것이다. 좀 더 상세히, 상기 스페이서(27)를 인산(H3PO4)용액으로 제거하여 그 아래의 반도체기판(21)을 노출시킨다.
한편, 상기 제7도에서 패드산화막(23)을 식각하지 않는 경우는 상기 스페이서(27)를 제거한 후 그 아래에 패드산화막(23)이 노출된다.
따라서, 이때에는 상기 노출된 패드산화막(23)을 연속적으로 식각하여 그 아래의 반도체기판(21)을 노출시킨다.
이어서, 제1 필드산화막(29a) 및 제2 필드산화막(29b)을 식각 마스크로하여 상기 노출된 반도체기판(21)을 정해진 깊이만큼 식각함으로써, 제1 필드산화막(29a) 양 옆의 반도체기판(21) 표면에 트렌치 영역을 형성한다. 다음에, 상기 결과물 전면에 트렌치 영역을 채우는 절연막(31), 예컨대 CVD 산화막을 형성한다.
제10도는 본 발명에 의한 소자분리 영역을 완성하는 단계를 도시한 것이다. 좀 더 구체적으로, 상기 폴리실리콘 패턴(25a)이 노출되도록 상기 절연막(31) 및 상기 제2 필드산화막(29b)을 에치백한다. 여기서, 상기 에치백 공정은 CMP(chemical mechanical polishing) 공정을 이용하는 것이 바람직하다. 다음에, 상기 노출된 폴리실리콘 패턴(25a) 및 그 아래의 패드산화막 괘턴(23)을 연속적으로 제거함으로써, 상기 제1 필드산화막(29a) 및 그 양 옆의 트렌치 영역을 채우는 절연막 패턴으로 구성되는 소자분리 영역(33a, 33b)을 형성한다.
도시된 바와 같이, 셀 어레이 영역(a)에 형성된 소자분리 영역(33a)는 그 폭이 주변회로 영역(b)에 형성된 소자분리 영역(33b)에 비해 매우 작게 형성됨을 알 수 있다.
상술한 본 발명의 실시예에 의하면, 2회의 사진공정을 이용하는 종래의 소자분리 영역 형성방법에 비하여 본 발명은 1회의 사진공정으로 소자분리 영역을 형성할 수 있다. 따라서, 공정의 복잡성 및 제조단가를 크게 개선시킬 수 있다. 또한, 제1 필드산화막을 형성하는 동안 그 양 옆에 인접한 반도체기판 표면에 발생하는 결정결함을 크게 감소시킬 수 있으므로 제1 필드산화막 가장자리와 인접하여 형성되는 활성영역과 반도체기판 사이의 누설전류를 감소시킬 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.

Claims (3)

  1. 반도체기판 전면에 패드산화막 및 폴리실리콘막을 순차적으로 형성하는 단계; 상기 폴리실리콘막 상에 상기 폴리실리콘막의 소정영역을 노출시키는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴을 식각 마스크로하여 상기 노출된 폴리실리콘막 및 그 아래의 패드산화막을 연속적으로 식각함으로써 반도체기판의 소정영역을 노출시킴과 동시에 패드산화막 패턴 및 폴리실리콘 패턴을 형성하는 단계; 상기 패드산화막 패턴 및 상기 폴리실리콘 패턴 측벽에 실리콘질화막으로 이루어진 스페이서를 형성하는 단계; 상기 스페이서가 형성된 반도체기판을 열산화시키어 상기 노출된 반도체기판 및 상기 폴리실리콘 패턴 표면에 각각 제1 필드산화막 및 제2 필드산화막을 형성하는 단계; 상기 스페이서를 제거함으로써 그 아래의 반도체기판을 노출시키는 단계; 상기 제1 필드산화막 및 상기 제2 필드산화막을 식각 마스크로하여 상기 노출된 반도체기판을 정해진 깊이만큼 식각함으로써 트렌치 영역을 형성하는 단계; 상기 트렌치 영역이 형성된 반도체기판 전면에 상기 트렌치 영역을 채우는 절연막을 형성하는 단계; 상기 폴리실리콘 패턴이 노출되도록 상기 절연막 및 상기 제2 필드산화막을 연속적으로 에치백하는 단계; 및 상기 노출된 폴리실리콘 패턴 및 그 아래의 패드산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체장치의 소자분리 영역 형성방법.
  2. 제1항에 있어서, 상기 절연막은 CVD 산화막으로 형성하는 것을 특징으로 하는 반도체장치의 소자분리 영역 형성방법.
  3. 제1항에 있어서, 상기 에치백 공정은 CMP(chemical mechanical polishing) 공정을 이용하는 것을 특징으로 하는 반도체장치의 소자분리 영역 형성방법.
KR1019950049687A 1995-12-14 1995-12-14 반도체장치의 소자분리 영역 형성방법 Expired - Fee Related KR0168196B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950049687A KR0168196B1 (ko) 1995-12-14 1995-12-14 반도체장치의 소자분리 영역 형성방법
JP30927296A JP3581505B2 (ja) 1995-12-14 1996-11-20 半導体装置の素子分離領域の形成方法
US08/754,889 US5677232A (en) 1995-12-14 1996-11-22 Methods of fabricating combined field oxide/trench isolation regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049687A KR0168196B1 (ko) 1995-12-14 1995-12-14 반도체장치의 소자분리 영역 형성방법

Publications (2)

Publication Number Publication Date
KR970053384A KR970053384A (ko) 1997-07-31
KR0168196B1 true KR0168196B1 (ko) 1999-02-01

Family

ID=19439941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049687A Expired - Fee Related KR0168196B1 (ko) 1995-12-14 1995-12-14 반도체장치의 소자분리 영역 형성방법

Country Status (3)

Country Link
US (1) US5677232A (ko)
JP (1) JP3581505B2 (ko)
KR (1) KR0168196B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480625B1 (ko) * 2002-10-24 2005-03-31 삼성전자주식회사 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3360970B2 (ja) * 1995-05-22 2003-01-07 株式会社東芝 半導体装置の製造方法
US5899727A (en) * 1996-05-02 1999-05-04 Advanced Micro Devices, Inc. Method of making a semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
US5858830A (en) * 1997-06-12 1999-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making dual isolation regions for logic and embedded memory devices
TW364180B (en) * 1998-01-12 1999-07-11 United Microelectronics Corp A method for producing buried diffusion junction
US7045435B1 (en) * 1998-11-03 2006-05-16 Mosel Vitelic Inc Shallow trench isolation method for a semiconductor wafer
TW396508B (en) * 1999-01-05 2000-07-01 Mosel Vitelic Inc A method for forming trench isolation
US6413836B1 (en) * 2000-09-20 2002-07-02 Vanguard International Semiconductor Corporation Method of making isolation trench
US6350660B1 (en) * 2001-04-25 2002-02-26 Macronix International Co., Ltd. Process for forming a shallow trench isolation
KR100418576B1 (ko) * 2001-06-30 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법
US6825529B2 (en) * 2002-12-12 2004-11-30 International Business Machines Corporation Stress inducing spacers
US6890808B2 (en) * 2003-09-10 2005-05-10 International Business Machines Corporation Method and structure for improved MOSFETs using poly/silicide gate height control
JP4515951B2 (ja) * 2005-03-31 2010-08-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100790246B1 (ko) * 2006-12-26 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430248A (en) * 1987-07-27 1989-02-01 Hitachi Ltd Formation of on-the-trench insulation film
US5028559A (en) * 1989-03-23 1991-07-02 Motorola Inc. Fabrication of devices having laterally isolated semiconductor regions
IT1240325B (it) * 1990-02-27 1993-12-07 Giuliani Spa Derivati insaturi di acidi biliari, loro preparazione e composizione farmaceutiche che li contengono
EP0641022B1 (en) * 1993-08-31 2006-05-17 STMicroelectronics, Inc. Isolation structure and method for making same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480625B1 (ko) * 2002-10-24 2005-03-31 삼성전자주식회사 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자

Also Published As

Publication number Publication date
JP3581505B2 (ja) 2004-10-27
JPH09181164A (ja) 1997-07-11
KR970053384A (ko) 1997-07-31
US5677232A (en) 1997-10-14

Similar Documents

Publication Publication Date Title
JP4187808B2 (ja) 半導体装置の製造方法
KR0155835B1 (ko) 반도체 장치의 얼라인 키 패턴 형성방법
KR100207487B1 (ko) 반도체 기억소자의 완충패드 형성방법
KR0168196B1 (ko) 반도체장치의 소자분리 영역 형성방법
JPH1187487A (ja) 選択酸化方法
KR100442852B1 (ko) 트렌치 소자분리 영역 형성방법
KR20010107707A (ko) Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법
KR100361761B1 (ko) 반도체소자의소자분리절연막형성방법
KR19980068057A (ko) 트렌치 소자분리방법
KR19990015463A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR0139268B1 (ko) 반도체 소자의 필드산화막 형성방법
KR0148611B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR0146526B1 (ko) 반도체 소자의 소자분리막 형성방법
JP3468920B2 (ja) 半導体装置の素子分離方法
KR0166489B1 (ko) 반도체 소자의 소자분리 방법
KR20030052663A (ko) 반도체소자의 분리 방법
KR100305643B1 (ko) 반도체소자의소자분리산화막제조방법
KR100561974B1 (ko) 반도체 소자의 제조방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
KR19980083835A (ko) 반도체장치의 소자분리방법
KR20060127485A (ko) 반도체 소자의 플로팅 게이트 형성방법
KR19980015073A (ko) 랜딩 패드를 갖는 반도체 소자의 제조방법
KR19980015773A (ko) 반도체 장치의 콘택홀 형성방법
KR19980082953A (ko) 로코스 공정 및 트렌치 공정을 이용한 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19951214

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19951214

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980904

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19981001

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19981001

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010906

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020906

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030904

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050909

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060928

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20071001

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20071001

Start annual number: 10

End annual number: 10

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20090910