KR0164248B1

KR0164248B1 - 전류제어 전압발생회로

Info

Publication number: KR0164248B1
Application number: KR1019940012810A
Authority: KR
Inventors: 겐지 츠치다; 요시오 오카다
Original assignee: 사토 후미오; 가부시키가이샤 도시바
Priority date: 1993-06-08
Filing date: 1994-06-08
Publication date: 1999-03-20
Also published as: JP3321246B2; JPH06350355A; DE4420041A1; DE4420041C2; US5933051A; KR950002010A

Abstract

본 발명은, 저전원전압하에 있어서도 안정한 동작이 보증되는 전류제어전압발생회로를 제공하기 위한 것이다.

본 발명은, 전류제어 MOS트랜지스터(Q7)를 내장한 차동증폭기(3)에 대해 트랜지스터(Q7)가 5극관영역에서 동작하기에 충분한 중간전위를 게이트에 공급해서 차동증폭기(3)를 정전류제어하는 전류제어 전압발생회로에 있어서, 소망하는 기준전압을 발생시키는 기준전압 발생회로(1)와, 기준전압이 참조전위로서 입력되는 오차증폭기(DA), 이 오차증폭기(DA)의 출력이 게이트에 입력되는 전류제어 MOS트랜지스터(Q4), 이것에 직렬로 접속된 표준저항(Rc)으로 이루어진 정전류회로(2) 및, 트랜지스터(Q4)와 전류미러회로를 구성하는 MOS트랜지스터(Q5), 이것에 직렬로 접속되어 트랜지스터(Q7)와 전류미러회로를 구성하는 부하 MOS트랜지스터(Q6)로 이루어진 전류-전압변환회로(4)를 구비한 것을 특징으로 한다.

Description

전류제어 전압발생회로

제1도는 제1실시예에 따른 전류제어 전압발생회로 및 이를 이용한 시스템의 회로구성을 나타낸 도면.

제2도는 제1실시예에 이용한 전류제어 전압발생회로의 구체적 구성예를 나타낸 도면.

제3도는 제1실시예에 이용한 전류제어 전압발생회로의 다른 구체적 구성예를 나타낸 도면.

제4도는 제2실시예에 따른 전류제어 전압발생회로 및 이를 이용한 시스템의 회로구성을 나타낸 도면.

제5도는 차동증폭기에서의 소비전류와 응답속도의 관계를 나타낸 특성도.

제6도는 종래의 전류제어 전압발생회로의 회로구성을 나타낸 도면이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 기준전압 발생회로 2 : 정전류회로

3 : 정전류제어수단을 갖춘 각 차동증폭기 4 : 전류-전압 변환회로

5 : 밴드갭 리퍼런스(BGR)회로 Vr : 기준전압

Rc : 표준저항 DA : 오차증폭기

Vcm : 정전류제어용 기준전압 Vref : 강압회로용 기준전압

Vcc : 외부전원전압 Vint : 강압전원전위

Q1∼Q8 : MOS트랜지스터 Q9∼Q11 : 바이폴라 트랜지스터

[산업상의 이용분야]

본 발명은 차동증폭기를 정전류제어하기 위한 전류제어수단에 관한 것으로, 특히 이 수단을 실현하기 위해 필요한 중간전위를 발생시키는 전류제어 전압발생회로에 관한 것이다.

[종래의 기술 및 그 문제점]

최근, MOS형 트랜지스터를 집적한 MOS형 반도체 메모리에 있어서는, 디지탈회로 뿐만 아니라 수많은 아나로그회로가 탑재되어 있다. 예컨대, 다이나믹 RAM(DRAM)에 있어서는, 소자의 신뢰성을 확보하는 관점으로부터 채용되는 강압회로 시스템이 그 대표적인 회로의 하나라고 말할 수 있다.

강압회로 시스템이란, 칩내에서 전원전압(Vcc)을 강압해서 이보다도 저전위(Vint)를 발생시키고, 이 전압을 회로의 전원전압으로서 이용하는 방식이다.

이와 같은 회로에 있어서는, 기준전압(Vref)과 생성전압(Vint)의 전압비교를 수행할 목적으로, 차동증폭기형의 전압비교회로가 내장되어 있는 것이 일반적이다. 차동증폭기형의 전압비교회로는 그 회로의 구성상 필연적으로 DC적인 관통전류를 소비한다. 따라서, 이 관통전류를 줄이면서 충분한 응답특성을 확보하는 것이 강압회로의 회로설계상에서 대단히 중요한 포인트로 된다.

제5도는 이와 같은 강압회로의 소비전류와 응답특성의 관계를 회로시뮬레이션으로부터 구한 것의 일례이다. 또 제5도에는 차동증폭기를 정전류 제어수단의 유무로, 이 관계를 비교한 결과를 나타내고 있다. 여기서, 횡축의 소비전류는 그 값이 최대로 되는 Vcc + 10% ·저온의 조건하에서의 값이고, 한편 종축의 응답특성도 그 값이 최대로 되는 Vcc - 10% ·고온의 조건하에서의 값으로 나타내고 있다.

정전류제어수단의 유무에 관게없이, 회로 응답특성은 소비전류를 많게 할수록 고속으로 된다. 그러나, 각종 파라메터의 변동을 고려하여 최악조건하에서의 동작을 보증할 경우, 차동증폭기를 정전류제어한 편이 유리함을 알 수 있다. 예컨대, 제5도의 정전류제어형에서의 □표의 빈틈없이 칠해진 점의 전류값으로 응답특성을 규격화한 경우, 정전류제어하지 않는 경우에는 약 3.7배의 시간을 요하게 된다. 또, 역으로 응답특성을 일정하게 한 경우, 정전류제어하지 않는 경우에는 소비전류는 약3배에 미침을 알 수 있다. 또, 이 정전류제어는 차동증폭기의 DC적인 출력레벨의 안정화나 이득의 확보에도 유효한 바, 각종의 정전류제어수단이 채용되고 있다.

이와 같은 정전류제어수단은 DRAM을 예로 들면, 강압회로 뿐만 아니라 칩내에 탑재되는 각종 전압발생회로(중간전위발생회로나 승압회로 등)나, 차동증폭기를 이용한 소진폭 데이터 전송계를 갖춘 시스템(예컨대, JSSC, Vol. 26,No. 11,Nov 1991, p1498-1505)데 있어서 적극적으로 채용되고 있다. 그 가장 일반적인 방법으로서는, 칩내에 집적·배치된 각 차동증폭기의 각각에 전류제어 MOS트랜지스터를 내장한 구성으로 하고, 그 게이트전극에는 MOS트랜지스터가 5극관영역(포화영역)에서 동작하기에 충분한 중간전위가 입력되고 있다. 이 중간전위를 발생시키는 회로는 전류제어 전압발생회로라 불리우고, 통상 복수의 차동증폭기에서 공유된다.

제6도는 이와 같은 정전류제어를 위한 전류제어 전압발생회로 및 회로 시스템의 일례를 나타낸 회로구성도이다. 전류제어 전압발생회로는, 기준전압(Vr)을 발생시키는 기준전압 발생회로(1)와, 기준전압(Vr)을 참조전위로 하는 오차증폭기(DA), 이 오차증폭이(DA)의 출력신호로 게이트전극이 제어되는 전류제어 트랜지스터(Q1), 이 트랜지스터(Q1)와 전원간에 직렬로 접속된 준저항(Rc)으로 이루어진 일반적인 연속제어형의 정전류회로(2) 및, 전류-전압변환용의 부하트랜지스터(Q2)로 구성되어 있다. 이 회로의 출력전압(VCM)을 각 차동증폭기(3)의 전류제어 트랜지스터(Q3)의 게이트에 입력함으로써 정전류제어를 행하는 것이다.

이와 같은 구성을 갖춘 회로의 동작원리를 간단하게 설명한다. 연속제어형의 정전류회로에 의해 부하트랜지스터(Q2)에 흐르는 기준전류(I1)는,

I1 = Vr / Rc ‥‥‥‥‥‥‥ (1)

로 표시된다. 각 차동증폭기에 흐르는 전류(I2)는, Q2와 Q3로 전류미러를 구성하는 점으로부터, Q2와 Q3의 게이트길이를 동일하게 설정함으로써,

I2=(W2/W1) × I1 ‥‥‥ (2)

으로 된다. 여기서, W1과 W2는 각각 Q2와 Q3의 게이트폭을 나타낸다.

(1) (2)식으로부터 명확히 알 수 있는 바와 같이, I2는 전류전압(Vcc), 온도, 트랜지스터특성에 의존하지 않고 기준전압(Vr)과 표준저항(Rc)의 값만으로 결정되는 일정치로 된다. 더욱이, 각 차동증폭기에 흐르는 전류(12)는 트랜지스터(Q2와 Q3)의 회로치수를 적절히 선택함으로써 임의로 설정할 수 있다.

이와 같이 제5도에 나타낸 전류제어 전압발생회로는 전류치가 기준전압값 및 기준저항값만으로 결정되기 때문에, 대단히 안정한 회로이다.

그렇지만, 이 회로가 동작하는 최저전원전압은 표준저항(Rc)과 2개의 MOS트랜지스터(Q1,Q2)의 3개의 소자가 직렬로 접속되는 전류바이어스단에 의해 제어된다. 이론적으로는, 이 회로가 동작하기 위한 최저전원전압(Vmin)은,

Vmin = Vr + Vt ‥‥‥‥‥ (3)

로 표시된다. 단, Vt는 트랜지스터(Q2)의 임계치전압을 표시한다 예컨대, Vr=1.5V, Vt=0.5V라고 가정하면, Vmin=2.0V로 된다. 그러나 실제로는 전류제어 트랜지스터(Q1)의 컨덕턴스가 유한하기 때문에, 트랜지스터(Q1)의 소오스·드레인간에 전압강하가 생기고, 이 결과 이 회로가 정전류성을 유지하기 위해서는 전원전압으로서 2.5V정도 이상의 전압이 필요하게 된다.

이것에 덧붙여서, 주로 제조공정의 동요에 기인하는 Vt의 제조오차 등을 고려하면, Vmin은 더욱 높아지고(악 2.8V정도), 64MDRAM의 세대로부터 채용되는 Vcc=3.3V화에 대해 전류제어 전압발생회로의 마진이 극히 작아진다는 문제점이 생긴다. 더욱이, DRAM의 저전원전압측의 동작마진이 이 전류제어 전압발생회로에 의해 제어되는 것으로 된다.

동작한계전압을 낮게 할 수 없는 문제는, 본 회로가 정전류제어와 전류-전압변환이라는 2가지의 작용을 상기한 3개의 소자를 직렬로 접속한 1단의 바이어스단으로 실현하고자 하기 때문에 생긴다. 이 현상은, 더욱이 장래적으로 MOS의 임계치전압의 스케일링계수보다도 전원전압의 스케일링계수가 작아지면, 바꾸어 말하면 Vt를 트랜지스터의 서브드레숄드특성의 문제로 저감할 수 없음에도 불구하고, 소자의 신뢰성 확보의 관점으로부터 전원전압만이 강하된 경우, 큰 문제로 된다는 것은 자명하다.

이와 같이 종래, 표준저항, 전류제어 트랜지스터, 전류전압변환용 부하트랜지스터의 3개의 소자가 직렬로 전속되는 구성을 갖춘 전류제어 전압발생 회로에 있어서는, 전원이 저전압화되면, 회로가 안정하게 동작하는데 필요한 최저전원전압에 대해 회로에 공급되는 전원전압의 차가 작아져서 안정한 동작을 보증할 수 없다는 문제가 있었다.

[발명의 목적]

본 발명은 상기 사정을 고려하여 발명된 것으로, 전원전압에 대한 동작 마진을 크게 할 수 있고, 저전원전압하에 있어서도 안정한 동작을 보증할 수 있는 전류제어 전압발생회로를 제공함에 그 목적이 있다.

[발명의 구성]

상기 목적을 달성하기 위해 본 발명에 따른 전류제어 전압발생회로는, 전류제어 MOS트랜지스터를 내장한 차동증폭기에 대해, 전류제어 MOS트랜지스터와 전류미러회로를 구성하는 부하 MOS트랜지스터가 내장된 구성을 갖추고, 전류제어 MOS트랜지스터의 게이트에 그 트랜지스터가 5극관영역에서 동작하기에 충분한 중간전위를 공급해서 차동증폭기를 정전류제어하는 전류제어 전압발생회로에 있어서, 차동증폭기를 정전류제어하기 위한 기준전류를 발생시키는 정전류회로부와, 이 징전류회로부에서 발생된 기준전류를 기준전압으로 변환하는 전류-전압변환회로부를 구비하여 이루어지고, 이들 2개의 회로부를 전류미러구성으로 접속한 것을 특징으로 한다.

또, 본 발명의 바람직한 실시태양으로서는 다음의 것을 들 수 있다.

(1) 정전류회로부를, 소망하는 기준전압을 발생시키는 기준전압발생회로와, 이 기준전압발생회로에서 발생된 기준전압이 창조전위로서 입력되는 오차증폭기, 이 오차증폭기의 출력이 게이트에 입력되는 전류제어 MOS트랜지스터 및, 이들 MOS트랜지스터가 직렬로 접속된 기준저항으로 구성하는 것.

(2) 전류-전압변환 회로부를, 정전류회로부의 전류제어 MOS트랜지스터와 전류미러회로뜰를구성하는 MOS트랜지스터, 이 MOS트랜지스터에 직렬로 접속된 부하MOS트랜지스터로 구성하는 것.

(3) 기준전압발생회로는, pMOS의 I타입의 트랜지스터의 임계치전압을 이동하여 기준전압을 발생시키는 것.

(4) 기준전압발생회로는, 바이폴라 트랜지스터를 그 기본 구성요소로 하는 밴드갭 리퍼런스회로로 구성되는 것.

[작용]

본 발명의 전류제어 전압발생회로에 있어서는, 정전류회로부와 전류-전압변환부를 분리하여 설치하고, 이들을 전류미러구성으로 접속하고 있기 때문에, 정전류제어부와 전류-전압변환부의 구성소자는 각각 2소자가 직렬로 접속된 구성을 취한다. 이와 같이, 직렬접속되는 소자수를 최소한으로 억제함으로써, 회로의 동작가능 최저전원전압을 낮게 할 수 있기 때문에, 전원전압에 대해 큰 동작마진을 갖는 전류제어 전압발생회로를 실현할 수 있게 된다.

[실시예]

이하, 본 발명의 실시예를 예시도면을 참조하여 상세히 설명한다.

제1도는 본 발명의 제1실시예에 따른 전류제어 전압발생회로 및 이를 이용한 시스템의 회로구성을 나타낸 도면이다. 도면중 참조부호 1은 기준전압(Vr)을 발생시키는 기준전압 발생회로, 2는 차동증폭기(3)를 정전류제어하기 위한 기준전류를 발생시키는 정전류회로, 4는 기준전류를 기준전압으로 변환하는 전류-전압 변환회로이다.

정전류회로(2)는 기준전압(Vr)이 참조전위로서 입력되는 오차증폭기(DA), 이 오차증폭기(DA)의 출력이 게이트에 입력되는 전류제어 트랜지스터(Q4), 더욱이 이것에 직렬로 접속되는 표준저항(Rc)으로 구성된다. 전류-전압변환회로(4)는, 전류제어 MOS트랜지스터(Q4)와 전류미러를 구성하는 MOS트랜지스터(Q5)와, 이것에 직렬로 접속되는 전류전압변환용 부하MOS트랜지스터(Q6)로 구성된다. 그리고, 이 회로의 출력전압(VCM)을 각 차동증폭기(3)의 전류제어 MOS트랜지스터(Q7)의 게이트에 입력함으로써 정전류제어를 행하는 것으로 되어 있다.

이와 같이 구성된 본 실시예의 동작원리를 이하에 설명한다. 연속제어형의 정전류회로(2)에 의해 전류제어 트랜지스터(Q4)에 인가된 전류(13)는,

I3 = Vr / Rc ‥‥‥‥‥‥‥ (4)

로 표시된다. 한편, 전류-전압변환회로(4)에 인가된 전류(14)는, 트랜지스터(Q4와 Q5)로 전류미러를 구성하는 점으로부터, 이 2개의 게이트길이를 동일하게 설정함으로써,

I4=(Wp2/wp1) × 13 ‥‥‥ (5)

로 된다. 여기서, Wp1, Wp2는 각각 Q4, Q5의 게이트폭을 의미한다. 더욱이, 각 차동증폭기(3)에 흐르는 전류(15)는 Q6와 Q7로 전류미러를 구성하는 점으로부터, 이들 2개의 트랜지스터의 게이트길이를 동일하게 설정하면,

I5 =(Wn2/Wn1) × 14 ‥‥‥ (6)

로 된다. 각 차동증폭기에 흐르는 전류(15)는 트랜지스터(Q4와 Q5)의 게이트폭의 비와 Q6과 Q7의 게이트폭의 비를 적절하게 선택함으로써, 임의로 설정가능하다. 또, 기준전위(Vr)의 전압을 트랜지스터(Q6)의 임계치전압(Vtn)보다도 높게 설정하면, 트랜지스터(Q5)의 소오스·드레인간 전압은 트랜지스터(Q4)의 그것보다도 반드시 높아진다. 이는, 트랜지스터(Q4)를 5극관영역에서 동작시키도록 Q4 및 차동증폭기(DA)의 회로정수를 선택하면, 필연적으로 트랜지스터 Q5도 5극관영역에서 동작한다는 것을 의미한다.

바꾸어 말하면, 본 실시예의 회로구성에 있어서는, 트랜지스터(Q4)의 동작영역만 주의하면, 전원전압변동, 온도변동, 트랜지스터특성의 오차에 의존하지 않는 안정한 전류제어 전압발생회로를 구축할 수 있다.

또, 본 실시예의 동작가능 최저전원전압(Vmin)은, 상술한 바와 같이 Vr Ttn으로 설정하면, 정전류회로부에서 결정되고, 그 값은

Vmin=Vr + │Vtp│‥‥‥(7)

로 된다. Vr = 1.5V, │Vtp│ = 0.5V로 가정하면, Vmin= 2.0V정도로 된다.

단,Vtp는 트랜지스터(Q4)의 임계치전압이다.

여기서, 본 실시예는 전류단과 접지 사이에 트랜지스터(Q4)와 표준저항(Rc)(또는 트랜지스터 Q5과 Q6)의 2개가 직렬로 접속된 구성으로, 표준저항(Rc)과 트랜지스터(Q1,Q2)의 3개를 직렬로 접속한 종래예(제6도)와는 달리, 트랜지스터(Q1)의 소오스-드레인간의 전압강하의 영향리 상당하는 최저전원전압을 끌어올리는 요인은 없다. 따라서, 이론적인 동작가능 최저전원전압(Vmin; (7)식)은 종래예((3)식)와 같지만, 실제의 사용에서의 동작가능 최저전원전압을 종래보다도 낮게 할 수 있다.

이와 같이 본 실시예에서의 전류제어 전압발생회로에서는, 종래와 달리 정전류회로부와 전류-전압변환회로부를 별개로 2단 구성으로 하면서 각각의 스테이지를 전류미러구성으로 접속함으로써, 각 스테이지를 구성하는 직렬로 접속된 회로소자를 2소자로까지 줄이는 것이 가능하게 되어 동작가능 최소 전압의 개선을 도모할 수 있다. 이는, 전원전압에 대한 동작마진을 크게 할 수 있는 것으로 이어지고, 저전원전압하에 있어서도 안정한 동작을 보증하는 것으로 되어 그 유용성은 절대적이다.

제2도는 본 실시예의 구체적인 회로도의 일례를 나타낸다. 기준전압(Vr)은 공정변동·온도변동에 대해 비교적 안정한 I타입의 PMOS트랜지스터(Q8)의 임계치전압을 이용하여 발생시키고 있다. 차동증폭기(DA)는 전류미러형의 차동증폭기로 구성하고 있다.

제3도는 또 다른 회로예를 구체적으로 나타낸 것이다. 제2도의 회로도와 다른 점은, 기준전압(Vr)에 바이폴라 트랜지스터로 구성한 밴드갭 리퍼런스회로(BGR회로; 5)를 이용한 점이다. BGR회로(5)는 주로 기준전위의 온도보상을 목적으로 한 회로로서, CMOS공정의 DRAM에 있어서도 기생 바이폴라 트랜지스터를 이용하여 탑재된 것이 발표되고 있다(예컨대, JSSC, Vol. 24, No. 5, OCT. 1989, pl191-1197). BGR회로(5)의 동작원리를 간단하게 설명하면, 부의 온도의존성을 갖는 베이스-에미터간 전압(Vbe)과 정의 온도의존성을 갖는 열전압(kT/q)을 가산함으로써 온도의존계수를 상쇄시켜 온도의존성이 없는 기준전압을 얻고자 하는 것이다.

제3도에는 기와 같은 특성을 갖는 BGR회로중 가장 구성이 간소한 회로를 나타내고 있고, 3개의 바이폴리- 트랜지스터(Q9, Q10, Q11)를 조합시켜 구성하고 있다. 기준전압 발생회로(1)에 BGR회로(5)를 이용함으로써, 온도 의존성이 없는 보다 안정한 전류제어 전압발생회로를 실현할 수 있어 특성적으로는 더욱 향상이 도모된다.

제4도는 본 발명의 제2실시예에 따른 전류제어 전압발생회로 및 이를 이용한 시스템의 회로구성을 나타낸 도면이다. 이 실시예는, 차동증폭기(3)의 전류제어 트랜지스터(Q7')가 PMOS인 경우를 나타낸 것으로, 제1도와 동일한 부분에는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명은 생략한다.

이 실시예가 제1도와 다른 것은, 전류제어 전압발생회로내의 정전류회로부와 전류-전압변환회로부의 구성이 상보의 관계에 있다는 점이다. 이 경우도 회로동작원리는 제1도의 그것과 동일하지만, Vmin은 트랜지스터(Q4')의 임계치전압을 Vtn으로 하면,

Vmin=Vr + Vtn ‥‥‥ (8)

으로 표시되고, 제1도의 회로와 마찬가지로 동작가능한 최저전원전압은 종래의 회로구성에 비해 개선이 도모된다.

또한, 본 발명은 상술한 각 실시예에 한정되는 것이 아니라, 그 요지를 이탈하지 않는 범위내에서 여러가지로 변형해서 실시할 수 있다. 실시예에서는 반도체 메모리, 특히 DRAM을 중심으로 설명했지만, 본 발명은 정전류 수단을 갖춘 다른 메모리(SRAM, PROM 등)뿐만 아니라 로직 등의 논리LSI에도 적용할 수 있다.

한편, 본원 청구범위의 각 구성요소에 병기한 도면의 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것일 뿐이고, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.

[발명의 효과]

이상 설명한 바와 같이 본 발명에 의하면, 차동증폭기를 정전류제어하기위한 구성으로서, 정전류회로부와 전류-전압 변환회로부를 분리구성하면서 이들 2개를 전류미러접속함으로써, 직렬접속으로 되는 회로소자를 극력 줄이는 것이 가능하게 되어 전원전압에 대해 동작마진이 큰 전류제어 전압발생회로를 실현할 수 있다.

Claims

전류제어 MOS트랜지스터(Q7)를 내장한 차동증폭기(3)에 대해, 전류제어 MOS트랜지스터와 전류미러회로를 구성하는 부하 MOS트랜지스터(Q6)가 내장된 구성을 갖추고, 전류제어 MOS트랜지스터의 게이트에 그 트랜지스터가 5극관영역에서 동작하기에 충분한 중간전위를 공급해서 차동증폭기를 정전류제어하는 전류제어 전압발생회로에 있어서, 상기 차동증폭기(3)를 정전류제어하기 위한 기준전류를 발생시키는 정전류회로부(1,2)와, 이 정전류회로부애서 발생된 기준전류를 기준전압으로 변환하는 전류-전압 변환회로부(4)를 구비하여 이루어지고, 이들 2개의 회로부를 전류미러구성으로 접속한 것을 특징으로 하는 전류제어 전압발생회로.
제1항에 있어서, 상기 정전류회로부(1,2)는, 소망하는 기준전압을 발생시키는 기준전압 발생회로(1)와, 이 기준전압 발생회로에서 발생된 기준전압이 참조전위로서 입력되는 오차증폭기(DA), 이 오차증폭기의 출력이 게이트에 입력되는 전류제어 MOS트랜지스터(Q4) 및, 이 MOS트랜지스터에 직렬로 접속된 표준저항(Rc)으로 이루어지고, 상기 전류-진압 변환회로부(4)는, 상기 정전류회로부의 전류제어 MOS트랜지스터(Q4)와 전류미러회로를 구성하는 MOS트랜지스터(Q5)와, 이 MOS트랜지스터에 직렬로 접속된 상기 부하 MOS트랜지스터(Q6)로 이루어진 것을 특징으로 하는 전류제어 전압발생회로.
전류제어 MOS트랜지스터(Q7)를 내장한 차동증폭기(3)에 대해 전류제어 MOS트랜지스터의 게이트에 그 트랜지스터가 5극관영역에어 동작하기에 충분한 중간전위를 공급해서 차동증폭기를 정전류제어하는 전류제어 전압발생회로에 있어서, 바이폴라 트랜지스터를 그 기본 구성요소로 하는 밴드갭 리퍼런스회로(5)로 이루어지고, 소망하는 기준전압을 발생시키는 기준전압 발생회로(1)와, 상기 기준전압이 참조전위로서 입력되는 오차증폭기(DA), 이 오차증폭기의 출력이 게이트에 입력되는 전류제어 MOS트랜지스터(Q4)및, 이 MOS트랜지스터에 접속된 표준저항(Rc)으로 이루어지고, 상기 차동증폭기를 정전류 제어하기 위한 기준전류를 발생시키는 정전류회로(2)와, 이 정전류회로의 전류제어 MOS트랜지스터와 전류미러회로를 구성하는 MOS트랜지스터(Q5) 및, 이 MOS트랜지스터에 직렬로 접속되어 상기 차동 증폭기의 전류제어 MOS트랜지스터와 전류미러회로를 구성하는 부하 MOS 트랜지스터(Q6)로 이루어지고, 상기 기준전류를 기준전압으로 변환하는 전류-전압 변환회로부(4)를 구비하여 이루어진 것을 특징으로 하는 전류제어 전압발생회로.