KR0162607B1

KR0162607B1 - 보이스코일모터 구동 제어회로

Info

Publication number: KR0162607B1
Application number: KR1019950052593A
Authority: KR
Inventors: 방호열
Original assignee: 김광호; 삼성전자주식회사
Priority date: 1995-12-20
Filing date: 1995-12-20
Publication date: 1999-01-15
Also published as: DE19652283A1; GB2308464B; US5781362A; GB2308464A; KR970050882A; GB9626154D0; DE19652283C2

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

하드 디스크 드라이브에서 보이스코일모터의 구동을 제어하는 회로에 관한 것이다.

2. 발명이 해결하고자 하는 기술적 과제

하드웨어로서 자동으로 안정되게 서보제어모드의 전환에 따른 이득 스위칭을 할 수 있는 보이스코일모터 구동 제어회로를 제공한다.

3. 발명의 해결방법의 요지

스위칭 선택되는 이득과 펄스폭변조신호의 레벨에 대응되는 전류에 의해 보이스코일모터를 구동하며, 서보제어모드의 전환에 따른 이득 스위칭시 펄스폭변조신호으 펄스 시작점으로부터 보이스코일모터의 오버슈트가 최소화되는 시점까지 지연후 이득을 스위칭한다.

4. 발명의 중요한 용도

보이스코일모터에 대한 안정된 이득 스위칭에 이용한다.

Description

보이스코일모터의 구동 제어회로

제1도는 종래의 VCM구동 제어회로의 블럭구성도.

제2도는 본 발명에 따른 VCM구동 제어회로도.

제3도는 제2도중 레지스터(26)의 구성도.

제4도는 제2도중 VCM구동회로(20)의 상세회로도.

제5도는 제2도의 각 부분의 동작타이밍도.

본 발명은 하드 디스크 드라이브(Hard Disk Drive: 이하 HDD라 함)에 관한 것으로, 특히 보이스코일모터(Voice Coil Motor: 이하 VCM이라 함)의 구동을 제어하는 회로에 관한 것이다.

일반적으로 HDD는 회전하는 자기 디스크상에 데이터를 자기적으로 기록/독출하는 장치로서 대량의 데이터를 고속으로 액세스할 수 있기 때문에 컴퓨터시스템의 보조기억장치로 널리 사용된다. HDD에 있어서 디스크상에 데이터를 독출, 기록, 소거하기 위한 자기 헤드(또는 데이터 트랜스듀서)는 트랙들중 소망하는 어느 하나의 트랙에 선택적으로 위치시킬 수 있는 서보 메카니즘(servo mechanism)의 제어에 의해 디스크상에서 방사상 방향으로 이동된다. 헤드를 특정 트랙에 위치시키는 것은 통상적으로 트랙 탐색(track seek)과 트랙 추종(track following)으로 이루어지는 두 단계의 서보 제어모드에 의해 수행된다. 트랙 탐색은 현재의 트랙으로부터 원하는 트랙으로 헤드를 이동시키는 단계로서 탐색모드라 한다. 트랙 추종은 탐색된 트랙을 정확하게 추종하는 단계로서 추종모드라 하며, 헤드가 일단 하나의 트랙에 위치될 경우 정확한 독출 및 기록 동작을 위해 헤드를 트랙의 중심선을 추종하도록 유지시킨다. 그리고 탐색모드는 헤드가 이동하여야 할 트랙의 개수를 기준으로 장거리(long)탐색모드와 단거리(short)탐색모드로 구분된다.

일반적으로 헤드는 액츄에이터(actuator)의 암(arm)에 설치되어 액츄에이터에 의해 이동되는데, 액츄에이터 모터로서는 VCM이 널리 채용되고 있다. VCM을 채용한 HDD에 있어서 VCM의 구동을 제어하여 디스크상의 소망하는 트랙에 헤드를 위치시키기 위해 종래에 사용되어 왔었던 VCM구동 제어회로의 일예를 보이면 제1도와 같다.

이제 상기 제1도를 참조하면, VCM 구동회로(6)는 DAC(Digital to Analog Converter)(4)로부터 인가되는 구동전압 V_D의 레벨에 대응되는 전류에 의해 VCM(8)을 구동한다. CPU(Central Processing Unit)(2)는 HDD의 주제어장치이며, 서보제어모드에 따라 구동전압 V_D을 가변 조정하기 위한 값을 8비트의 레벨 제어데이터로서 발생하여 데이터버스 D[7:0]를 통해 DAC(4) 에 인가한다. DAC(4) 는 CPU(2)로부터 인가되는 레벨제어데이터를 아나로그신호로 변환함으로서 레벨제어데이터값에 대응하는 레벨을 가지는 구동전압 V_D을 발생하여 VCM 구동회로(6)에 인가한다. 또한 VCM 구동회로(6)는 통상적으로 두가지의 이득, 즉, 고(high), 저(low)이득중 CPU(2)의 이득스위칭신호 GAIN에 의해 스위칭 선택되는 하나의 이득으로 구동전압 V_D을 증폭하고 증폭된 전압 레벨에 대응하는 양의 전류를 VCM(8)에 인가한다. 이러한 VCM 구동회로(6)의 예를 들면, 마이크로 리니어(Micro Linear)사의 서보 드라이버(servo driver) IC(Integrated Circuit)인 ML4408이 있다.

이때 CPU(2)는 서보제어모드에 따라 VCM 구동회로(6)의 이득을 선택하는데, 통상적으로 서보제어모드가 장거리탐색모드일 경우에는 헤드를 고속으로 이동시키기 위해 고이득을 선택하고 단거리탐색모드나 추종모드일 경우에는 저이득을 선택한다. 이에따라 추종모드에서 장거리 탐색모드로 전환시 또는 장거리탐색모드에서 추종모드로 전환시에는 이득 스위칭이 이루어지게 된다.

이와같이 서보제어모드의 전환에 따라 이득을 스위칭할 경우 이득 스위칭 시점에 따라 VCM(8)에서 불안정하게 오버슈트(overshoot)가 커지는 경우가 빈번히 발생하였었다. 특히 장거리탐색모드에서 고이득으로 VCM(8)의 구동전류를 증가시켜 목표트랙으로 헤드를 이동시킨후 추종모드로 전환시 저이득으로 이득 스위칭할 경우 심하게 발생한다. 이러한 큰 오버슈트는 CPU(2)에 의해 DAC(4) 로부터 VCM 구동회로(6)에 인가되는 구동전압 V_D이 변화하는 시점 또는 그 직후에 이득 스위칭이 이루어질 경우 VCM(8)에 흐르는 전류량의 급격한 변화에 기인한다. 이와같이 발생되는 큰 오버슈트는 VCM(8)의 진동을 일으킴으로써 서보제어에 있어 오동작의 원인이 된다.

한편 VCM(8)을 보다 정밀하게 제어하기 위해서는 구동전압 V_D의 조정 단계를 늘려야하는데, 상기와 같이 DAC(4)를 사용할 경우 DAC(4)의 분해능(resolution)을 향상시켜야만 한다. 그러나 DAC(4)의 분해능을 향상시키는 것은 용이하지 않을 뿐만아니라 비용이 증가하게 되는 문제점이 발생한다.

이에따라 DAC(4) 대신에 펄스폭변조(Pulse Width Modulation : 이하 PWM이라 함)신호를 구동전압 V_D으로 이용하여 VCM(8)의 전류를 조정하는 기술이 채택되고 있는 추세이다. 이는 PWM신호의 듀티(duty)를 변화시킴으로써 결과적으로 VCM(8)의 전류를 조정하는 것으로, PWM신호에 있어 듀티의 조정 단계를 늘리는 것을 DAC(4)에 있어 분해능을 향상시키는 것보다 용이하기 때문이다. 그러나 이와같이 PWM신호를 이용할 경우 서보제어모드 전환에 따른 이득 스위칭시 오버슈트가 더욱 크게 발생한다. 이는 PWM신호에 있어 펄스의 유무가간간에 VCM(8)에 인가되는 전류량의 변화가 급격히 나타나기 때문이다.

이에따라 서보제어모드 전환에 따른 이득 스위칭시 오버슈트를 최소화하기 위해 소프트웨어(software)적으로 이득 스위칭 시점을 적절히 제어하여 왔었다. 이는 일정한 시점, 예를들어 구동전압 V_D을 변화시킨 시점으로부터 CPU(2) 내부의 타이머를 동작시키고 타이머가 타임아웃(time out)될때 이득 스위칭을 하는 방법이다.

그러나 이와 같이 소프트웨어적으로 이득 스위칭 시점을 제어할 경우 타임아웃될때까지 CPU가 대기하여야 함에 따라 CPU의 오버로드(overload)를 증가시키게 되는 문제점이 있었다.

따라서 본 발명의 목적은 하드웨어로서 자동으로 안정되게 서보제어모드의 전환에 따른 이득 스위칭을 할 수 있는 VCM구동 제어회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명은 스위칭 선택되는 이득과 펄스폭변조신호의 레벨에 대응되는 전류에 의해 보이스코일모터를 구동하며, 서보제어모드의 전환에 따른 이득 스위칭시 펄스폭변조신호의 펄스 시작점으로부터 보이스코일모터의 오버슈트가 최소화되는 시점까지 지연후 이득을 스위칭하는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들을 나타내고 있음에 유의해야 한다. 또한 구체적인 회로구성, 주파수, 비트 수, 동작타이밍, 논리상태 등과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.

제2도는 본 발명에 따른 VCM구동 제어회로도를 보인 것으로, 두 개의 제1, 제2PWM신호 PWM1, PWM2를 VCM(22)에 대한 구동전압으로 이용하여 VCM(22)의 전류를 조정하는 예를 보인 것이다. 우선 CPU(24)와 레지스터(26)로 구성하는 제어회로(10)를 살펴보면, CPU(24)는 전술한 제1도의 CPU(2)와 마찬가지로 HDD의 주제어장치로서 사용되는 CPU에 해당한다. CPU(24)는 VCM(22)의 제어를 위한 이득스위칭데이터와 제1, 제2레벨제어데이터와 지연데이터를 데이터버스 D[7:0]를 통해 레지스터(26)에 로드(load)시켜 저장한다. 상기 이득스위칭데이터는 서보제어모드에 따라 전술한 바와 같이 고,저이득중 하나를 선택하는 데이터로서, 예를들어 고이득을 선택할 경우에는 하이로 셋트되고 저이득을 선택할 경우에는 로우로 셋트된다. 제1, 제2레벨제어데이터는 VCM(22)에 대한 구동전압 레벨을 가변 조정하기 위한 데이터로서, 각각 제1, 제2PWM신호 PWM1, PWM2의 듀티를 설정하기 위한 값을 가진다. 지연데이터는 전술한 바와 같이 이득 스위칭 시점을 제어하기 위한 지연값을 가지는 데이터로서 후술하는 바와 같이 제1, 제2PWM신호 PWM1, PWM2의 펄스 시작점으로부터 지연데이터값에 해당하는 시간동안 지연후 이득 스위칭을 하게 된다.

예를들어 이득스위칭데이터를 1비트로, 제1, 제2레벨제어데이터와 지연데이터를 각각 5비씩으로 설정한다고 가정할 경우 레지스터(26)는 제3도와 같이 구성한다. 상기 제3도에서 IGAIN은 1비트의 이득스위칭데이터이고, DD는 5비트의 지연데이터이며, LD1, LD2 는 각각 5비트씩의 제1, 제2레벨제어데이터이다. 레지스터(26)에 로딩된 데이터비트 b[5:0]는 래치회로(14)에 인가된다.

한편 카운터(12)는 비동기 5진 카운터를 사용한 예로서, 스트로브(strobe)단자 SB에 인가되는 반전된 전원 온 리셋트(power on reset)신호 PORB가 하이로 천이되는 것에 의해 인에이블되며, 제5도와 같이 일정 주파수를 가지는 클럭 CLK의 펄스를 초기값 00h부터 최대값 1Fh까지 반복적으로 카운터하여 카운트에 따른 카운트데이터 CD[4:0]을 제5도와 같이 출력한다.

상기 카운트데이터 CD[4:0]는 래치회로(140와 이득스위칭 제어회로(16)와 PWM신호 발생회로(18)에 공통으로 인가된다.

상기와 같은 상태에서 앤드게이트(AND gate)(AN1)와 5개의 D플립플롭들(28~36)로 구성하는 래치회로(14)는 카운트데이터 CD[4:0]가 최대값 1Fh에 도달할때마다 레지스터(26)의 출력 데이터비트 b[15:0]로부터 이득 스위칭데이터 IGAIN와 지연데이터 DD[4:0]와 제1, 제2레벨제어데이터 LD1[4:0], LD2[4:0]를 각각 래치 출력한다.

이를 보다 상세히 살펴보면, 앤드게이트(AN1)는 카운트데이터 CD[4:0]를 모두 논리곱하며, D플립플롭(28)은 앤드게이트(AN1)의 출력을 클럭 CLK에 의해 래치한다. 그러므로 앤드게이트(AN1)의 출력은 카운트데이터 CD[4:0]가 1Fh가 될 때마다 클럭 CLK의 1주기동안 하이가 된다. 그에 따라 D플립플롭(28)은 제5도와 같이 카운트데이터 CD[4:0]가 초기값 00h가 될 때마다 하이의 펄스가 나타나는 래치클럭신호 LCK를 발생한다. 이때 레지스터(26)의 데이터비트 b[15:0]중 최상위비트 b15에 입력단자 D가 접속된 D플립플롭(30)은 상기한 래치클럭신호 LCK에 의해 데이터 비트 b15를 래치함으로써 카운트데이터 CD[4:0]가 초기값00h가 될 때마다 이득스위칭데이터 IGAIN를 출력한다. 레지스터(26)의 데이터비트b[15:0]중 데이터비트 b[14:10]에 입력단자 D0~D4가 접속된 D플립플롭(32)은 상기한 래치클럭신호 LCK에 의해 데이터비트 b[14:10]를 래치함으로서 카운트데이터 CD[4:0]가 초기값 00h가 될 때마다 5비트의 지연데이터 DD[4:0]를 출력한다. 레지스터(26)의 데이터비트 b[15:0]중 데이터비트 b[9:5]에 입력단자 D0~D4가 접속된 D플립플롭(34) 상기한 래치클럭 신호 LCK에 의해 데이터비트 b[9:5]를 래치함으로써 카운트데이터 CD[4:0]가 초기값 00h가 될 때마다 5비트의 제1레벨제어데이터 LD1[4:0]를 출력한다. 레지스터(26)의 데이터비트 b[15:0]중 데이터비트 b[4:0]에 입력단자 D0~D4가 접속된 D플립플롭(36)은 상기한 래치클럭신호 LCK에 의해 데이터비트 b[4:0]를 래치함으로써 카운트데이터 CD[4:0]가 초기값 00h가 될 때마다 5비트의 제2레벨제어데이터 LD2[4:0]를 출력한다. D플립플롭(28~36)은 초기에 전원이 온될때 전원 온 리셋트신호 POR에 의해 리셋트된다.

상기와 같은 D플립플롭(30~36)의 출력중 이득스위칭데이터 IGAIN와 지연데이터 DD[4:0]는 이득스위칭 제어회로(16)에 인가되고, 제1, 제2레벨제어데이터 LD1[4:0], LD2[4:0]는 PWM신호 발생회로(18)에 인가된다.

상기 PWM신호 발생회로(18)는 오아게이트(OR gate)(OR1)와 제1, 제2PWM신호 발생회로(44,46)와 노아게이트(NOR gate)와 인버터(IN1)로 구성하며, 카운터(12)의 카운트범위를 1주기로 가지며 각각 제1, 제2레벨제어데이터 LD1[4:0], LD2[4:0]의 값에 대응하는 듀티를 가지는 제1, 제2PWM신호 PWM1, PWM2를 구동전압으로서 발생한다. 오아게이트(OR1)는 제1레벨제어데이터 LD1[4:0]를 모두 논리합함으로써 제1레벨제어데이터 LD1[4:0]중 1비트라도 하이일 경우 하이를 출력하며, 노아게이트(NOR1)는 카운트데이터 CD[4:0]를 모두 부논리합함으로써 카운트데이터 CD[4:0]의 값이 00h가 될 때마다 하이를 출력하며, 인버터(IN1)는 클럭 CLK를 반전시킨다. 그리고 제1PWM신호 발생회로(44)는 비교기(48)와 인버터(IN2)와 앤드게이트(AN2)와 JK플립플롭(50)으로 구성하며, 제2PWM신호 발생회로(46)는 비교기(52)와 인버터(IN3)와 앤드게이트(AN3)와 JK플립플롭(54)으로 구성한다. 제1PWM신호 발생회로(44)의 비교기(48)는 카운트데이터 CD[4:0]와 제1레벨제어데이터 LD1[4:0]를 비교하여 서로의 값이 동일하게 될 때 하이를 출력한다. 비교기(48)의 출력은 인버터(IN2)를 거쳐 JK플립플롭(50)의 입력단자 K에 인가되고, JK플립플롭(50)의 입력단자 J에는 앤드게이트(AN2)의 출력단자가 접속되어 있다. 앤드게이트(AN2)는 오아게이트(OR1)와 노아게이트(NOR1)의 출력을 논리곱한다. 또한, 제2PWM신호 발생회로(46)의 비교기(52)는 카운트데이터 CK[4:0]와 제2레벨제어데이터 LD2[4:0]를 비교하여 서로의 값이 동일하게 될 때 하이를 출력한다. 비교기(52)의 출력은 인버터(IN3)를 거쳐 JK플립플롭(54)의 입력단자 K에 인가되고, JK플립플롭(54)의 입력단자 J에는 앤드게이트(AN3)의 출력단자가 접속되어 있다. 앤드게이트(AN3)는 오아게이트(OR1)와 노아게이트(NOR1)의 출력을 논리곱한다. 또한, JK플립플롭들(50,54)의 클럭단자 CK는 인버터(IN1)의 출력단자에 접속되며, 전원 온 리셋트신호 POR에 의해 리셋트된다.

초기에 CPU(24)는 제1레벨제어데이터 LD1[4:0]의 값을 1Fh로 레지스터(26)에 로딩시키게 된다. 그러면 오아게이트(OR1)는 하이를 출력하게 되고, 이때 카운터(12)의 카운트데이터 CD[4:0]의 값이 00h이면 노아게이트(NOR1)의 출력은 하이가 됨으로써 앤드게이트들(AN2,AN3)의 출력은 하이가 된다. 이에따라 JK플립플롭들(50,54)의 출력은 하이가 된다.

이와같은 상태에서 탐색모드가 추종모드시 CPU(24)는 전술한 바와 같이 이득스위칭데이터 IGAIN와 제1, 제2레벨제어데이터 LD1, LD2와 지연데이터 DD를 데이터버스 D[7:0]를 통해 레지스터(26)에 로드시켜 저장한다. 이하의 설명에서는 CPU(24)가 제1, 제2레벨제어데이터 LD1[4:0], LD2[4:0]의 값을 각각 0Ah, 15h로 출력하고 지연데이터 DD[4:0]의 값을 03h로 레지스터(26)에 로드시키는 것으로 가정하여 설명한다.

그러면 카운트데이터 CD[4:0]의 값이 00h로 될 때마다 노아게이트(NOR1)의 출력은 하이가 됨으로써 JK플립플롭(50,54)이 셋트됨에 따라 제1, 제2PWM신호, PWM1, PWM2는 하이로 된다. 그리고 카운트데이터 CD[4:0]의 값이 0Ah로 될 때마다 비교기(48)의 출력이 하이가 됨으로써 JK플립플롭(50)이 리셋트됨에 따라 제1PWM신호 PWM1는 로우로 된다. 또한 카운트데이터 CD[4:0]의 값이 15h로 될 때마다 비교기(52)의 출력이 하이가 되어 JK플립플롭(54)이 리셋트됨으로써 제2PWM신호 PWM2는 로우가 된다. 이에따라 제5도와 같이 제1레벨제어데이터 LD1[4:0]=0Ah에 따른 듀티를 가지는 제1PWM신호 PWM1와, 제2레벨제어데이터 LD2[4:0]=15h에 따른 듀티를 가지는 제2PWM신호 PWM2가 발생된다.

그러므로 CPU(24)는 제1, 제2레벨제어데이터 LD1[4:0], LD2[4:0]의 값을 변경함으로써 제1, 제2PWM신호 PWM1, PWM2의 듀티를 조정할 수 있게 된다. 이와같이 발생된 제1, 제2PWM신호 PWM1, PWM2는 구동전압으로서 VCM 구동회로(20)에 인가된다.

한편 이득스위칭 제어회로(16)는 비교기(38)와 2개의 D플립플롭들(40,42)로 구성하며 비교기(38)는 카운트데이터 CD[4:0]와 지연데이터 DD[4:0]를 비교하여 서로의 값이 동일하게 될 때 하이를 출력한다. 비교기(38)의 출력은 인버터(IN1)의 출력을 클럭으로 입력하는 D플립플롭(40)의 입력단자 D에 인가되고, D플립플롭(40)의 출력은 D플립플롭(42)의 클럭단자 CK에 접속된다. 이때 D플립플롭(40)의 입력단자 D에는 래치회로(14)의 D플립플롭(30)으로부터 이득스위칭데이터 IGAIN이 인가된다. 그러므로 카운트데이터 CD[4:0]의 값이 03h로 될 때마다 비교기(38)의 출력이 하이가 됨으로써 D플립플롭(40)으로부터 하이의 신호가 발생되어 D플립플롭(42)에 클럭으로 인가된다. 이에따라 D플립플롭(42)는 카운트데이터 CD[4:0]의 값이 03h로 될 때마다 이득스위칭데이터 IGAIN을 래치하여 이득스위칭신호 GAIN으로서 VCM 구동회로(20)에 인가하게 된다.

상기 VCM 구동회로(20)는 제4도와 같이 구성되며, 고,저이득중 이득수위칭신호 GAIN에 의해 스위칭 선택되는 이득과 제1, 제2PWM신호 PWM1, PWM2에 따른 구동전압의 레벨에 대응되는 전류에 의해 VCM(22)을 구동한다.

지금 전술한 바와 같이 장거리탐색모드에서 고이득으로 VCM(22)의 구동전류를 증가시켜 목표트랙으로 헤드를 이동시킨후 추종모드로 전환한다고 가정하면, CPU(24)는 저이득으로 이득 스위칭하기 위해 이득스위칭데이터 IGAIN을 하이에서 로우로 변경한다. 예를들어 제5도와 같이 t0시점에 이득스위칭데이터 IGAIN가 하이에서 로우로 변경되었다고 가정하면, D플립플롭(42)의 출력인 이득스위칭신호 GAIN는 제1, 제2PWM신호 PWM1, PWM2의 바로 다음의 펄스 시작점인 t1시점으로부터 지연데이터 DD[4:0]의 값 03h만큼 지연된 t2시점에 로우로 스위칭된다.

이때 지연데이터 DD[4:0]의 값은 제2도의 회로가 적용되는 HDD마다에 대한 시험에 의해 적응적으로 설정한다. 일반적으로 HDD에 있어서 이득 스위칭 시점은 설계시 계산에 의해 구해지기 보다는 시험에 의해 구해진다. 이에따라 지연데이터 DD[4:0]의 값을 가변시키면서 이득 스위칭시 VCM(22)에서 오버슈트가 최소화되는 시점을 찾아내어 해당 HDD에 대한 지연값으로 설정한다. 그러면 서보제어모드 전환에 다른 이득 스위칭시 CPU(24)가 이득스위칭데이터 IGAIN을 변경하는 시점에 관계없이 항상 바로 뒤이어지는 PWM 펄스 시작점으로부터 지연데이터 DD[4:0]의 값만큼 지연후 이득스위칭신 GAIN가 이득스위칭데이터 IGAIN에 따라 변경 출력되게 된다.

따라서, 서보제어모드의 전환에 따른 이득 스위칭시 자동으로 PWM신호의 펄스 시작점으로부터 VCM의 오버슈트가 최소화되는 시점까지 지연후 이득을 스위칭함으로써 CPU의 오버로드를 감소시키면서도 VCM을 안정되게 구동할 수 있게 된다.

이제 상기한 바와 같이 발생되는 제1, 제2PWM신호 PWM1, PWM2와 이득스위칭신호 GAIN에 대응하여 VCM(22)을 구동하는 VCM 구동회로(20)를 제4도를 참조하여 살펴본다. 우선 중첩회로(56)는 제1, 제2PWM신호 PWM1, PWM2를 각각 입력하는 두 개의 인버터(IN4,IN5)와, 기준전압 Vref측에 직렬 접속되는 두 개의 저항(R3,R4)과, 인버터(IN4,IN5) 각각의 출력단과 저항(R4)사이에 각각 접속되는 두 개의 저항(R1,R2)으로 구성한다. 그러므로 제1, 제2PWM신호 PWM1, PWM2는 인버터(IN4,IN5)를 거쳐 저항(R1,R2)에 의해 일정 전압으로 조정된후 중첩된다. 이때 저항(R1,R2)의 저항값비에 의해 제1, 제2PWM신호 PWM1, PWM2의 중첩 비유을 선택할 수 있다. 예를들어 저항(R1)의 저항값을 저항(R2)의 저항값에 비해 작은 값으로 선택하면, 제1PWM신호 PWM1의 전압 레벨은 제2PWM신호 PWM2의 전압 레벨보다 큰 비율로 중첩되게 된다.

따라서 CPU(24)는 VCM(22)의 구동전류를 조정할 때 제1레벨제어데이터 LD1[4:0]에 의해 보다 큰값 단위로 조정하면서 제2레벨제어데이터 LD2[4:0]에 의해 미세 조정할 수 있게 되는 것이다.

상기 중첩회로(56)의 출력단에는 저항(R5)과 캐패시터(C1)로 구성되는 필터회로(58)가 접속되어 중첩된 전압 레벨에 포함된 잡음을 제거한다. 잡음이 제거된 전압 레벨은 저항들(R6~R9)과 캐패시터(C2,C3)와 연산증폭기(66)로 구성되는 통상의 증폭회로(60)에 의해 증폭된후, 이득스위칭증폭회로(62)에 인가된다.

상기 이득스위칭 증폭회로(62)는 연산증폭기(68)의 비반전입력단자(+)가 저항(R3)을 통해 기준전압 Vref측에 접속되고 반전입력단자(-)는 저항(R10)과 그에 병렬 접속되는 트랜지스터(FET) 및 저항(R11)을 각각 통해 증폭회로(60)의 출력단에 접속되며, 연산증폭기(68)의 반전입력단(-)와 출력단자 사이에는 저항(R12)와 캐패시터(C4)가 병렬로 접속되며, 트랜지스터(FET)의 게이트단자에는 인버터(IN6)를 통해 이득스위칭신호 GAIN가 인가된다. 이에따라 이득스위칭신호 GAIN의 논리상태에 따라 증폭이득이 두가지, 즉 고, 이득중 하나로 스위칭된다.

이와같이 이득스위칭신호 GAIN에 대응하는 이득에 의해 증폭된 전압 Vin은 모터 구동회로(64)에 인가되며, 기준전압 Vref도 인가된다. 그러면 모터 구동회로(64)는 입력 전압 Vin의 전압 레벨에 대응하는 전류에 의해 VCM(22)를 구동하게 된다. 이러한 모터 구동회로(64)의 예를 들면,사의 서보 모터 드라이버(servo motor driver) IC인 EL3036C/EL3037C/EL3038C가 있다.

따라서 PWM신호에 의해 VCM(22)의 구동 전류를 가변시킬 뿐만아니라 서보제어모드의 전환에 따른 이득 스위칭시 VCM(22)에서 오버슈트가 최소화되는 시점에 자동으로 이득을 스위칭한다.

상술한 바와 같이 본 발명은 서보제어모드의 전환에 따른 이득 스위칭시 자동으로 PWM신호의 펄스 시작점으로부터 VCM의 오버슈트가 촤소화되는 시점까지 지연후 이득을 스위칭함으로써 CPU의 오버로드를 감소시키면서도 VCM을 안정되게 구동할 수 있는 잇점이 있다.

한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 본 발명의 설명에서는 구동전압 레벨을 보다 정밀하게 제어하기 위해 두 개의 제1, 제2PWM신호를 발생하여 VCM구동회로에서 중첩되도록 하는 것을 예시하였으나, 필요에 따라 하나의 PWM신호만을 구동전압으로 사용할 수도 있다. 이 경우 제1, 제2PWM신호 발생회로(40,42)중 어느 하나만을 사용하면 된다. 또한, 카운터(12)의 카운트범위나 레벨제어데이터값들과 지연값들의 범위는 얼마든지 다르게 설정할 수도 있을 것이다. 따라서 발명의 범위는 설명된 실시예에 의하여 정할 것이 아니고 특허 청구의 범위와 특허 청구의 범위의 균등한 것에 의해 정하여져야 한다.

Claims

하드 디스크 드라이브의 보이스코일모터 구동 제어회로에 있어서, 고, 저이득중 소정 이득스위칭신호에 의해 스위칭 선택되는 이득과 소정 구동전압의 레벨에 대응되는 전류에 의해 상기 보이스코일모터를 구동하는 보이스코일모터 구동수단과, 서보제어모드에 따라 상기 고, 저이득중 하나를 선택하는 이득스위칭데이터와, 상기 구동전압 레벨을 가변 조정하기 위한 레벨제어데이터와, 가변 설정되는 값의 지연데이터를 발생하는 제어수단과, 일정 주파수의 클럭 펄스를 일정 카운트범위의 초기값부터 최대값까지 반복적으로 카운트하며 카운트에 따른 값을 가지는 카운터데이터를 출력하는 카운트수단과, 상기 카운트데이터값이 상기 초값에 도달할때마다 상기 이득스위칭데이터와 레벨제어데이터 및 지연데이터를 각각 래치 출력하는 래치수단과, 상기 래치수단에 래치된 상기 이득스위칭데이터를 상기 카운트데이터값이 상기 지연데이터값과 동일하게 될 때마다 래치하여 상기 이득스위칭신호로서 출력하는 이득스위칭 제어수단과, 상기 카운트수단의 카운트범위를 1주기로 가지며 상기 레벨제어데이터값에 대응하는 듀티를 가지는 펄스폭변조신호를 상기 구동전압으로서 발생하는 펄스폭변조신호 발생수단을 구비하는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제1항에 있어서, 상기 펄스폭변조신호 발생수단이, 상기 펄스폭변조신호의 펄스 시작점을 상기 카운트값이 상기 초기값이 되는 시점에 동기하여 발생하는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제1항 또는 제2항에 있어서, 상기 제어수단이, 상기 서보제어모드가 장거리탐색모드일 경우에는 상기 고이득을 선택하고 단거리탐색모드 및 추종모드일 경우에는 상기 저이득을 선택하는 상태로 상기 이득스위칭데이터를 발생하는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제3항에 있어서, 상기 지연데이터값이, 상기 장거리탐색모드에서 상기 추종모드로 전환됨에 따라 상기 이득 스위칭이 이루어지는 경우, 상기 펄스폭변조신호의 펄스 시작점으로부터 상기 보이스코일모터에서의 오버슈트가 최소화로 시점까지의 시간에 해당하는 값으로 설정되는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제4항에 있어서, 상기 지연데이터값이, 상기 하드 디스크 드라이브마다 시험에 의해 적응적으로 설정되는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제5항에 있어서, 상기 레벨제어데이터값과 지연데이터값이 상기 카운트 범위내의 값으로 설정되는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
하드 디스크 드라이브의 보이스코일모터 구동 제어회로에 있어서, 고, 저이득중 소정 이득스위칭신호에 의해 스위칭 선택되는 이득과 소정 구동전압의 레벨에 대응되는 전류에 의해 상기 보이스코일모터를 구동하는 보이스코일모터 구동수단과, 서보제어모드에 따라 상기 고, 저이득중 하나를 선택하는 이득스위칭데이터와, 상기 구동전압 레벨을 가변 조정하기 위한 제1, 제2레벨제어데이터와, 가변 설정되는 값의 지연데이터를 발생하는 제어수단과, 일정 주파수의 클럭 펄스를 일정 카운트범위의 초기값부터 최대값까지 반복적으로 카운트하며 카운트에 따른 값을 가지는 카운트데이터를 출력하는 카운트수단과, 상기 카운트데이터값이 상기 초기값에 도달할때마다 상기 이득스위칭데이터와 제1, 제2레벨제어데이터 및 지연데이터를 각각 래치 출력하는 래치수단과, 상기 래치수단에 래치된 상기 이득스위칭데이터를 상기 카운트데이터값이 상기 지연데이터값과 동일하게 될 때마다 래치하여 상기 이득스위칭신호로서 출력하는 이득스위칭 제어수단과, 상기 카운트수단의 카운트범위를 1주기로 가지며 각각 상기 제1, 제2레벨제어데이터값에 대응하는 듀티를 가지는 제1, 제2펄스폭변조신호를 상기 구동전압으로서 발생하는 펄스폭변조신호 발생수단을 구비하는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제7항에 있어서, 상기 보이스코일모터 구동수단이, 상기 제1, 제2펄스폭변조신호의 전압 레벨을 중첩하는 중첩수단과, 상기 중첩된 전압 레벨을 상기 고, 저이득중 상기 이득스위칭신호에 대응하는 이득에 의해 증폭하는 이득스위칭 증폭수단과, 상기 이득스위칭 증폭수단으로부터 출력되는 전압 레벨에 대응하는 전류에 의해 상기 보이스코일모터를 구동하는 모터구동수단을 구비하는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제8항에 있어서, 상기 중첩수단이, 상기 제1펄스폭변조신호의 전압 레벨을 상기 제2펄스폭변조신호의 전압 레벨보다 큰 비율로 중첩하는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제9항에 있어서, 상기 제1, 제2펄스폭변조신호 발생수단이, 상기 제1, 제2펄스폭변조신호의 펄스 시작점을 상기 카운트값이 상기 초기값이 되는 시점에 동기하여 발생하는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제7항 또는 제10항에 있어서, 상기 제어수단이, 상기 서보제어모드가 장거리탐색모드일 경우에는 상기 고이득을 선택하고 단거리탐색모드 및 추종모드일 경우에는 상기 저이득을 선택하는 상태로 상기 이득스위칭데이터를 발생하는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제11항에 있어서, 상기 지연데이터값이, 상기 장거리탐색모드에서 상기 추종모드로 전환됨에 따라 상기 이득 스위칭이 이루어지는 경우, 상기 펄스폭변조신호의 펄스 시작점으로부터 상기 보이스코일모터에서의 오버슈트가 최소로 되는 시점까지의 시간에 해당하는 값으로 설정되는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제12항에 있어서, 상기 지연데이터값이, 상기 하드 디스크 드라이브마다 시험에 의해 적응적으로 설정되는 것을 특징으로 하는 보이스코일모터 구동 제어회로.
제12항에 있어서, 상기 제1, 제2레벨제어데이터값과 지연데이터값이 상기 카운트범위내의 값으로 설정되는 것을 특징으로 하는 보이스코일모터 구동 제어회로.