[go: up one dir, main page]

KR0151379B1 - 동조 가능한 공진 증폭기, 주파수 합성회로 및 슈퍼헤테로다인 fm 수신기 - Google Patents

동조 가능한 공진 증폭기, 주파수 합성회로 및 슈퍼헤테로다인 fm 수신기 Download PDF

Info

Publication number
KR0151379B1
KR0151379B1 KR1019900702644A KR900702644A KR0151379B1 KR 0151379 B1 KR0151379 B1 KR 0151379B1 KR 1019900702644 A KR1019900702644 A KR 1019900702644A KR 900702644 A KR900702644 A KR 900702644A KR 0151379 B1 KR0151379 B1 KR 0151379B1
Authority
KR
South Korea
Prior art keywords
input
output
transconductance
amplifier
loop
Prior art date
Application number
KR1019900702644A
Other languages
English (en)
Other versions
KR920700493A (ko
Inventor
게오르그 카스페르코비츠 볼프디트리히
클레멘스 데 뤼예테르 헨드리쿠스
Original Assignee
프레데릭 얀 스미스
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미스, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 프레데릭 얀 스미스
Publication of KR920700493A publication Critical patent/KR920700493A/ko
Application granted granted Critical
Publication of KR0151379B1 publication Critical patent/KR0151379B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0472—Current or voltage controlled filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/191—Tuned amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
    • H03H11/0433—Two integrator loop filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

동조 가능 공진 증폭기는 제어 루프 이득을 갖는 비재생 DC 네거티브 피드백 루프로 이루어져 있고, 상기 루프는 제 1 및 제 2의 1단계 저역 RC 필터를 일체화하고, 입력으로부터 출력까지 배열된 신호 패드와 출력으로부터 입력까지 배열된 피드백 패드를 갖추고 있다.
비교적 큰 동조 제어 범위 이상으로 거의 같은 선택 증폭율을 실현하기 위하여, 신호 패드는 두개의 상기 RC 필터중 하나를 일체화하고 피드백 패드는 제어 루프 이득과 함께 다른 RC 필터를 일체화하거나, 또는 신호 패드가 제어 루프 이득의 일부분과 함께 두개의 상기 RC 필터를 일체화하고 피드백 패드가 제어 루프 이득의 다른 부분을 일체화한다. 요구된 전력 공급 전압 축소며 주파수 합성 회로에 대한 전력 손실의 감소를 실현시키기 위해, 동조 가능 공진 증폭기는 전압 제어 발진기와 주파수 분할 회로간에 배열되고, 루프 필터는 전압 제어 발진기와 동조 가능 공진 증폭기를 동시에 동조시키기 위해 동조 가능 공진 증폭기의 동조 제어 입력에 연결된다.

Description

동조 가능한 공진 증폭기, 주파수 합성 회로 및 슈퍼헤테로다인 FM 수신기
본 발명은 제 1 및 제 2의 1차 저역 통과 RC 필터를 결합시켜 제어된 루프 이득을 가지며, 입력에서 출력으로 배열된 신호 경로와 출력에서 입력으로 배열된 피이드백 경로를 가진 비-재생식의 DC 네거티브 피이드백 루프를 포함하는 동조 가능한 공진 증폭기에 관한 것이다.
본 발명은 또한 분주기 회로, 위상 검출기, 루프 필터 및, 위상-동기 루프에 연속으로 결합된 전압-제어 발진기를 포함하는 주파수 합성 회로에 관한 것이다.
본 발명은 또한 적응성이 있는 IF 신호 처리의 슈퍼헤테로다인 수신기에 관한 것이다.
상기 형태의 동조 가능한 공진 증폭기가 예를들어, 독일연방공화국 특허출원서 제 1,262,466호에서 공지되었다.
상기 형태의 주파수 합성 회로가 예를들어, 산요제품인 LM7005 에 의해 공지되었다.
상기 형태의 슈퍼헤테로다인 수신기가 예를들어, 미합중국 특허 제 3,541,451호에서 공지되었다.
입력에서 출력으로의 신호 경로에 있어서는 상기 공지된 공진 증폭기가 전압 신호 가산 회로, 제어 가능한 반전 전압 증폭기 및, 제 1 및 제 2의 1차 저역-통과 RC 필터의 캐스캐이드(cascade) 배열로 구성된 RC 회로망을 연속으로 포함한다. 상기 공진 증폭기의 출력이 제어가능한 루프 이득을 가진 DC 네거티브 피이드백 루프를 초래하는 피이드백 루프를 통해 가산기 회로에 연결된다.
상기 공지된 공진 증폭기는 상기 루프 이득을 제어하므로 가변될 수 있는 동조 가능한 공진 주파수 근방에서 대역통과 특성을 갖는다. 상기 공진 또는 동조 주파수에서, 상기 공진 증폭기의 주파수-종속 송신이 최대이다. 상기 공진 증폭기의 통과대역 폭은 상기 2개의 RC 필터의 시정수에 의해 결정되고 상기 루프 이득과는 무관하다. 상기는 동조 주파수와 그에 따라 상기 대역폭의 일정 크기로 상기 통과대역의 주파수 위치를 가변할 수 있는 가능성을 제공한다.
그러나, 공지된 공진 증폭기는 증가하는 동조 주파수로써 증가시키고 역으로 되는 선택적인 이득을 갖는다. 비록 상기 선택적인 이득의 증가가 상기 신호 경로와 직렬로 배열된 여분의 적분기에 의해 증가한 동조 주파수를 감소시킬 수 있다하더라도, 이러한 적분기는 예를들어, 제로로 감소한 동조 주파수에서 상기 증폭기의 출력 신호의 매우 강한 증가와 같은 불필요한 결과를 초래한다. 상기 공지된 동조 가능한 공진 증폭기의 사용분야는 상기 주파수-종속의 선택적인 이득때문에 비교적 적다. 예를들어, 희망 RF 수신 신호의 동조 가능한 채널 RF 선택용 수신기 동조 장치에 응용은 불가능하다.
본 발명의 목적은 단순한 방법으로 상기 결점을 제거하는 것이다.
본 발명에 따라 서두에 기술된 형태의 동조 가능한 공진 증폭기에 있어서, 상기 신호 경로가 2개의 상기 RC 필터중 하나와 결합하고 상기 피이드백 경로가 상기 제어된 루프 이득과 함께 다른 RC 필터에 결합하거나, 또는 상기 신호 경로가 상기 제어된 루프 이득의 일부분과 함께 2개의 상기 RC 필터에 결합하고 상기 피이드백 경로가 상기 제어된 루프 이득의 다른 부분에 결합되는 것을 특징으로 한다.
본 발명은 공지된 공진 증폭기의 주파수-종속의 선택적인 이득의 보상이 상기 루프 이득과 상기 신호에 의한 필터 작용 및 상기 루프의 피이드백 경로의 적절히 선택된 분배에 의해 여분의 성분이 없이도 행해질 수 있다는 인식에 근거를 둔다.
본 발명에 따른 방법을 사용할시에, 상기 공진 증폭기의 선택적인 이득의 주파수-종속 변화의 유효 보상은 일정한 대역폭을 유지하는 동안 행해진다. 상기는 비용을 증가시키고 불필요한 결과를 초래하기까지 하는 적분기와 같은 여분의 이득제어 및/또는 회로의 사용 없이도 이루어진다. 그러므로 본 발명에 다른 동조 가능한 공진 증폭기는 많은 응용, 특히, 라디오 및 TV 수상기에서 동조 가능한 채널 RF 선택 및/또는 적절히 선택된 동조의 경우에 희망 RF 또는 IF 수신 신호의 고정된 IF 선택을 실현하기에 적합하다.
본 발명에 따른 동조 가능한 공진 증폭기에 있어서, 상기 루프가 폐쇄된 루프 형태에 포함되고, 제 1 제어 증폭기, 제 1 RC 필터, 제 2 제어 증폭기 및 제 2 RC 필터에 직렬로 연속하여 연결되는데, 상기 2개의 증폭기와 상기 2개의 RC 필터가 실제로 서로 동일한 것을 특징으로 한다.
상기 방법을 사용할시에, 각각의 상기 2개의 증폭기는 예를들어, 상기 방법에 발생하는 포화 상태와 같은 불필요한 현상이 없이도 비교적 큰 제어 범위에 걸쳐 이득이 가변할 수 있다. 상기 양호한 방법에 의해, 본 발명에 따른 공진 증폭기의 동조 범위가 상당히 증가된다. 게다가, 상기 양호한 실시예는 단일-위상 신호의 주파수 선택에 적합할 뿐만 아니라, 적절히 선택된 입력 및 출력 단자에 의해, 위상 구적(quadrature)신호를 선택하는데 적합하거나 또는, 선택적인 위상 스플리터 또는 선택적인 가산기 회로로서 적합하다.
집적된 형태로 실현되기에 적합한 비교적 단순한 회로 구성을 가진 양호한 실시예에 있어서, 상기 제 1 및 제 2 제어 증폭기가 전압 입력에서 전류 출력으로 제어 가능한 상호 컨덕턴스를 각각 가진 제 1 및 제 2 상호 컨덕턴스 회로를 포함하는 것을 특징으로 하고 상기 2개의 상호 컨덕턴스 회로에 입력 신호 전류를 인가하기 위하여 상기 2개의 상호 인덕턴스 회로의 적어도 하나의 입력에 결합되어진 상기 공진 증폭기의 입력과, 상기 2개의 상호 컨덕턴스 회로에 출력 신호 전압을 인가하기 위해 상기 2개의 상호 컨덕턴스 회로의 한 출력에 결합되어진 상기 공진 증폭기의 출력을 신호 반전하기 위한 수단을 포함하는 루프에서, 상기 제 1 및 제 2 상호 컨덕턴스 회로의 전류 출력이 상기 제 1 및 제 2 RC 필터의 병렬 RC 부재를 통해 상기 제 1 및 제 2 상호 컨덕턴스 회로에 각기 결합되는 것을 특징으로 한다.
구적 신호의 선택적인 이득에 적합한 실시예에 있어서, 상기 동조 가능한 공진 증폭기의 상기 입력 및 출력이 동위상(in-phase) 및 구적 입력 단자와 동위상 및 구적 출력 단자를 각기 포함하는데, 상기 제 1 및 제 2 상호 컨덕턴스 회로중 하나가 상기 2개의 입력 단자와 출력 단자간에 배열되어지는 것을 특징으로 한다.
상기 방법을 사용할시에, 사용 목적은 공진 주파수에서 상기 제 1 및 제 2 상호 컨덕턴스의 각각의 출력에서의 상기 제 1 및 제 2 병렬 RC 부재중 각각의 하나를 통한 위상 시프트가 90이거나 또는 적어도 90에 매우 가까운 근사치이라는 사실때문이다.
본 발명에 따른 동조 가능한 공진 증폭기의 또다른 양호한 실시예에 있어서, 상기 제 1 및 제 2 상호 컨덕턴스 회로의 출력이 제 3 및 제 4 상호 컨덕턴스 회로의 입력 및 출력에 각기 연결되는 것을 특징으로 한다.
상기 방법을 사용할시에, 상기 제 3 및 제 4 상호 컨덕턴스 회로가 부하 저항기 및 용량성 부하에 병렬인 여분의 저항기를 구성하고 전력 소모의 감소와 바람직한 전력 공급 전압의 감소가 행해진다.
이러한 공진 증폭기의 또다른 실시예에 있어서, 상기 제 3 및 제 4 상호 컨덕턴스 회로의 컨덕턴스가 제어가능하며, 최종-언급된 상호 컨덕턴스를 가변하므로 대역폭의 감소와 동시에 역으로 이득을 증가시킬 가능성을 제공하는 것을 특징으로 한다.
상기 실시예는 예를들어 자동 이득 제어(AGC)용 수신기에 사용하기에 적합하다.
AGC 신호에 의해 상기 제 3 및 제 4 상호 컨덕턴스 회로의 상호 컨덕턴스를 제어하므로, 강한 RF 수신 신호와 비교될 정도로 큰 범위로 증폭되야 하는 약한 RF 수신 신호가 상기 강한 RF 수신 신호보다 더 협소한 대역폭으로 선택되는 것이 이루어진다. 이러한 약한 RF 수신 신호가 상기 강한 RF 수신 신호보다 상대적으로 더 많은 잡음 성분을 포함하기 때문에, 동적 잡음 억제가 이러한 이득 제어와 동시에 행해진다.
저항을 조정하거나 또는 부하를 매우 큰 값까지 가변시킬 가능성을 제공하는 실시예에 있어서, 각각의 하나의 상기 제 3 및 제 4 상호 컨덕턴스 회로가 출력에서 입력으로 절대적으로 피이드백된다. 상기 방법을 사용할시에, 상기 제 3 및 제 4 의 상호 컨덕턴스 회로가 부의 저항기를 구성하며, 게다가 전력 공급 전압의 증가와 그에 따른 전력 소비없이도 비교적 작은 부하 저항기를 사용할시에 고효율의 부하 저항기가 실현되어질 것이다.
TV VHF/UHF 및/또는 TV 위성 주파수 범위에 특히 적합한 실시예에 있어서, 각각의 하나의 상기 제 3 및 제 4의 상호 컨덕턴스 회로가 상기 출력에서 상기 입력으로 소극적으로 피이드백된다. 상기 방법을 사용할시에, 상기 제 3 및 제 4 상호 컨덕턴스 회로는 상기 제 3 및 제 4의 상호 컨덕턴스 회로는 시간 영향 지연에 기인한 불필요한 위상 시프트에 의해 상기 최종-언급된 주파수 범위내의 주파수에서 보상될 수 있는 정의 저항기를 구성하며, 따라서 발진이 방지될 수 있다.
상기 동조가능한 공진 증폭기의 이득이 단순한 방법으로 조정될 수 있는 실시예에 있어서, 상기 공진 증폭기의 입력 신호가 입력 상호 컨덕턴스 회로를 통해 적어도 하나의 상기 2개의 제 1 및 제 2 상호 컨덕턴스 회로에 인가되는 것을 특징으로 한다.
밴드폭을 가변시키지 않고도 동조 범위내에서 상기 최종 언급된 이득을 제어하기 위해, 또다른 실시예에 있어서 상기 입력 상호 컨덕턴스 회로가 제어 가능한 것을 특징으로 한다.
집적에 특히 적합한 특정 실시예에 있어서, 상기 제 1 및 제 2 상호 컨덕턴스 회로가 제 1 및 제 2 디퍼런스(difference) 각기 포함하며, 상기 제 1 및 제 2 디퍼런스 쌍이 제 1 및 제 2, 제 3 및 제 4 에미터-결합 트랜지스터와 공통 에미터 테일(tail) 구조로 배열된 제 1 및 제 2 전류원 트랜지스터를 포함하며, 상기 2개의 전류원 트랜지스터가 상기 제 1 및 제 2 상호 컨덕턴스 회로의 상호 컨덕턴스를 제어하기 위한 동조 제어 입력을 가진 제 1의 공통 제어 회로에 의해 제어 가능하며, 상기 제 1 내지 제 4 트랜지스터의 콜렉터가 각기 제 1 내지 제 4 부하 저항기를 통해 상기 전력 공급 전압에 각각 연결되어지고 상기 제 4, 제 3, 제 1 및 제 2 트랜지스터의 베이스에 결합되어지며, 동시에 제 1 및 제 2 캐패시턴스가 상기 제 1 및 제 2 콜렉터와 상기 제 3 및 제 4의 트랜지스터 간에 각기 배열되는 것을 특징으로 한다. 상기 방법을 사용할시에, 상기 부하 저항기는 루프 회로의 선택적인 동작의 바람직한 감쇄용으로 사용될 수 있을 뿐만 아니라 상기 트랜지스터의 적합한 작용 포인트의 실현을 단순화한다.
상기 제 1 및 제 2 디퍼런스 쌍에서 특히, 시간 영향을 지연시키므로 인해 고주파에서의 발진이 회피되는 실시예에 있어서, 상기 제 1 및 제 2 부하 직렬 저항기가 상기 제 1 및 제 2 캐패시터와 각기 직렬로 배열된다. 상기 부하 직렬 저항기는 상기 디퍼런스 쌍의 기생 지연 시간에 기인하여 상기 위상 시프트 영향을 감소시킨다.
공진 증폭기의 특성요소와 대역폭에 의한 상기 디퍼런스 쌍의 주파수-종속 베이스 입력 저항의 영향이 감소되는 실시예에 있어서, 베이스 직렬 저항이 상기 제 3, 제 4, 제 2 및 제 1 트랜지스터의 콜렉터와 상기 제 1 내지 제 4 트랜지스터의 베이스간에 배열되는 것을 특징으로 한다.
상기 제 3 및 제 4 상호 컨덕턴스 회로의 실제 실시예에서, 동조가능한 공진 증폭기는 제 3 및 4 상호 컨덕턴스 회로처럼 사용된 제 3 및 4 디퍼런스쌍을 구비하며, 상기 제 3 및 4 디퍼런스 쌍은 제각기 제 5 및 제 6과, 제 7 및 제 8 에미터 결합된 트랜지스터를 구비하며, 제 3 및 제 4 상호 컨덕턴스 회로의 상호 컨덕턴스를 조절하기 위해 공통 에미터 테일(tail) 구성으로 배열된 제 3 및 제 4 전류원 트랜지스터를 포함하며, 제 5 내지 8 트랜지스터의 베이스는 제 1 내지 제 4 트랜지스터의 콜렉터에 연결되고 제 3 및 4 디퍼런스쌍의 트랜지스터는 콜렉터로부터 베이스로 피드백되는 것을 특징으로 한다.
앞서 언급된 대역폭과는 다른 대역폭에 의한 상기 주파수-종속 베이스 입력 저항의 영향을 감소시키는 또다른 방법이 가능한 실시예에 있어서, 상기 제 3 및 제 4 전류원 트랜지스터가 상기 제 3 및 제 4 상호 컨덕턴스 회로의 컨덕턴스를 제어하기 위해 제 2 공통 제어 회로로부터 제어 가능한 것을 특징으로 한다.
상기 제 3 및 제 4 상호 컨덕턴스 회로의 정 피이드백의 실제 실현에 있어서, 상기 제 1 내지 제 8 트랜지스터의 콜렉터가 상기 제 6, 제 5, 제 8 및, 제 7 트랜지스터의 베이스에 각기 결합되는 것을 특징으로 한다.
네가티브 피이드백의 실제 실현에 있어서, 각각의 하나의 상기 제 5 내지 제 8 트랜지스터가 역으로 콜렉터에서 베이스로 제공되는 것을 특징으로 한다.
작은 임계와 그로인한 상기 제 3 내지 제 4 상호 컨덕턴스 회로의 상호 컨덕턴스의 정확한 제어를 사용하는 양호한 실시예에 있어서, 에미터 저항기가 각각의 하나의 상기 제 5 내지 제 8 트랜지스터의 에미터 부하에 결합하는 것을 특징으로 한다.
예를들어, TV 위성 주파수 범위내의 매우 높은 주파수에 특히 적합한 실시예에 있어서, 상기 제 5 내지 제 8 트랜지스터가 제 9 내지 제 12 트랜지스터의 베이스- 에미터 접합을 통해 역으로 콜렉터에서 베이스로 제공되고, 상기 제 1 내지 제 4 트랜지스터의 콜렉터가 상기 제 4, 제 3, 제 1 및 제 2 트랜지스터의 베이스에 각기 결합되는 것을 특징으로 한다. 상기 방법을 사용할시에, 신호-처리 트랜지스터의 차단 주파수가 증가된다.
입력 상호 컨덕턴스 회로의 실제 실시예에 있어서, 상기 입력 상호 컨덕턴스 회로는 제 1 및 제 2 에미터 결합 입력 트랜지스터를 가진 차동단과 그 콜렉터가 상기 2개의 디퍼런스 쌍중 하나의 트랜지스터의 베이스에 결합되는 공통 에미터 부하의 전류원을 포함하는 것을 특징으로 한다.
공지된 주파수 합성 회로는 실존하는 방사 조건에 동의하기 위해 전압-제어 동조 발진기와 분주기간에 비교적 복잡하고 값비싼 회로 구조를 가진 광대역 증폭기를 사용한다.
본 발명의 목적은 특히 저가로 실현될 수 있고 상기 공지된 주파수 합성 회로보다 전력 소비가 적은 주파수 합성 회로를 제공하는 것이다.
그러므로, 본 발명에 따라, 이러한 주파수 합성 회로에 있어서, 앞서 기술된 바와 같은 동조 가능한 공진 증폭기가 전압-제어 발진기와 분주기 회로간에 배열되며, 루프 필터가 상기 전압-제어 발진기와 상기 동조 가능한 공진 증폭기를 동시에 동조하기 위해 상기 동조 가능한 공진 증폭기의 동조 제어 입력에 결합되어지는 것을 특징으로 한다.
본 발명에 따른 상기 방법을 사용할시에, 상기 발진기 신호의 비교적 높은 선택적인 증폭이 단지 비교적 적은 전력 소비를 가진 동조 가능한 공진 증폭기에 의해 행해질 수 있으며, 따라서 상기 발진기 신호 진폭이 작게 선택될 수도 있다.
본 발명의 목적은 공지된 수신기보다 훨씬 더 쉽게 실현될 수 있는 적합한 IF 신호 처리를 갖춘 슈퍼헤테로다인 AM 및/또는 FM 수신기를 제공하는 것이다.
RF 입력 선택, 동조 가능한 혼합기 단(mixer stage) AM-IF 선택 및, AM 복조 장치를 연속으로 포함하는 상기 슈퍼헤테로다인 AM 수신기에 있어서, AM-IF 선택이 상기 제 1 및 제 2의 1차 저역통과 RC 필터를 결합시켜 제어된 루프 이득을 갖고, 입력에서 출력으로 배열된 신호 경로와 출력에서 입력으로 배열된 피이드백 경로를 가진 비-재생식의 DC 네가티브 피이드백 루프를 갖춘 동조 가능한 공진 증폭기를 포함하며, 상기 신호 경로가 2개의 상기 RC 필터중 하나를 구비하고 상기 피이드백 경로가 상기 제어된 루프 이득과 함께 다른 RC 필터와 구비하거나, 또는 상기 신호 경로가 상기 제어된 루프 이득의 일부분과 함께 2개의 상기 RC 필터를 구비하고 상기 피이드백 경로가 상기 제어된 루프의 다른 부분를 구비하며, 상기 루프 이득이 전압 입력에서 전류 출력으로 제어가능한 상호 컨덕턴스를 각각 가진 제 1 및 제 2의 상호 컨덕턴스 회로에 의해 실현되는 것을 특징으로 하고, 상기 루프에서, 상기 제 1 및 제 2 상호 컨덕턴스 회로의 전류 출력이 상기 제 1 및 제 2 RC 필터의 병렬 RC 부재를 통해 상기 제 1 및 제 2 상호 컨덕턴스 회로의 전압 입력에 각기 결합되며, 상기 루프가 신호 반전용 수단을 포함하며, 상기 공진 증폭기의 입력이 상기 2개의 상호 컨덕턴스 회로에 입력 신호 전류를 인가 하기 위해 적어도 하나의 상기 2개의 상호 컨덕턴스 회로의 입력에 결합되어지고 상기 공진 증폭기의 출력이 상기 2개의 상호 컨덕턴스 회로에 출력 신호 전압을 인가하기 위해 상기 2개의 상호 컨덕턴스 회로중 하나의 출력에 결합되어지며, 상기 제 1 및 제 2 상호 컨덕턴스 회로의 출력이 제 3 및 제 4 상호 컨덕턴스 회로의 압력 및 출력에 결합되어지며, 상기 제 3 및 제 4 상호 컨덕턴스 회로가 제어 가능하며, 제어 입력을 통해 자동 이득 제어 신호 발생 회로의 출력에 결합되어지는 것을 특징으로 한다.
상기 방법을 사용할시에, AM, IF 선택의 이득이 대역폭의 감소나 그 역에 의해 수반된 감소한 필드 강도에 의해 증가된다. 약한 수신 신호의 잡음의 영향이 강한 수신 신호보다 더 크기 때문에, 비교적 낮은 잡음 레벨의 잡음 영향의 안정화가 자동 이득 제어에 의해 동시에 행해진다.
RF 입력 선택, 동조가능한 혼합기 단, FM-IF 선택 및, FM 복조 장치를 연속으로 포함하는 슈퍼헤테로다인 FM 수신기에 있어서, FM-IF 선택이 상기 제 1 및 제 2의 1차 저역통과 RC 필터를 결합시켜 제어된 루프 이득을 갖고, 입력에서 출력으로 배열된 신호 경로와 출력에서 입력으로 배열된 피이드백 경로를 가진 비-재생식의 DC 부 피이드백 루프를 갖춘 동조 가능한 공진 증폭기를 포함하며, 상기 신호 경로가 2개의 상기 RC 필터중 하나를 구비하고 상기 피이드백 경로가 상기 제어된 루프 이득과 함께 다른 RC 필터를 구비하거나, 또는 상기 신호 경로가 상기 제어된 루프 이득의 일부분과 함께 2개의 상기 RC 필터를 구비하고 상기 피이드백 경로가 상기 제어된 루프의 다른 부분을 ++비하며, 상기 루프 이득이 전압 입력에서 전류 출력으로 제어가능한 상호 컨덕턴스를 각각 가진 제 1 및 제 2의 상호 컨덕턴스 회로에 의해 실현되는 것을 특징으로 하고, 상기 루프에서, 상기 제 1 및 제 2 상호 컨덕턴스 회로의 전류 출력이 상기 제 1 및 제 2 RC 필터의 병렬 RC 부재를 통해 상기 제 1 및 제 2 상호 컨덕턴스 회로의 전압 입력에 각기 결합되며, 상기 루프가 신호 반전용 수단을 포함하며, 상기 공진 증폭기의 입력이 상기 2개의 상호 컨덕턴스 회로에 입력 신호 전류를 인가하기 위해 적어도 하나의 상기 2개의 상호 컨덕턴스 회로의 입력에 결합되어지고 상기 공진 증폭기의 출력이 상기 2개의 상호 컨덕턴스 회로에 출력 신호 전압을 인가하기 위해 상기 2개의 상호 컨덕턴스 회로중 하나의 출력에 결합 되어지며, 상기 제 1 및 제 2 상호 컨덕턴스 회로의 출력이 제 3 및 제 4 상호 컨덕턴스 회로의 입력 및 출력에 결합되어지며, 상기 제 3 및 제 4 상호 컨덕턴스 회로가 제어 가능하며, 제어 입력을 통해 수신 특성 검출 회로의 출력에 결합되며, 상기 제 1 및 제 2 상호 컨덕턴스 회로가 제어 입력을 통해 FM 복조 장치의 출력에 결합되어 것을 특징으로 한다.
상기 방법을 사용할시에, 높은 IF 선택도 및 수신 품질변화와 전혀 무관한 수신기 성능이 단순한 방법으로 행해진다.
이하 첨부된 도면을 참조로 하여 본원 명세서를 더욱 상세히 설명하기로 한다.
제1도는 공지된 동조가능한 공진 증폭기 도시도.
제2(a) 내지 제2(c)도는 본 발명에 따른 동조 가능한 공진 증폭기의 제 1 내지 제 3 실시예도.
제3도는 본 발명에 따른 동조가능한 공진 증폭기의 양호한 실시예의 블럭도.
제4(a)도 내지 제4(f)도는 본 발명에 따른 동조가능한 공진 증폭기의 다수의 구동 및 커플링-아웃(coupling out) 가능성 도시도.
제5도는 본 발명에 따른 공진 증폭기의 제 1 적합한 실시예도.
제6(a)도는 제 1 및 제 2 상호 컨덕턴스 회로의 디퍼런스 조정에서의 상기 제 1의 실시예의 대역통과 특성도.
제6(b)도는 제 3 및 제 4 상호 컨덕턴스 회로의 디퍼런스 조정에서의 상기 제 1의 실시예의 대역통과 특성도.
제7도는 본 발명에 따른 공진 증폭기의 제 2 적합한 실시예도.
제8도는 본 발명에 따른 다수의 동조가능한 공진 증폭기를 포함한 주파수 합성 회로의 실시예도.
제9도는 본 발명에 따른 AM 슈퍼헤테로다인 수신기 도시도.
제10도는 본 발명에 따른 FM 슈퍼헤테로다인 수신기 도시도.
제1도는 출력 OUT 에서 입력 IN 에 인가된 입력 신호 전압 Vin대 출력 신호 전압 VOUT을 선택적으로 증폭하는 상기 독일연방공화국 특허출원서 제 1,262,466호에 따른 공지된 동조가능한 공진 증폭기의 기본 회로도를 도시한다.
상기 공지된 공진 증폭기는 입력(IN)에서 출력(OUT)으로 연속적으로 결합되는 신호 경로를 구비한 비재생 루프를 포함한다; 각기 전압 가산기 회로(S), 제어된 전압 증폭기(VA) 및 제 1 및 제 2의 1차 RC 저역 필터 (R1C1 및 R2C2)의 캐스캐이드 회로. 각 저역 필터 (R1C1 및 R2C2)는 직렬 레지스터(R1, R2), 및 각기 그라운드에 연결된 병렬 캐패시터(C1, C2)를 포함한다. R2C2 의 출력, 즉 R2 와 C2 사이의 공동 접속점은 공진 증폭기의 출력(OUT)에 연결된다. 상기 루프는 또한 출력(OUT)이 전압 가산기 회로(S)에 연결되는 피드백 경로를 경유해서 포함된다. 상기 전압 가산기 회로(S)는 출력 전압(VOUT)에 입력 전압(Vin)를 가산하고 그럼으로써 얻어진 총전압(Vin+VOUT)을 전압 증폭기(VA)에 인가된다.
전압 증폭기(VA)는 신호 반전뿐만 아니라 제어된 루프 이득을 실현한다. R1C1 및 R2C2 는 주파수 캐스캐이드 위상 이동을 감지함으로써, DC 소자에서만이 제로이고 상기 신호 반전은 루프내에서 DC 네가티브 피드백으로 된다.
상기 독일연방공화국 특허출원 명세서는 제어가능한 전압 증폭기(VA)에서 R1=R2=R 및 C1=C2=C 및 이득 -A 일때 서로 동일한 저역 필터(R1C1 및 R2C2)로 시작되는 제1도의 동조가능한 공진 증폭기는 공진 주파수(WO)가와 같고, 품질요소(Q)가과 같고 그리고 대역폭(△W)이 3/RC 와 같음을 보여준다. 공진 주파수에서, 상기 전송요소, 또는 선택적인 증폭은 대체적으로 jQ 와 같다. 앞서 명백히 밝혔듯이, 전압 증폭기(VA) 이득요소-A의 변화는 대역폭(△W)의 변화없이 희망값에서 공진 주파수(WO)의 동조에 의해 좌우된다. 그러나, 그런 동조적인 변화는 대체로 공진 증폭기의 선택적인 증폭의 변화로 끝난다. 이런 특성는 공지된 공진 증폭기에 있어서 필수적이다. 동조하는 주파수의 증가를 갖는 선택적인 증폭의 증가는 공지된 방법에서 공지된 공진 증폭기와 직렬 연결된 적분기를 배치함으로써 보상될 수 있음이 사실이다. 그러나, 그것에 예외적인 적분기를 제로 주파수 자체에서 이론상 무한할때까지 제로 주파수로 동조되고 감소되어 선택적인 증폭의 급속한 증가를 일으킨다.
제2(a)도 및 제2(b)도는 본 발명에 따르는 동조가능 공진 증폭기의 제 1 및 제 2 실시예의 블록도이고, 입력 신호 전압(Vin)를 선택적으로 증폭하는 각 증폭기는 출력(OUT)에서 출력 신호 전압(VOUT)에 입력(IN)을 인가한다.
제2(a)도에 도시된 바와 같은 상기 제 1 실시예에서, 입력(IN)에서 출력(OUT)으로의 신호 경로는 단지 제 2 저역 필터(R2C2)와 결합하고, 출력에서 입력으로의 피드백 경로는 다른 루프 요소와 결합한다. 상기에서 다른 루프 요소는 제거가능한 전압 증폭기(VA) 및 제 1 저역 필터(R1C1)에 의해 발생되어 제어된 루프 이득이다. 이 완성을 위해 전압 가산기 회로(S)는 두개의 저역 필터(R1C1 및 R2C2) 사이에 결합된다. 도시되어 있지 않지만, 본 발명에 따르는 동조가능한 공진 증폭기의 대안은 VA 및 R1C1 사이에 가산기 회로(S)를 배치함으로써 그리고 공진 증폭기의 출력(OUT)으로 R1C1 의 출력을 사용함으로써 얻어진다. 도시되어 있지 않지만, 상기 대안의 신호 경로는 제 1 저역 필터(R1C1)와 결합하고 피이드백 경로는 상기 제어가능한 전압 증폭기(VA)로 연결된 제 2 저역 필터(R2C2)에 결합된다.
제2(a)도의 공진 증폭기와는 달리, 상기 제 2 실시예에서 제어된 루프 이득은 하나의 제어가능한 전압 증폭기에 의해 얻어지는 것이 아니라 각기 한 부분을 얻고 결합적으로 전체 루프 이득을 얻는 다수의 제어가능한 전압 증폭기의 캐스캐이드 회로에 의해 얻어진다. 제2(b)도에 도시된 형태는 각기 VA1 및 VA2 로 지칭된 제 1 및 제 2의 제어가능한 전압 증폭기의 캐스캐이드 회로를 포함한다. 상기 전압 증폭기(VA1 및 VA2)는 상호간에 동일한 증폭을 갖기 때문에, 결과적으로 그들 각자는 dB 에서 전체 루프 이득의 반을 얻고, 신호 반전은 상기 전압 증폭기중의 하나에 위치하게 된다. 가산기 회로(S)는 VA1 및 VA2 사이에 위치하기 때문에, 결과적으로 입력(IN)에서 출력(OUT)로의 신호 경로는 제 2의 제어가능한 전압 증폭기(VA2)의 캐스캐이드 회로, 각 제 1 및 제 2 저역 필터(R1C1 및 R2C2)에 결합되고 그리고 출력(OUT)에서 입력 IN 으로의 피드백 경로는 제 1의 제어가능한 전압 증폭기(VA1)을 결합한다. 도시되어 있지 않지만, 대안의 방법은 제 2 전압 증폭기(VA2) 및 제 1 저역 필터(R1C1) 사이에 가산기 회로(S)를 배치함으로써 그리고 공진 증폭기의 출력(OUT)로써 제 1 전압 증폭기(VA1)의 출력을 사용함으로써 얻어진다. 상기 경우에, IN 에서 OUT 으로의 신호 경로는 두개의 저역 필터(R1C1 및 R2C2) 및 제 1 전압 증폭기(VA1)의 캐스캐이드 회로를 결합하는 반면에 OUT 에서 IN 으로의 피드백 경로는 제 2 전압 증폭기(VA2)를 결합한다.
제2(c)도는 본 발명에서 제2(a)도 및 제2(b)도에 도시된 것과 비교해 실용에서 더 쉽게 얻을 수 있고 동조가능한 공진 증폭기의 제 3 실시예이다. 상기 루프는 제어가능한 상호 컨덕턴스를 구비한 제 1 및 제 2 상호 컨덕턴스 회로(TC1 및 TC2)의 캐스캐이드 회로로 이루어진다. 상기 그것의 출력은 제 1 부하 캐패시터(C1) 및 제 1 부하 레지스터(R1)으로 이루어져 제 1 저역 필터(R1C1)의 역할을 하는 캐스캐이드 회로, 제 2 부하 캐패시터(C2) 및 제 2 부하 레지스터(R2)로 이루어져 제 2 저역 필터(R2C2)의 역할을 하는 캐스캐이드 회로에 결합된다. 상기 두개의 병렬 회로는 그라운드에 연결된다. 병렬 회로(R1C1 및 R2C2)에 이어지는 상기 두개의 상호 컨덕턴스 회로(TC1 및 TC2)는 서로 상응하는 제 1 및 제 2 부분을 구성한다. 도시된 본 실시예에서 제 2 상호 컨덕턴스 회로(TC2)의 출력은 전압 인버터 회로(INV)를 통해 제 1 상호 컨덕턴스 회로(TC1)의 입력에 연결된다. 상기 결과는 360도의 위상 이동이 매우 높은 공진 주파수값에서 그리고 이론적인 경우에 무한한 공진 주파수 값에서 발생하는 폐쇄 루프 회로이다. 상기 공진 주파수는 루프 이득이 폐쇄된 루프내의 주파수이다. 실용화시에, 공진 주파수에서 각 부분에 있는 위상 이동은 90도에 거의 접근하나, 발진을 막기 위해 알맞은 치수로 남겨둔 충분한 위상 마진이 존재한다.
상기 루프 회로는 대역 통과 특성을 가지고, 그 대역 통과 특성의 공진 주파수는 상호 콘덕턴스(TC1 및 TC2)의 변화에 의해 제어가능하고, 대역 통과 특성의 대역폭은 병렬 회로(R1C1 및 R2C2)에서 알맞게 선택된 RC 값에 의해 조절 가능하다.
상기 인버터(INV)는 루프내에서 임의의 위치에서 결합될 수 있고, 신호 반전이 상호 컨덕턴스(TC1 및 TC2)중의 하나에서 발생한다면 생략될 수 있다. 대칭의 이유로써 TC1 및 R1C1 으로된 부분은 TC2 및 R2C2 로 이루어진 부분과 양호하게 동일하다. 균형된 수행에서 신호 반전은 루프내에서 교차-결합을 함으로써 간단히 이루어진다. 상기 루프는 제5도 및 제7도에서 부가적으로 설명될 것이다.
상기 각 상호 컨덕턴스 회로(TC1 및 TC2)는 각기 출력 전류(IO1및 IO2)를 공급하고, 출력 전류는 입력 전압(Vi1및 Vi2), 제어가능한 상호 컨덕턴스(IO/Vi1및 IO2/Vi2)에 따라 변화한다. 그러므로 얻어진 TC1 및 TC2 내에서 제어가능한 전압-전류 변환은 각기, R1C1 및 R2C2 의 고정된 전류-전압 변환으로 이어진다. 그 결과 전압 인버터(INV)와 더불어 DC 네가티브 피이드백은 루프내에서 얻어지고 루프 이득은 제어가 가능하여야 하며 상호 컨덕턴스(TC1 및 TC2)를 제어함으로써 얻어질 수 있다.
제2(c)도에 도시된 실시예에서, 동조가능한 공진 증폭기는 각기 S1 및 S2 로 지칭된 TC1 및 R1C1 그리고 TC2 및 R2C2 의 공통 접합점에 연결되는 각기 제 1 및 제 2 단자((I/O)1 및 (I/O)2)를 갖는다. 제 1 모드에서, 제 1 단자((I/O)1) 또는 제 2 단자((I/O)2)는 전류 입력으로써 그리고 동시에 공진 증폭기의 전압 출력으로써 사용된다. 제 2 모드에서 제 1 단자((I/O)1)는 전류 입력으로 사용되고 제 2 단자((I/O)2)는 전압 출력으로 사용되고, 또는 역으로도 사용된다. 제 3 모드에서 동조가능한 공진 증폭기는 한쌍의 위상 구적 신호를 필터링하는데 사용되고, 제 1 및 제 2 단자((I/O)1 및 (I/O)2)는 위상 구적 전류 입력 단자쌍 및 위상 구적 전압 출력 단자쌍으로 구성된다.
제 1 모드에서 입력 신호 전류(Iin)는 예를들어 제 1 단자((I/O)1)에 인가되고, 접합점(S1)에서 TC1 의 출력 전류(IO1)에 더하여진다. S1 에서 볼때, TC1 의 출력 임피던스는 유도적이고 그리고 R1C1 양단에 병렬로 배치된 코일(L1)(도시가 안된)로 대치되는 것이 고려된다. R1C1 양단의 S1 에서 전압은 공진 증폭기의 공진 주파수(fres)에서 입력 신호 전류(Iin)와 주로 동위상이고 R1C1 양단에 각 전류(Iin및 IO1)에 의해 발생된 보조-전압의 합계와 같다. 상기 전압은 출력 신호 전압(VOUT)로써 제 1 단자((I/O)1)에서 유용하다.
제 1 단자((I/O)1)가 전류 입력 및 전압 출력으로 사용되지만, 전류 입력에서 전압 출력으로의 루프의 신호 경로는 상기 제 1 모드에서 제 1 저역 필터(R1C1)를 결합한다. 그리고 전압 출력에서 전류 입력으로의 피드백 경로는 TC2, R2C2, INV 및 TC1 의 캐스캐이드 회로를 결합한다. 상기에 이미 공지된 바와 같이, TC1 및 TC2 는 제어된 루프 이득을 이룬다.
상응하는 방법에서, 제 2 단자((I/O)2)에서 입력 신호 전류(I'in)는 R2C2 양단에 S2 에서 결과적으로 출력 전압(V'OUT)으로 나타난다. 상기 출력 전압(V'OUT)은 대체적으로 fres에서 입력 신호 전류(I'in)와 동위상이고, 그리고 I'in및 R2C2 양단에서 TC2 의 출력 전류인 IO2에 의해 발생된 보조-전압의 합계이다. 전류 입력에서 전압 출력으로의 루프의 신호 경로는 제 2 저역 필터(R2C2)에 결합되고, 전압 출력에서 전류 입력으로의 루프의 피드백 경로는 INV TC1, R1C1 및 TC2 의 캐스캐이드 회로를 결합한다.
상기 제 3 모드에서, (I/O)1 및 (I/O)2는 각기 동위상 및 구적 단자로 구성되고, 위상 구적 입력 신호 전류의 동위상 및 구적 소자는 동위상 및 구적 단자에 인가된다. 상기에 설명된 방법에서, 상기 위상 입력 신호 전류에 의해 발생된 위상 구적 출력 신호 전압의 동위상 및 구적 소자는 각기, 동일한 단자((I/O)1 및 (I/O)2)에서 유용하게 된다.
입력 전류의 제 1 단자((I/O)1) 및 전압 출력의 제 2 단자((I/O)2)를 예로하는 상기 제 2 모드에서, 전류 입력에서 전압 출력으로의 루프의 신호 경로는 제 1 저역 필터(R1C1), 제 2 상호 컨덕턴스(TC2) 및 제 2 저역 필터(R2C2)의 캐스캐이드 회로를 결합한다. 그리고 전압 출력에서 전류 입력으로의 피드백 경로는 제 1 상호 컨덕턴스(TC1)뿐만 아니라 인버터 회로(INV)를 결합한다. 결과적으로 제어된 루프 이득은 상기 제 2 모드에서 대칭적인 이행의 경우에 루프의 신호 및 피드백 경로를 거쳐 균등히 분배된다. 상술된 바와 같이, (I/O)1 에 인가된 입력 전류(Iin)는 S1 에서 Iin 과 대체적으로 동위상인 전압을 발생한다. 상기 동위상 전압은 TC2에서 최종 언급한 전압과 동위상인 전류(IO2)로 변환되므로 대체적으로 Iin 과 동위상이다. 전압(I2)는 S2 에서 R2C2 양단에 전압을 발생한다. 그 전압은 대체적으로 IO2의 위상에서 90이동되므로써 출력 전압(V'OUT)은 I/02에서 얻어지고 그것은 fres에서 Iin 과 위상에서 90또는 적어도 90에 가깝게 이동시킨다.
제3도는 제2(c)도에 도시된 증폭기를 기초로 하여 본 발명에 다른 동조가능한 공진 증폭기 RA 의 양호한 실시예를 도시하고 있다. 도시된 양호한 실시예는 동위상(in-phase) 및 구적(quadrature) 전압 입력 단자 Vi 및 Vq 를 가진 입력과, 동위상 및 구적 전압 입력 단자 VI 및 VQ 를 가진 출력을 갖고 있다. VI 및 VQ 는 제2(c)도의 제 1 및 제 2 단자((I/O)1)과 (I/O)2)에 각각 대응한다.
대역폭의 전자식 조정의 가능성을 제공하기 위해, 동조가능한 공진 증폭기 RA 는 제 3 및 제 4 상호 컨덕턴스 회로 TC3 및 TC4 를 포함하고 있는데, 이 각각의 회로는 출력으로 부터 입력으로 피드백되며, TV1 및 TC2 의 출력에 각각 배열된다. 이들 상호 컨덕턴스 회로 TC3 및 TC4 는 각각 병렬 회로 R1C1 및 R2C2 에 병렬로 배열되는 것으로 간주될 수 있는 여분(extra) 저항을 실현한다.
TC3 및 TC4 의 상호 컨덕턴스의 변화는 대역폭에서의 변화를 초래할 뿐만 아니라, 동조 주파수에 영향을 주지않고 공진 주파수에서의 선택적 증폭의 변화도 초래한다. 대역폭의 감소는 선택적 증폭의 증가를 수반하며, 그래서 이 동조가능 공진 증폭기가 잡음 적응 신호 선택 및 증폭을 위해 수신기내의 IF 필터로서 사용하기에 특히 적합하다. 이에 대해서는 제9도에서 더 설명되게 된다.
도시된 바와 같이 출력으로부터 입력으로의 포지티브 피드백의 경우에, 이들 회로는 네가티브 저항을 실현하는데, 이 저항은 R1 및 R2 와 함께, 절대치의 면에서 R1 및 R2 와 비슷한 값에서, 매우 높은 유효 저항값을 야기할 수도 있고, 고음질 계수 및 협대역에서의 단순한 조정을 가능하게 할 수도 있다. 더욱이, R1 및 R2 는 실현되는 형태에 따라, 전원 공급 전압, 즉 전원 분산이 낮은 값에서 유지될 수 있도록 이 측정치를 이용하여 작게되도록 선택될 수 있다.
출력으로부터 입력으로의 네가티브 피드백(도시안됨)의 경우에는, 예를들어, TC3 및 TC4 의 신호 경로내의 반전기 회로(도시안됨)를 이용하여, 상기 회로는 포지티브 저항을 실현하는데, 이 저항으로, 공진 증폭기의 대역통과 특성의 감쇠가 가능하며, 기생 지연 시간 효과로 인한 위상 이동이 보상될 수 있다. 주요 기생 효과의 성질에 의존하여, 즉 처리될 주파수에 의존하여, 공진 증폭기의 정확한 동작을 얻기 위해 TC3 및 TC4 의 포지티브 또는 네가티브 피드백이 사용된다. 이 목적을 위해 TC3 및 TC4 의 상호 컨덕턴스가 일정한 값으로 조정될 수 있다.
그러나, 예를들어 다소간 TC1 및 TC2 의 상호 컨덕턴스에 의존하는 방법과 같이 적합한 방법으로 TC3 및 TC4 의 상호 컨덕턴스를 제어하는 것도 또한 가능하다. 그래서, 대역폭이 동조가능한 공진 증폭기의 비교적 큰 동조 범위에 걸쳐 정확한 환계내에서 일정하게 유지되고 공진 증폭기의 정확한 동작이 유지되도록 실현될 수 있다.
도시된 동조가능한 공진 증폭기 RA 는 제 1 및 제 2 입력 상호 컨덕턴스 분할기 회로 TC5 및 TC6 를 포함하는 입력 상호 컨덕턴스 회로를 갖고 있다. 이들 회로 TC5 및 TC6 는 동위상 입력 단자 Vi 와 접합점 S1 사이와 구적 입력 단자 Vq 와 접합점 S2 사이에 배열된다. TC1 또는 S1 의 출력과 TC2 또는 S2 의 출력은 각각 동조가능한 공진 증폭기 RA 의 동위상 출력 단자 VI 와 구적 출력 단자 VQ 에 결합된다. 입력 상호 컨덕턴스 회로 TC5, TC6 는 한쌍의 구적 입력 전압을 한쌍의 구적 입력 전류로 변환시켜, 이들 전류를 상기 접합점에서의 루프 회로에 인가하는데, 이들 접합점 사이에는 2개의 제 1 및 제 2 상호 컨덕턴스 회로 TC1 및 TC2 중 한 회로가 배열되어 있다. 그 결과, 증폭된 구적 전압이 루프 회로에서 상기 접합점으로부터 결합된다. TC5 및 TC6 의 상호 컨덕턴스의 정확한 조정을 이용하여, 공진 증폭기의 이득 계수가 원하는 값으로 조정될 수 있다.
TC3 및 TC4 의 변화는 상기 이득 계수의 변화를 초래하는데, 이것은 TC5 및 TC6 의 적합한 제어에 의해 큰 동조 범위에 걸쳐 보상될 수 있다.
제4(a)도 내지 제4(f)도는 본 발명에 따른 동조가능한 공진 증폭기 RA 의 많은 접속 및 결합 가능성을 예시하고 있는데, 제3도의 구성요소와 대응하는 구성요소는 동일한 참조번호를 갖고 있다.
제4(a)도는 Vi 및 Vq 에 대한 단일 입력 신호 전압이 공통 공급을 도시하고 있는데, 이 입력 신호 전압은 선택적으로 증폭되어 VI 및 VQ 의 한쌍의 구적 출력 전압으로 변환되며, 이들 출력 전압은 가산기 회로에서 서로 가산되어 단일 출력 전압을 발생하게 된다.
제4(b)도는 Vi 및 Vq 에 대한 단일 입력 전압의 공통 공급을 도시하고 있으며, 동조가능한 공진 증폭기 RA 는 선택적 위상 분할기로서 작용한다. 단일 입력 전압은 선택적으로 증폭되어 한쌍의 구적 출력 전압으로 변환 또는 분할된다.
제4(c)도는 Vi 에 대한 단일 입력 전압의 공급과, Vi 에 대한 90만큼 시프트된 VQ 에서의 단일 출력 전압의 감소를 도시하고 있다.
제4(d)도는 Vi 에 대한 단일 입력 전압의 공급과, 이 입력 전압으로부터 얻어져 단일 출력 전압을 초래하는 구적 출력 전압의 가산을 도시하고 있다.
제4(e)도는 구적 전압의 선택적 증폭기로서의 동조가능한 공진 증폭기 RA 를 도시하고 있는데, 한쌍의 구적 입력 전압은 Vi 및 Vq 에 인가되며, 한쌍의 구적 출력 전압은 VI 및 VQ 로부터 공급된다.
제4(f)도는 구적 신호로부터 비-구적 신호까지의 선택적 인터페이스단으로서의 동조가능한 공진 증폭기 RA 를 도시하고 있는데, 여기서는 한쌍의 구적 입력 전압이 선택적으로 증폭되어 한쌍의 구적 출력 전압이 되며, 이 출력 전압은 가산기 회로에서 상호 가산되어 단일 출력 전압이 되게 된다.
제5도는 제 1 내지 제 4 제어가능한 상호 컨덕턴스 회로가 제 1 내지 제 8 트랜지스터 T1 내지 T8 와, 제어가능한 전류원으로서 각각 작용하는 제 1 내지 제 4 전류원 트랜지스터 CT1 내지 CT4 를 포함하고 있는 쌍극성 IC 기술로 실현되기에 특히 적합한 본 발명에 따른 동조가능한 공진 증폭기의 한 실시예를 도시하고 있다. T1 및 T2 와 T3 및 T4 의 에미터는 서로 직접 결합되며, T5 및 T6 와 T7 및 T8 는 변성(degeneration) 저항 Re 를 통해 공통 에미터 테일(tail)에 각각 접속된다. 그래서 얻어진 제 1 내지 제 4 디퍼런스쌍 T1, T2; T3, T4; T5, T6 및 T7, T8 에미터 테일은 전류원 트랜지스터 CT1 내지 CT4 를 포함하고 있다.
상기 제 1 내지 제 4 디퍼런스쌍은 전류원 트랜지스터 CT1 내지 CT4 와 함께, 제1도의 실제적으로 실현되는 제 1 내지 제 4 제어가능한 상호 컨덕턴스 회로 TC1 내지 TC4 를 구성한다. 전류원 트랜지스터 CT1 및 CT2 와 CT3 및 CT4 는 각각 제 1 및 제 2 제어가능한 전류 미러 회로의 출력 트랜지스터이며, 입력 제어 트랜지스터 D1 및 D2 가 다이오드로서 작용한다. T1 내지 T4 의 콜렉터는 제 1 내지 제 4 상호 동일 부하 저항 RC1 및 RC2 를 통해 전원 공급 전압에 접속되며, 제 1 캐패시턴스 C1 와 제 2 캐패시턴스 C2 는 T1 및 T2 의 콜렉터와 T3 및 T4 의 콜렉터 사이에 각각 배열된다. T3, T4, T2 및 T1 의 콜렉터는 베이스 직렬 저항 Rb 를 통해 T1 내지 T4 의 베이스에 각각 결합된다. 이와 같은 상호 콜렉터-베이스 결합으로 인해, 제 1 및 제 2 상호 컨덕턴스의 캐스캐이드 회로의 네가티브 피드백이 얻어진다.
제 3 및 제 4 상호 컨덕턴스 회로는 제 1 및 제 2 상호 컨덕턴스 회로의 출력에 각각 접속되는데, 이것은 T5 내지 T8 의 콜렉터가 T6, T5, T8 및 T7 의 베이스에 각각 접속되고 T1 내지 T4 의 콜렉터가 T5 내지 T8 베이스에 각각 접속되기 때문이다.
상기 동조가능한 공진 증폭기는 또한 공통 에미터 테일에 제어가능한 전류원 CT5 를 각각 갖고 있는 제 1 및 제 2 에미터-결합 입력 트랜지스터 Ti1 및 Ti2 를 갖춘 제어가능한 입력 전류 상호 컨덕턴스 회로를 포함하고 있다. Ti1 및 Ti2 의 콜렉터는 T1 및 T2 의 콜렉터와 T4 및 T3 의 베이스에 각각 접속된다. Ti1 및 Ti2 의 베이스는 공진 증폭기의 평형 입력에 접속되며, 또한 상호 동일 베이스 저항 R3 및 R4 를 통해 Ti1 및 Ti2 의 적당한 작용점을 위한 전압 분할기 D4, R1, R3 의 공통 출력에도 접속된다. T3 및 T4 의 콜렉터로 부터 평형 출력 전압은 동조가능한 공진 증폭기의 평형 출력에 인가된다.
상기 동조가능한 공진 증폭기는 공통 에미터 테일에 제어가능한 전류원 트랜지스터 CT6 를 가진 제 1 및 제 2 에미터-결합 출력 트랜지스터 To1 및 To2 를 포함하고 있다. 이들 To1 및 To2 의 베이스는 상호 동일한 베이스 저항 R7 및 R8 을 통해, To1 및 To2 의 적당한 작용점을 위한 전압 분할기 D5, R5, R6 의 공통 출력에 접속되며, 그 콜렉터는 T4 및 T3 의 콜렉터와 공진 증폭기의 평형 출력에 모두 접속된다. 제어가능한 전류원 트랜지스터 CT5 및 CT6 는 다이오드로서 작용하는 입력 제어 트랜지스터 D3 를 갖고 있는 제 3 제어가능한 전류 미러 회로의 출력 트랜지스터를 구성한다. 상기 제 1 내지 제 3 제어가능한 전류 미러 회로는 제어 입력 IT, IQ 및 ID 각각의 동조, 대역폭, 이득 제어 전류 It, Iq, Id 를 이용하여 제어가능하고 조정가능하며, 제어 출력은 D1 내지 D3 의 베이스에 각각 결합된다. 이들 제어 전류는 제 1 내지 제 3 전류 미러 회로에서 출력 트랜지스터 CT1, CT2; CT3, CT4; CT5, CT6 로 반사된다.
출력 디퍼런스 쌍 To1, To2 는 주로, 제 1 및 제 3 상호 컨덕턴스와 제 2 및 제 4 상호 컨덕턴스로 구성된 2개의 섹션의 상호 동일한 DC 바이어스를 얻기 위한 작용을 한다.
도시된 실시예에서, 제 3 및 제 4 제어가능한 상호 컨덕턴스 회로 T5, T6, CT3 및 T7, T8, CT4 각각을 부하 저항 RC1-RC2 을 변화시키지 않고 T3, T4 및 T1, T2 의 입력 저항 ro 의 감소로 인한 대역폭에서의 증가와 이득에서의 감소를 보상할 수 있는 제어가능한 네가티브 저항을 형성한다. 동조 제어 전류 It 가 증가하는 경우, 즉 저주파수에서 고주파수로 동조할때 ro 의 감소가 발생된다. 또한, 베이스 직렬 저항 Rb 은 주파수가 증가하는 경우에 대역폭의 증가 및 이득의 감소에 반작용한다. 비록 도시된 실시예에서, T5, T6, CT3 및 T7, T8, CT4 로 구성된 네가티브 저항의 이용이 베이스 직렬 저항 Rb 의 이용과 조합하여 도시되어 있지만, 두 응용을 동일한 문제에 대한 다른 해결책이며, 다른 하나의 응용없이 한 응용이 이용될 수도 있다.
실제적으로, 도시된 실시예에 있어서, 동조 주파수 FR, 대역폭 BW 및 이득 G 는 Rb 및 Re 의 낮은 값에서 다음 방정식을 거의 만족시키도록 나타난다.
여기서 VT 는 열 전위로서 약 25mV 이며, It, Iq 및 Id는 각각 전류원 트랜지스터 CT1, CT2; CT3, CT4; CT5, CT6 의 전류이다.
400KHz 내지 1600KHz 의 RF-AM 무선 주파수 범위에서의 동조를 위한 실제적인 응용에 있어서, 저항 R3, R4, R7 및 R8 의 값은 2KΩ, R2, R5는 70KΩ, R1, R6는 30KΩ, RC-1RC4는 25KΩ, Re는 15KΩ, Rb=0 (쇼트 회로), 캐패시터 C1 및 C2는 32pF, 전원 공급 전압은 1.8V, 전력 소비는 0.36mW, Id 는 30uA, Iq 는 2UA + It x o.18 이었다.
만일 전술한 규격과 달리 Iq 가 3.8UA 로 조정되고 Rb 가 7KΩ 이 되도록 선택되면, 제 3 및 제 4 상호 컨덕턴스 회로의 일정한 상호 컨덕턴스를 가진 다른 실시예가 얻어진다.
85MHz 내지 110MHz 의 RF-FM 무선 주파수 범위에서 동조를 위한 실제적인 응용에 있어서는, 저항 RC-RC4 의 값은 10KΩ, Re 는 3.3KΩ, Rb 는 40KΩ, 전류 Id 는 30UA, Iq 는 10UA, 캐패시터 C1, C2는 0.5pF , 전원 공급 전압은 1.8V, 전력 소비는 0.55mW 였다.
상기 RF-FM 무선-주파수 범위에서의 동조에 적합한 본 발명에 따른 동조가능한 공진 증폭기의 다른 특정 실시예(도시안됨)는 제 3 및 제 4 상호 컨덕턴스 회로 T5, T6, CT3 및 T7, T8, CT4 (도시안됨)를 없애고, T1 및 T2, 및 T3 와 T4 의 콜렉터 사이에 각각 C1 및 C2 와 직렬로 제 1 및 제 2 부하 저항(도시안됨)을 배열함으로써 얻어진다.
이와 같은 간단화된 실시예의 특정 실현에 있어서, 저항 R3, R4, R7, R8 의 값은 2KΩ, R2, R5 는 1MΩ, R1, R6 는 60KΩ, RC1-RC4 는 45KΩ, 제 1 및 제 2 부하 저항 (도시안됨)은 50Ω, 전류 Id 는 26㎂, 전원 공급 전압은 2.7V, 전력 소비는 0.6mW 였다.
제6(a)도는 LOCOS 절연, 2㎛ 에미터폭, 약 40GHz 의 트랜지스터 차단 주파수의 쌍극성 IC 기술로 실현되는 제5도에 도시된 동조가능한 공진 증폭기의 대역통과 특성의 디퍼런스 동조 전류 It와 일정 전류 Iq 및 Id 에서의 곡선을 도시하고 있다. 이 증폭기에서는, 베이스 직렬 저항 Rb과 변성 저항 Re는 쇼트 회로로 되어 있으며, 저항 RC1-RC4 은 5KΩ 의 값을 가졌고, C1 및 C2 는 8pF 이었다. 대역폭은 50MHz 와 150MHz 사이에서 거의 일정하다는 것은 명백하게 알 수 있다.
제6(b)도는 일정한 전류 It 와 디퍼런스 전류 Iq 및 Id 에서의 상기 마지막으로 언급한 동조가능한 공진 증폭기의 대역통과 특성 곡선(1-3)을 도시하고 있다. 여기에서는 이조(detuming)가 없다는 것을 명백하게 알 수 있다.
50MHz-900MHz 의 RF-TV VHF/UHF 주파수 범위에서의 동조에 적합한 실시예는 제3도의 실시예에서 T5 및 T6 와 T7 및 T8 (도시안됨)을 네가티브 피드백시키고, C1 및 C2 (도시안됨)와 직렬로 제 1 및 제 2 부하 직렬 저항을 배열함으로써 얻어진다. 이와 같은 네가티브 피드백은 트랜지스터 T5-T8 각각에 대한 콜렉터-베이스 접속을 제공함으로써 실현된다.
실제적인 실현에 있어서, It 와 Iq 는 모두 제어되었으며, 저항 R3, R4, R7, R8 는 2KΩ 의 값을 갖고, R2, R5 는 1MΩ, R1, R6 는 60KΩ, RC1-RC4 는 5KΩ, 제 1 및 제 2 부하 저항(도시안됨)은 100Ω, Rb=Re=0 (단락회로), 부하 캐패시터 C1, C2 는 0.5pF, 전류 Id 는 200㎂, 전원 공급 전압은 5V, 전력 소비는 12.5mW 였다.
제7도는 약 900MHz-2GHz 의 TV 위성 주파수 범위에서의 동조에 적합한 동조가능한 공진 증폭기의 한 실시예를 도시하고 있다. 제 1 및 제 2 상호 컨덕턴스 회로 T1, T2, CT1 및 T3, T4, CT2 의 통량성 부하는 이 경우에 부하 저항 RC1-RC4 에서의 기생 콜렉터 베이스 캐패시턴스에 의해 구성된다. 지연 시간 영향으로 인한 발진을 방지하기 위해, T5 및 T6 와 T7 및 T8 이 제 9 내지 제 12 트랜지스터 T9 및 T10 과 T11 및 T12 를 통해 네가티브 피드백된다. 이들 에미터 폴로워 T9-T12 는 또는 신호 처리 트랜지스터 T1-T4 의 차단 주파수를 증가시키며, 에미터 저항 Rem 을 통해 접지에 각각 접속된다. 더욱이 RC3 및 RC4 가 다이오드 직렬쌍 D5, D6 를 통해 전원 공급 전압에 공통으로 접속된다. 다이오드 직렬쌍 D5, D6 는 제 1 및 제 2 섹션의 동조 d.c. 바이어스를 위해 사용된다. 출력단은 이 경우에 오직 측정 목적을 위해 작용하며, 부하를 시뮬레이트한다. 이것은 신호 처리 기능은 갖고 있지 않으며, 그러므로 더 이상 기술되지 않는다.
실제적인 실현에 있어, 저항 R1, R2 의 값은 30KΩ, R 및 R4 는 2KΩ, Ro는 10Ω, Rem 은 1KΩ, RC1-RC4 는 750Ω, 전원 공급 전압은 5V, 전력 소비는 75mW 였다.
제8도는, 제 1 동조가능한 공진 증폭기 RA1 과, 고정된 분할 계수 N 로 주파수를 분할하기 위한 고정된 분주기 또는 프리스케일러(prescaler) PS 와, 제 2 동조가능한 공진 증폭기 RA2 와, 분주 계수 M 의 제어 또는 프로그래밍을 위한 제어 입력 Ti 을 갖고 있다. 프로그램가능한 분주기 PFO 와, 고정 발진기 XO 로부터 고정 기준 주파수가 제공되는 위상 검출기와, 루프 필터 LF 및, 동조 발진기로서 작용하는 전압-제어 발진기 TO 를 연속적으로 포함하는 위상 고정 루프를 구비하고 있는, 본 발명에 따른 주파수 합성 회로를 도시하고 있다.
TO 의 출력은 접속부 SL1 을 통해 RA1 의 입력에 접속되며, 또한 제 3 동조가능한 증폭기 RA3 에도 접속되는데, 이 증폭기의 출력 O 은 예를들어 TV-VHF/UHF 또는 위성 수신 신호를 중간 주파수로의 RA-AM 또는 FM 무선 신호의 혼합 변환을 위해 TO 이 선택적으로 증폭된 발진기 신호를 전달한다.
도시된 실시예에서, RA1-RA3 는 주파수 합성 회로가 동작하는 주파수 범위에 따라, 전술한 실시예중 하나에 대응한다. 이 회로에서, LF 의 출력에서의 d.c. 제어 신호 TO 의 위상/주파수 제어비 이용될 뿐만 아니라, RA1-RA3 의 동조의 제어에도 이용된다. RA1-RA3 및 TO 의 동조에서의 정확한 동기를 보장하기 위해 , d.c. 제어 신호는 RA1-RA3 및 TO 의 구현에 따라, d.c. 변환 회로 CC 를 이용하여, 동조 제어 전류 It 로 적합하게 변환된다. 또한, 예를들어 TV 위성 주파수 범위에서와 같이 대역폭 제어도 필요로되면, CC 는 또한 d.c. 제어 신호로부터 유도되는 제어 전류 Iq 를 공급한다.
실제적으로, 동조 발진기 TO 는 집적 형태로 실현될때, 루프의 다른 회로와 동일한 기판상에 형성되지 않기 때문에, 접속부 SL 에서의 신호 레벨은 발진기 방사에 부과되는 전류 요구에 응하도록 하기 위해 충분히 작아야 된다. 루프의 올바른 동작을 보장하기 위해, RA1 은 PS 에서의 주파수 분할이 있기 전에 발진기 신호를 선택적으로 증폭시킨다. 논리 마진, 즉 PS 의 출력에서의 신호의 0 레벨과 1 레벨 사이의 차를 증가시키는 RA2 로 루프 동작의 다른 개선이 이루어진다. RA2 은 RA1 보다 낮은 주파수 범위에서 동작하기 때문에, 동조 제어 신호 It 의 적응이 필요로 될 수도 있다(도시안됨). 제 3 동조가능한 공진 증폭기 RA3 는 혼합에 사용될 수 있는 신호 레벨에 선택적으로 비교적 약한 발진기 신호 또는 SL 을 증폭시킨다.
제9도는, RF 입력부(11)와, 동조 가능 혼합기 신호가 고정된 AM 중간 주파수(AM-IF)로 원하는 AM-RF 신호를 변환시키기 위해 동조 발진기(13)로부터 인가되는 혼합기 단(13)과, AM-IF 신호를 증폭기 및 선택하기 위해 AM-IF 부(14)와, AM-IF 신호를 복조시키기 위한 AM 복조기(16)와, 오디오 처리부(15) 및 복조된 오디오 신호를 처리 및 재생하기 위한 음향 재생 장치(17)를 연속적으로 포함하고 있는 본 발명에 따른 AM 슈퍼헤테로다인 수신기를 도시하고 있다.
AM-IF 부(14)는 예를들어 제3도에 도시된 바와 같이 각각 구현되는 M 동조 가능 공진 증폭기 RA1-RAn 의 캐스케이드 회로를 포함하고 있다. 제 1 및 제 2 제어가능 상호 컨덕턴스 TC1 및 TC2 는 공진 주파수 fres가 AM-IF 에 일치하게 되는 값에서 고정된다. 제 3 및 제 4 제어가능 상호 컨덕턴스 TC3 및 TC4 는 AGC 신호 발생 회로(18)로부터 이득 제어 신호(AGC 신호) 전류 Iq 가 인가되는 공통 제어 입력 BC 로부터 제어된다. AGC 신호 발생 회로(18)는 AM 복조기(15)의 출력에 결합되며, 적합하게 선택된 적분 또는 저역-통과 필터링을 이용하여 복조된 오디오 신호의 진폭으로부터 AGC 신호 Iq 를 유도하는데, 이 신호 전류는 수신 자계 강도의 측정치가 된다. 각 공진 증폭기 RA1-RAn 의 선택적 증폭도가 증가하도록 전술한 방식으로 감소하는 수신 자계 강도에서 Iq 를 이용하여 TC3 및 TC4 를 제어함으로써, 그 대역폭도 동시에 감소하게 된다. 결과적으로, 진폭 안정화 뿐만 아니라 적합한 잡음 레벨 안정화도 얻어진다.
제10도는 제9도의 회로에 기능적으로 대응하는 그 부수 회로가 동일한 참조번호를 갖고 있는 FM 슈퍼헤테로다인 수신기를 도시하고 있다. 이 수신기에서는 FM-RF 수신 신호가 혼합기 단(12)을 이용하여 고정된 IF 반송파 주파수를 가진 FM-IF 신호로 변환된다. 계속해서, FM-IF 신호는 FM-IF 부(14')에서 IF 선택되고, FM 복조기(15')에서 복조된다. 계속해서, 기본대역 신호는 예를들어 스테레오 디코더나 RDS 신호 처리 장치를 포함할 수도 있는 기본대역 신호 처리 유니트(16')에서 처리된다.
제9도의 수신기와, 달리, 제 3 및 제 4 상호 컨덕턴스 뿐만 아니라 FM-IF 부(14')의 각 공진 증폭기 RA1-RAn 의 제 1 및 제 2 상호 컨덕턴스 TC1 및 TC2 도 제어된다. 이 목적을 위해, 그 제어 입력 It 은 동조 제어 신호 발생 회로(19)로부터의 동조 제어 입력 TU 에 인가된다. 이 회로(19)는 FM 복조기(15')의 출력에서의 기본대역 FM 복조 신호로부터 또는 (도시안됨) FM-IF 부(14')의 출력에서의 필터링된 FM-IF 신호로부터 동조 제어 전류 It 를 유도하며, 그래서 상기 동조 제어 전류의 진폭이 실질적으로 기본대역 변조 신호를 추적하게 된다. 결과적으로, FM-IF 신호에서의 원하는 신호 성분의 손실없이 종래의 고정 IF-FM 필터에서 보다 훨씬 작게 IF-FM 부(14')의 대역폭이 선택될 수 있도록 동조 제어 전류의 진폭이 동시에 IF 반송파의 FM 복조를 추적하게 된다. 종래의 FM 수신기와 비교하여, 상당히 개선된 IF 채널 선택도가 얻어진다.
그 공진 주파수가 IF-FM 신호의 FM 변조도에 따라 변화하는 협대역 IF 필터의 이용은 예를들어 미합중국 특허 제 3,541,451호로부터 알려져 있다. 그러나, 가변 협대역 IF 필터로서 본 발명에 따른 동조 가능 공진 증폭기를 이용함으로써, 이와 같은 수신기의 구현이 상당히 간단하게 되고 저비용으로 실현된다.
FM-IF 부(4)에 병합된 각각의 공진 증폭기 RA1-RAn 의 제 3 및 제 4 상호 컨덕턴스 TC3 및 TC4 는 수신 음질 검출기(20)로부터 제어된다. 이 검출기(20)는 제어 전류 Iq 에서의 원하는 FM 신호의 수신 음질의 척도를 제공하며, 음질 척도는 특히 자계강도, 잡음 및 다중-경로 수신에 의해 결정된다. 이와 같은 검출기는 예를들어 미합중국 특허 제 4,491,957호로부터 알려져 있으며, IF-FM 부(4')의 대역폭은 개선된 수신 음질에 따라 증가하는 방법으로 변화된다. 결과적으로, 수신 음질 변화에 대해 수신기의 신호 처리를 안정화하는 자동 적응형 IF 선택도가 얻어진다. 자동 대역폭 제어가 IF-FM 부(4')의 전술한 주파수 제어와 무관하게 이용될 수 있다는 것은 명백하다.

Claims (16)

  1. 제어된 루프 이득을 갖는 비재생 DC 네가티브 피드백 루프를 포함하는 동조가능한 공진 증폭기로써, 상기 루프는 제 1 및 제 2 의 제 1차 저역 RC 필터를 결합시키고, 입력에서 출력까지 배열된 신호 경로와 출력에서 입력까지 배열된 피드백 경로를 갖는 동조 가능 공진 증폭기에 있어서, 상기 신호 경로는 두개의 상기 RC 필터중 하나를 구비하고 상기 피드백 경로는 제어된 루프 이득과 함께 다른 RC 필터를 구비하거나, 또는 상기 신호 경로가 제어된 루프 이득의 일부분과 함께 두개의 상기 RC 필터를 구비하고 상기 피드백 경로가 제어된 루프 이득의 다른 부분을 구비하는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  2. 제1항에 있어서, 상기 루프는 제 1 제어된 증폭기와, 상기 제 1 RC 필터와, 제 2 제어된 증폭기 및 상기 제 2 RC 필터를 폐루트 형태로 그리고 연속적으로 캐스캐이드 형태로 배열되어 구비하며, 상기 두개의 증폭기와 상기 두개의 RC 필터는 서로 거의 동일한 것을 특징으로 하는 동조 가능한 공진 증폭기.
  3. 제2항에 있어서, 상기 제 1 및 제 2 제어된 증폭기는 전압 입력으로 부터 전류 출력까지 제어할 수 있는 상호 컨덕턴스 회로를 각기 갖는 제 1 및 제 2 상호 컨덕턴스 회로를 구비하며 상기 루프에서 제 1 및 제 2 상호 컨덕턴스 회로의 전류 출력은 제 1 및 제 2 RC 필터의 병렬 RC 부재를 거쳐서 각 제 2 및 제 1 상호 컨덕턴스 회로의 전압 입력에 연결되며, 상기 루프는 신호 반전용 수단을 포함하며, 공진 증폭기의 입력은 2개의 상호 컨덕턴스 회로중 적어도 하나의 입력에 결합되어 입력 신호 전류를 공급하고 공진 증폭기의 출력은 2개의 상호 컨덕턴스 회로중 하나의 출력에 결합되어 출력 신호 전압을 공급하는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  4. 제3항에 있어서, 상기 동조 가능 공진 증폭기의 입-출력은 제각기 동위상 및 구적 입력 단자와 동위상 및 구적 출력 단자를 포함하며, 상기 두개의 제 1 및 제 2 상호 컨덕턴스 회로중 하나는 상기 두개의 입력 단자 및 출력 단자간에 배열되는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  5. 제3항 또는 제4항에 있어서, 상기 제 1 및 제 2 상호 컨덕턴스 회로의 출력은 제각기 제 3 및 제 4 상호 컨덕턴스 회로의 입,출력에 접속되는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  6. 제5항에 있어서, 제 3 및 제 4 상호 컨덕턴스 회로중 각각은 출력으로 부터 입력으로 포지티브적으로 피드백되는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  7. 제5항에 있어서, 제 3 및 제 4 상호 컨덕턴스 회로중 각각은 출력으로 부터 입력으로 네거티브적으로 피드백되는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  8. 제5항에 있어서, 상기 제 3 및 제 4 상호 컨덕턴스 회로의 상호 컨덕턴스는 제어할 수 있는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  9. 제3항 또는 4항에 있어서, 상기 공진 증폭기의 입력 신호는 입력 상호 컨덕턴스 회로를 거쳐서 상기 두개의 제 1 및 제 2 상호 컨덕턴스 회로중 적어도 하나의 입력에 인가되는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  10. 제9항에 있어서, 상기 입력 상호 컨덕턴스 회로는 제어할 수 있는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  11. 제3항 또는 4항에 있어서, 상기 제 1 및 제 2 상호 컨덕턴스 회로는 제각기 제 1 및 제 2 디퍼런스쌍을 포함하며, 상기 제 1 및 제 2 디퍼런스쌍은 공통 에미터 테일(tail)을 구성으로 배열된 제 1 및 제 2 전류원 트랜지스터를 가진 제 1 및 제 2 와, 제 3 및 제 4 에미터 결합된 트랜지스터를 구비하며, 상기 두개의 전류원 트랜지스터는 제 1 및 제 2 상호 컨덕턴스 회로의 상호 컨덕턴스를 제어하기 위한 동조 제어 입력을 갖는 제 1의 공통 제어 회로로부터 제어할 수 있으며, 상기 제 1 내지 제 4 트랜지스터 각각의 콜렉터는 제각기 제 1 내지 제 4 부하 트랜지스터를 거쳐서 전원 공급 전압에 연결되고 제 4, 제 3, 제 1 및 제 2 트랜지스터의 베이스에 결합되는 반면에, 제 1 및 제 2 캐패시턴스는 제각기 제 1 및 제 2 와, 제 3 및 제 4 트랜지스터의 콜렉터 간에 배열되는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  12. 제11항에 있어서, 동조가능한 공진 증폭기는 제 3 및 4 상호 컨덕턴스 회로처럼 사용된 제 3 및 4 디퍼런스쌍을 구비하며, 상기 제 3 및 4 디퍼런스쌍은 제각기 제 5 및 제 6 과, 제 7 및 제 8 에미터 결합된 트랜지스터를 구비하며, 제 3 및 제 4 상호 컨덕턴스 회로의 상호 컨덕턴스를 조절하기 위해 공통 에미터 테일(tail) 구성으로 배열된 제 3 및 제 4 전류원 트랜지스터를 포함하며, 제 5 내지 8 트랜지스터의 베이스는 제 1 내지 제 4 트랜지스터의 콜렉터에 연결되고 제 3 및 4 디퍼런스쌍의 트랜지스터는 콜렉터로부터 베이스로 피드백되는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  13. 제12항에 있어서, 제 3 및 제 4 전류원 트랜지스터는 제 3 및 제 4 산호 컨덕턴스 회로의 상호 컨덕턴스를 제어하기 위해 제 2 공통 제어 회로로부터 제어할 수 있는 것을 특징으로 하는 동조 가능한 공진 증폭기.
  14. 위상 동기 루프로 연속적으로 결합된 주파수 분주기 회로, 위상 검출기, 루프 필터 및 전압 제어된 발진기를 구비하는 주파수 합성 회로에 있어서, 선행 청구항중 어느 한항으로 청구된 바와 같은 동조 가능 공진 증폭기는 전압 제어된 발진기와 주파수 분주기 회로간에 배열되며, 상기 루프 필터는 전압 제어 발진기와 동조 가능 공진 증폭기를 동시에 동조시키기 위해 동조 가능 공진 증폭기의 동조 제어 입력에 결합되는 것을 특징으로 하는 주파수 합성 회로.
  15. RF 입력부, 동조 가능 혼합기 단, AM-IF 부 및 AM 복조 장치를 연속적으로 구비하는 슈퍼헤테로다인 AM 수신기에 있어서, AM-IF 부는 제어된 루프 이득을 갖는 비재생 DC 네거티브 피드백 루우프로써 제겅된 동조 가능 공진 증폭기를 구비하며, 상기 루프는 제 1 및 제 2 의 1차 저역 RC 필터를 구비하며 입력으로부터 출력까지 배열된 신호 경로와 출력에서 입력까지 배열된 피드백 경로를 가지며, 상기 신호 경로는 두개의 상기 RC 필터중 하나를 구비하고 상기 피드백 경로는 제어된 루프 이득과 함께 다른 RC 필터를 구비하거나, 상기 신호 경로는 제어된 루프 이득의 일부분과 함께 두개의 상기 RC 필터를 구비하고 상기 피드백 경로는 제어된 루프 이득의 다른 부분을 구비하며, 상기 루프 이득은 전압 입력으로부터 전류 출력까지 제어가능한 상호 컨덕턴스를 각기 갖는 제 1 및 제 2 상호 컨덕턴스 회로에 의해 실현되고, 상기 루프에서 제 1 및 제 2 상호 컨덕턴스 회로의 전류 출력은 제 1 및 제 2 RC 필터의 병렬 RC 부재를 거쳐서 제각기 제 2 및 제 1 상호 컨덕턴스 회로의 전압 입력에 결합되고, 상기 루프는 상기 반전용 수단을 포함하며, 공진 증폭기의 입력은 2개의 상호 컨덕턴스 회로중 적어도 하나의 입력에 결합되어 거기에 입력 신호 전류를 인가하고, 공진 증폭기의 출력은 2개의 상호 컨덕턴스 회로중 하나의 출력에 결합되어 거기에 출력 신호를 인가하고, 제 1 및 제 2 상호 컨덕턴스 회로의 출력은 제각기 제 3 및 제 4 상호 컨덕턴스 회로의 입,출력에 접속되며, 상기 제 3 및 제 4 상호 컨덕턴스 회로는 제어될 수 있고 제어 입력을 걸쳐서 자동 이득 제어 신호 발생 회로의 출력에 결합되는 것을 특징으로 하는 슈퍼헤테로다인 AM 수신기.
  16. RF 입력부, 동조 가능 혼합기 단, FM-IF 부 및 FM 복조 장치를 연속적으로 구비하는 슈퍼헤테로다인 FM 수신기에 있어서, FM-IF 부는 제어된 루프 이득을 갖는 비재생 DC 네거티브 피드백 루프로써 제공된 동조 가능 공진 증폭기를 구비하고 상기 루프는 제 1 및 제 2 의 1차 저역 RC 필터를 구비하고, 입력으로부터 출력까지 배열된 신호 경로와 출력으로부터 입력까지 배열된 피드백 경로를 가지며, 상기 신호 경로는 두개의 상기 RC 필터중 하나를 구비하고, 상기 피드백 경로는 제어된 루프 이득과 함께 다른 RC 필터를 구비하거나, 또는 상기 신호 경로가 제어된 루프 이득의 일부분과 함께 두개의 상기 RC 필터를 구비하고 상기 피드백 경로는 제어된 루프 이득의 다른 부분을 구비하며, 상기 루프 이득은 전압 입력으로부터 전류 출력까지 제어가능한 상호 컨덕턴스를 각기 갖는 제 1 및 2 상호 컨덕턴스 회로에서 실현되고, 상기 루프에서 제 1 및 제 2 상호 컨덕턴스 회로의 전류 출력은 제 1 및 제 2 RC 필터의 병렬 RC 부재를 거쳐서 제각기 제 2 및 제 1 상호 컨덕턴스 회로의 전압 입력에 결합되며, 상기 루프는 신호 반전용 수단을 포함하며, 공진 증폭기의 입력은 2개의 상호 컨덕턴스 회로중 적어도 하나의 입력에 결합되어 거기에 입력 신호 전류를 인가하고 공진 증폭기의 출력은 2개의 상호 컨덕턴스 회로중 하나의 출력에 결합되어 거기에 출력 신호 전압을 인가하고, 제 1 및 제 2 상호 컨덕턴스 회로의 출력은 제각기 제 3 및 제 4 상호 컨덕턴스 회로의 입력 및 출력에 접속되고, 상기 제 3 및 제 4 상호 컨덕턴스 회로는 제어할 수 있고 제어 입력을 거쳐서 수신 품질 검출 회로의 출력에 결합되며, 상기 제 1 및 제 2 상호 컨덕턴스 회로는 제어 입력을 거쳐서 FM 복조 장치의 입력에 결합되는 것을 특징으로 하는 슈퍼헤테로다인 FM 수신기.
KR1019900702644A 1989-04-21 1990-04-20 동조 가능한 공진 증폭기, 주파수 합성회로 및 슈퍼헤테로다인 fm 수신기 KR0151379B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL8901005 1989-04-21
NL8901005 1989-04-21
PCT/NL1990/000053 WO1990013175A1 (en) 1989-04-21 1990-04-20 Tunable resonance amplifier

Publications (2)

Publication Number Publication Date
KR920700493A KR920700493A (ko) 1992-02-19
KR0151379B1 true KR0151379B1 (ko) 1999-09-01

Family

ID=19854525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900702644A KR0151379B1 (ko) 1989-04-21 1990-04-20 동조 가능한 공진 증폭기, 주파수 합성회로 및 슈퍼헤테로다인 fm 수신기

Country Status (6)

Country Link
US (1) US5220686A (ko)
EP (1) EP0420974B1 (ko)
JP (1) JP3139765B2 (ko)
KR (1) KR0151379B1 (ko)
DE (1) DE69023200T2 (ko)
WO (1) WO1990013175A1 (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW214027B (en) * 1992-06-12 1993-10-01 Philips Electronics Nv FM quadrature demodulator
EP0574083B1 (en) * 1992-06-12 1997-09-03 Koninklijke Philips Electronics N.V. FM quadrature demodulator
EP0576082B1 (en) * 1992-06-26 2002-03-27 Koninklijke Philips Electronics N.V. FM receiver including a phase quadrature IF filter
TW228043B (ko) * 1992-06-26 1994-08-11 Philips Electronics Nv
TW263640B (ko) * 1992-06-26 1995-11-21 Philips Electronics Nv
TW274665B (ko) * 1992-06-26 1996-04-21 Philips Electronics Nv
KR100399166B1 (ko) * 1994-03-07 2003-12-24 코닌클리케 필립스 일렉트로닉스 엔.브이. 제어회로를구비한조정가능한저항장치
GB9415120D0 (en) * 1994-07-27 1994-09-14 Philips Electronics Uk Ltd Improvements in or relating to zero IF receivers
TW269759B (en) * 1994-09-30 1996-02-01 Philips Electronics Nv FM demodulator with threshold extension and receiver comprising such an FM demodulator
JP3164008B2 (ja) * 1997-03-04 2001-05-08 日本電気株式会社 無線受信機
DE19715005C1 (de) * 1997-04-11 1998-07-02 Fraunhofer Ges Forschung Schwingkreis
JP3612241B2 (ja) * 1999-05-31 2005-01-19 アルプス電気株式会社 テレビジョンチューナの中間周波回路
CA2298310C (en) * 2000-02-09 2003-07-29 James A. Cherry Low-voltage transconductance amplifier/filters
EP1128555A1 (en) * 2000-02-24 2001-08-29 Semiconductor Ideas to The Market (ItoM) BV Receiver
EP1213832A1 (en) * 2000-12-05 2002-06-12 Semiconductor Ideas to The Market (ItoM) BV AM receiver with audio filtering means
EP1229653A1 (en) * 2001-02-02 2002-08-07 Semiconductor Ideas to The Market (ItoM) BV Feedback loop with slew rate limiter
EP1229643A1 (en) * 2001-02-02 2002-08-07 Semiconductor Ideas to The Market (ItoM) BV A receiver with AGC controlled resonant amplifier
EP1231719A1 (en) * 2001-02-08 2002-08-14 Semiconductor Ideas to The Market (ItoM) BV AM receiver with controllable RF input receiver
US6980049B2 (en) * 2001-04-17 2005-12-27 Koninklijke Philips Electronics N.V. Polyphase-notchfilter
EP1251635A1 (en) * 2001-04-20 2002-10-23 Semiconductor Ideas to The Market (ItoM) BV Tunable resonance amplifier
WO2003017487A1 (en) * 2001-08-16 2003-02-27 Koninklijke Philips Electronics N.V. Ring oscillator stage
EP1292017A1 (en) * 2001-09-08 2003-03-12 Semiconductor Ideas to The Market BV Receiver
EP1361655A1 (en) * 2002-05-07 2003-11-12 Semiconductor Ideas to The Market (ItoM) BV Mirror suppression circuit in a quadrature demodulator
US6915114B2 (en) * 2002-05-07 2005-07-05 Broadcom, Corp. Direct tuning of embedded integrated circuit components
US20040249991A1 (en) * 2003-06-03 2004-12-09 Dell Products L.P. Cable detection using cable capacitance
EP1513253A1 (en) * 2003-09-05 2005-03-09 Semiconductor Ideas to The Market (ItoM) BV Programmable high precision filter
US7276969B1 (en) 2004-03-03 2007-10-02 Marvell International Ltd Multi-amplifier circuit
US7272375B2 (en) 2004-06-30 2007-09-18 Silicon Laboratories Inc. Integrated low-IF terrestrial audio broadcast receiver and associated method
US7292092B2 (en) * 2004-08-31 2007-11-06 Integration Associates Inc. Tunable poly-phase filter and method for calibration thereof
EP1635453A1 (en) * 2004-09-12 2006-03-15 Semiconductor Ideas to The Market (ItoM) BV Tunable low noise amplifier
WO2012018901A1 (en) * 2010-08-04 2012-02-09 The Trustees Of The University Of Pennsylvania Multifrequency reconfigurable transceiver systems and methods
RU2475939C1 (ru) * 2012-01-10 2013-02-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Избирательный усилитель
RU2738030C2 (ru) 2015-11-23 2020-12-07 Анлотек Лимитед Перестраиваемый фильтр
CN117318668A (zh) 2017-05-24 2023-12-29 安乐泰克有限公司 用于控制谐振器的装置和方法
US11277110B2 (en) 2019-09-03 2022-03-15 Anlotek Limited Fast frequency switching in a resonant high-Q analog filter
CN115427911A (zh) 2019-12-05 2022-12-02 安乐泰克有限公司 在频率合成中使用稳定的可调谐有源反馈模拟滤波器
EP3890189A1 (en) 2020-03-30 2021-10-06 Anlotek Limited Active feedback analog filters with coupled resonators
US11876499B2 (en) 2020-06-15 2024-01-16 Anlotek Limited Tunable bandpass filter with high stability and orthogonal tuning
US20230361719A1 (en) * 2020-09-14 2023-11-09 Anlotek Limited Oscillator with a multiple pole resonator
US11955942B2 (en) 2021-02-27 2024-04-09 Anlotek Limited Active multi-pole filter

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3792367A (en) * 1972-05-01 1974-02-12 Bell Telephone Labor Inc Active controllable filter circuit using variable transconductance amplifier
JPS626722Y2 (ko) * 1978-11-16 1987-02-17
JPS6027234A (ja) * 1983-07-22 1985-02-12 Nec Corp 受信機
JPS6150354U (ko) * 1984-09-03 1986-04-04

Also Published As

Publication number Publication date
US5220686A (en) 1993-06-15
DE69023200T2 (de) 1996-06-20
EP0420974B1 (en) 1995-10-25
WO1990013175A1 (en) 1990-11-01
DE69023200D1 (de) 1995-11-30
JP3139765B2 (ja) 2001-03-05
KR920700493A (ko) 1992-02-19
EP0420974A1 (en) 1991-04-10
JPH03505660A (ja) 1991-12-05

Similar Documents

Publication Publication Date Title
KR0151379B1 (ko) 동조 가능한 공진 증폭기, 주파수 합성회로 및 슈퍼헤테로다인 fm 수신기
US6031878A (en) Direct-conversion tuner integrated circuit for direct broadcast satellite television
Okanobu et al. Advanced low voltage single chip radio IC
US4947141A (en) Oscillator network for radio receiver
US4710970A (en) Method of and apparatus for generating a frequency modulated ultrahigh frequency radio transmission signal
US4193035A (en) Circuit arrangement for receiving one of the sidebands from a double sideband signal
US4524332A (en) Integrated notch filter
EP1199796B1 (en) Frequency Converter
US4569085A (en) Oscillator control circuit in an F.M. receiver
US7248103B2 (en) Complex band-pass filter
EP1236285B1 (en) Receiver circuit
EP0821473B1 (en) A microwave VCO having reduced supply voltage
JP2001044776A (ja) 可変利得アンプおよび受信機
WO2004040755A1 (ja) フィルタ回路及び無線装置
US20020153942A1 (en) Polyphase-notchfilter
GB1565899A (en) Circuit arrangemnt for receiving one of the sidebands of a double sideband signal
US4602217A (en) FM demodulator capable of shifting demodulation-band center frequency
JPS6360926B2 (ko)
RU2097920C1 (ru) Радиоприемник частотно-модулированных сигналов
Van Der Tang et al. A 65 mW, 0.4–2.3 GHz bandpass filter for satellite receivers
Bijker et al. A top-down design methodology applied to a fully inntegrated adaptive FM IF system with improved selectivity
Morche et al. A high q 200 mhz low-power fully integrated bandpass if filter
JPH02215216A (ja) 衛星放送受信機
JP2001036362A (ja) 可変利得アンプおよび受信機
JPS5947816A (ja) 平衡形周波数混合器

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19901220

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950420

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19901220

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980413

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980618

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980618

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010529

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020531

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030530

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040608

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050524

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060601

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060601

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080610