KR0147449B1 - 불휘발성 반도체기억장치 - Google Patents
불휘발성 반도체기억장치Info
- Publication number
- KR0147449B1 KR0147449B1 KR1019940034322A KR19940034322A KR0147449B1 KR 0147449 B1 KR0147449 B1 KR 0147449B1 KR 1019940034322 A KR1019940034322 A KR 1019940034322A KR 19940034322 A KR19940034322 A KR 19940034322A KR 0147449 B1 KR0147449 B1 KR 0147449B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- insulating film
- semiconductor memory
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 20
- 229910052710 silicon Inorganic materials 0.000 abstract description 20
- 239000010703 silicon Substances 0.000 abstract description 20
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 238000009826 distribution Methods 0.000 abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- 230000005684 electric field Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000002485 combustion reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- RLOWWWKZYUNIDI-UHFFFAOYSA-N phosphinic chloride Chemical compound ClP=O RLOWWWKZYUNIDI-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/681—Floating-gate IGFETs having only two programming levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/50—Physical imperfections
- H10D62/53—Physical imperfections the imperfections being within the semiconductor body
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 기록후의 임계치를 허용범위내로 용이하게 억제할 수 있는 불휘발성 반도체기억장치를 제공하는 것이다.
N형 실리콘기판(11)의 표면상에 게이트절연막(15)을 설치하고, 이 게이트절연막(15)의 위에 부유게이트(16)를 설치하며, 이 부유게이트(16)의 위에 ONO막을 매개로 제어게이트(18)를 설치하고 있다. 이 제어게이트(18)를 마스크로 이용해서 N형 실리콘기판(11)의 표면에 자기정합적으로 소스·드레인영역의 확산층(19)을 형성하며, 상기 부유게이트(16)의 아래에 위치하는 N형 실리콘기판(11)의 내부의 영역이고, 데이터의 독출시의 전압이 인가되었을 때에 늘어나는 공핍층내에 포함되는 영역에 밀도분포의 최대값이 위치하도록 손상층을 형성하고 있다. 따라서 기록시의 임계치를 허용범위내로 용이하게 억제할 수 있다.
Description
제1도는 본 발명의 실시예에 의한 불휘발성 반도체기억장치의 제조방법을 나타낸 것이며, 제3도의 다음 공정을 나타낸 단면도,
제2도는 본 발명의 실시예에 의한 불휘발성 반도체기억장치의 제조방법을 나타낸 단면도,
제3도는 본 발명의 실시예에 의한 불휘발성 반도체기억장치의 제조방법을 나타낸 것이며, 제2도의 다음 공정을 나타낸 단면도,
제4도는 본 발명의 실시예에 의한 불휘발성 반도체기억장치에 있어서 데이터를 기록할 때에 게이트절연막에 걸리는 전계(E)와 부유게이트에 주입되는 전류(I)와의 관계를 나타낸 그래프,
제5도는 본 발명의 실시예에 의한 불휘발성 반도체기억장치에 대한 기록후의 임계치와 빈도와의 관계를 나타낸 그래프,
제6도는 종래의 불휘발성 반도체기억장치를 나타낸 단면도,
제7도는 종래의 불휘발성 반도체기억장치에 있어서 데이터를 기록할 때에 게이트절연막에 걸리는 전계(E)와 부유게이트에 주입되는 전류(I)와의 관계를 나타낸 그래프,
제8도는 종래의 불휘발성 반도체기억장치에 대한 기록후의 임계치와 빈도와의 관계를 나타낸 그래프이다.
*도면의 주요부분에 대한 부호의 설명
11:N형실리콘기판 11a:소자영역
12:P형웰층 13:소자분리영역
14:손상층 15:게이트절연막
16:부유게이트 16a:제1다결정실리콘층
17:ONO막 17a:바닥산화막
17b:질화실리콘막 17c:제1산화막
18:제어게이트 18a:제2다결정실리콘층
19:소오스·드레인영역의확산층 20:제2산화막
21:기록시에게이트절연막에걸리는전계의최소치
22:기록시에게이트절연막에걸리는전계의최대치.
[산업상의 이용분야]
본 발명은, 전기적으로 데이터의 기록, 소거가 가능한 불휘발성 반도체기억장치에 관한 것으로, 특히 기록을 터널전류에 의해 행하는 불휘발성 반도체기억장치에 사용되는 것이다.
[종래의 기술 및 그 문제점]
제6도는, 종래의 불휘발성 반도체기억장치를 나타낸 단면도이다. N형실리콘기판(1)의 표면에는 P형웰층(2)이 형성된다. 이어, 이 P형웰층(2)의 표면에는 소자분리영역(3)이 형성된다. 이후, 상기 P형웰층(2)의 표면에는 게이트절연막(4)이 형성된다. 이 게이트절연막(4)상에는 제1다결정 실리콘층(5)이 퇴적되고, 이 다결정 실리콘층(5a)에는 인확산이 행해짐으로써 인이 첨가된다. 다음으로 상기 제1다결정 실리콘층(5a)상에 ONO막(6)이 퇴적된다. 이 ONO막(6)은 3층구조로 되어 있으며, 제1층이 산화막, 제2층이 질화막, 제3층이 산화막에 의해 구성되어 있다. 이후 상기 ONO막(6)상에는 제2다결정 실리콘층(7a)이 퇴적되어, 이 다결정 실리콘층(7a)에는 인 확산이 행해짐으로써 인이 첨가된다.
이어, 상기 제1, 제2의 다결정 실리콘층(5a),(7a) 및 ONO막(6)은 리소그래피법에 의해 가공된다. 이것에 의해 상기 게이트절연막(4)상에는 부유게이트(5)가 형성되고, 이 부유게이트(5)상에는 ONO막(6)을 매개로 제어게이트(7)가 형성된다. 이후 이 제어게이트(7) 및 소자분리영역(3)을 마스크로 이용해서 이온주입됨으로써, P형웰층(2)에는 소오스·드레인영역의 N형확산층(8)이 형성된다. 이어 상기 부유게이트(5)의 측면 및 제어게이트(7)의 측면, 상면에는 절연막(9)이 설치된다.
상기 종래의 불휘발성 반도체기억장치에 데이터를 기록하는 경우에 대해 아래에 설명한다.
종래의 불휘발성 반도체기억장치에서는 P형웰층(2) 및 소오스·드레인영역의 N형확산층(8)을 접지된 형태로, 제어게이트(7)에 정(正)의 프로그램전압 VPPW가 인가된다. 이때 부유게이트(5) 및 제어게이트(7)에 의해 형성되는 캐퍼시터의 용량 CFC와, 부유게이트(5) 및 P형웰층(2)에 의해 형성되는 캐퍼시터의 용량CFW가 발생한다. 이들 용량 CFC, CFW에 의해 상기 프로그램전압(VPPW)은 부유게이트(5) 및 제어게이트(7)간의 하기 식(1)에 나타나는 전압VFC와 부유게이트(5) 및 P형웰층(2)간의 하기식(2)에 나타나는 전압VFW로 분할된다. 이것에 의해 게이트절연막(4)에 상기 전압VFW가 인가되므로 부유게이트(5)의 아래에서의 P형웰층(2)의 표면에는 N형반전층이 형성된다. 그리고, 소오스영역과 드레인영역과는 동전위로 되며, 소오스·드레인영역의 N형확산층(8)이 접지되어 있으므로, 상기 N형반전층은 접지전위로 된다. 이 결과, 외관상은 N형실리콘기판(1)상에 절연막(4)을 매개로 형성된 게이트(5)에 정(正)의전압을 인가한 것이 된다.
따라서, 게이트절연막(4)의 막 두께를 TOX로 하면, 하기 식(3)에 나타내는 전류밀도(J)의 전류가 부유게이트(5)로 흐른다. 이것에 의해 이 부유게이트(5)로 전자가 주입되어 데이터가 기록된다. 이 때, 상기 데이터가 기록된 트랜지스터의 임계치는 허용범위내에서 억제되어야 한다.
따라서, 상기α 및 β는 비례정수이다.
그런데, 상기 종래의 불휘발성 반도체기억장치에 대한 부유게이트(5)에, 상기 식(3)으로 결정되는 전류밀도(J)의 전류를 주입하는 경우, 상기식(3)으로부터 VFW/TOX의 작은 변화가 전류밀도(J)의 큰 변화로 이어지는 것을 알 수 있다. 즉, 제조프로세스의 요동 등에 의해 상기 VFW/TOX가 변화하므로, 게이트절연막(4)에 걸리는 전계가 변화하고, 부유게이트(5)에 주입되는 전류에 오차가 발생한다. 이것에 의해 트랜지스터의 임계치가 변화하고, 구체적으로는 부유게이트(5)에 주입되는 저자의 양이 많을수록 상기 임계치는 정측(正側)으로 크게 된다. 이 결과, 기록후의 임계치를 허용범위내로 제어하는 것이 곤란하다.
결국, 제7도에 도시한 바와 같이 기록시에 게이트절연막에 걸리는 전계(E)(=VFW/TOX)의 최소치(10a)와 최대치(10b)와의 폭이 작아도, 부유게이트에 주입되는 전류(I)의 폭은 큰 것이 된다. 이 때문에, 상기 종래의 불휘발성 반도체기억장치에서는, 제8도에 도시한 바와 같이 기록후의 임계치의 분포가 넓어지며, 이 임계치가 허용범위외의 불휘발성 반도체기억장치가 다수 발생해서 수율이 좋지않았다.
[발명의 목적]
본 발명은 상기한 점을 감안하여 이루어진 것으로, 기록후의 임계치를 허용범위내로 용이하게 억제할 수 있는 불휘발성 반도체기억장치를 제공하는 데에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위하여 본 발명은, 반도체기판과 이 반도체기판의 표면상에 설치된 게이트절연막과, 이 게이트절연막상에 설치된 제1게이트와, 이 제1게이트상에 절연막을 매개로 설치된 제2게이트와, 상기 제2게이트를 마스크로 이용해서 상기 반도체기판의 표면에 자기정합적으로 형성된 소오스·드레인영역과, 상기 제1게이트의 아래에 위치하는 상기 반도체기판의 내부의 영역이며, 데이터 독출시의 공핍층내에는 포함되지 않고, 기록시의 공핍층내에 포함되는 영역에 밀도의 극대치가 위치하도록 형성된 손상층을 구비한 것을 특징으로 하고 있다.
(작용)
본 발명은, 반도체기판의 내부영역에 있어서 독출시의 전압이 인가된 때에 늘어나는 공핍층내에는 포함되지 않고, 기록시의 전압이 인가된 때에 늘어나는 공핍층내에 포함되는 영역에, 밀도분포의 극대치가 위치하도록 손상층을 형성하고 있다. 따라서, 기록시의 공핍층내에 포함되는 영역에 손상층을 형성하는 것에 의해, 제조프로세스의 유동등에 의해 기록시에 게이트절연막에 거리는 전계가 증가해도, 부유게이트(16)에 주입되는 전류(I)를 소정치로 억제할 수 가 있다. 이 결과, 기록후의 임계치를 허용범위내로 용이하게 억제할 수 가 있다. 또, 상기 손상층을 독출할 때의 공핍층에는 포함되지 않는 영역에 형성함으로써, 데이터를 독출하는 경우 본 발명의 불휘발성 반도체기억장치는 상기 손상층의 영향을 받는 일이 없다.
[실시예]
이하, 예시도면을 참조하여 본 발명의 1실시예를 설명한다.
제1도 내지 제3도는 본 발명의 실시예에 의한 불휘발성 반도체기억장치의 제조방법을 나타낸 단면도이다. 먼저, 제2도에 나타낸 바와 같이 N형실리콘기판(11)의 표면상에는 온도가 950℃의 수소연소산화에 의해 두께가 1000Å정도의 도시되지 않은 실리콘산화막이 형성된다. 이후, 상기 N형실리콘기판(11)에는 가속에너지가 150keV, 도우즈량이 1×1013㎝-2로 붕소가 이온주입된다. 이어, 상기 N형실리콘기판(11)은 온도가 1200℃에서 20시간, N2분위기로부터 가열된다. 이것에 의해 N형실리콘기판(11)의 표면에는 P형웰층(12)이 형성된다.
이후, 상기 실리콘산화막은 Buffered HF용액에 의해 박리된다. 이어, 상기 N형실리콘기판(11)의 표면상에는 LOCOS(Local Oxidation of Silicon)법에 의해 소자분리영역(13)이 형성된다.
다음에 제3도에 나타낸 바와 같이, 상기 N형실리콘기판(11)의 표면에서 소자영역(11a)이 노출된다. 이후, 상기 소자분리영역(13)을 마스크로 해서 Ar이 이온주입됨으로써 N형실리콘기판(11)의 P형웰층(12)에는 손상층(14)이 형성된다. 이 손상층(14)은 P형웰층(12)에 있어서 독출시의 전압이 인가된 때에 늘어나는 공핍층의 깊이보다 깊으면서 기록시의 전압이 인가된 때에 늘어나는 공핍층의 깊이보다 얕은 영역에 Ar이온의 분포의 피크가 오는 듯한 위치에 형성된다. 즉, N형실리콘기판(11)의 내부의 영역이며, 독출시의 공핍층내에는 포함되지 않고, 기록시의 공핍층내에 포함되는 영역에, 손상층(14)의 밀도분포의 극대치가 위치하도록 형성된다. 이때, 상기 이온주입의 조건은 가족에너지가 상기 영역에 Ar이온 분포의 피크가 오는 듯한 에너지로 되어, 도오즈량이 5×1015㎝-2이상으로 된다.
이후 상기 N형실리콘기판(11)의 표면소자영역(11a)에는 온도가 800℃에서, HCl과 O2의 혼합분위기에 의해 두께가 100Å정도의 게이트절연막(15)이 형성된다.
다음에 제1도에 나타낸 바와 같이 상기 게이트절연막(15) 및 소자분리영역(13)상에는 LPCVD(Low Pressure Chemical Vapor Deposition)법에 의해 두께가 2000Å 정도의 제1다결정 실리콘층(16a)이 퇴적된다. 이후, 온도가 850℃, POCl3분위기중에서 30분간 가열됨으로써 제1다결정 실리콘층(16a)에는 인이 첨가된다.
이후, 상기 다결정 실리콘층(16a)의 위에는 3층구조의 ONO막(17)이 형성된다. 즉, 다결정 실리콘층(16a)의 위에는 온도가 1000℃, N2, HCl, O2의 혼합분위기중에서 가열됨으로써 두께가 150Å 정도의 바닥산화막(17a)이 형성된다. 다음에 이 바닥산화막(17a)의 위에는 LPCVD법에 의해 두께가 150Å 정도의 질화실리콘막(17b)이 퇴적된다. 이후, 이 질화실리콘막(17b)의 위에는 온도가 950℃에서 50분간, 수소연소산화가 행해짐으로써 두께가 40Å 정도의 제1산화막(17c)이 형성된다.
다음에 상기 ONO막(17)의 위에는 LPCVD법에 의해 두께가 4000Å 정도의 제2다결정 실리콘층(18a)이 퇴적된다. 이후, 온도가 900℃, POCl3분위기중에서 가열됨으로써 상기 제2다결정 실리콘층(18a)에는 인이 첨가된다. 다음에 상기 제1, 제2다결정 실리콘층(16a,18a) 및 ONO막(17) 각각은 리소그래피법에 의해 가공된다. 이것에 의해 상기 게이트절연막(15)의 위에는 부유게이트(16)가 형성되고, 이 부유게이트(16)위에는 ONO막 (17)을 매개로 제어게이트(18)가 형성된다.
이후, 상기 부유게이트(16) 및 제어게이트(18)는 온도가 900℃의 O2분위기중에서 10분간 가열되어 산화된다. 다음에 상기 제어게이트(18) 및 소자분리영역(13)을 마스크로해서 N형실리콘기판(11)에는 가속에너지가 50keV, 도우즈량이 1×1014㎝-2에서 As가 이온주입된다. 이것에 의해 N형실리콘기판(11)의 P형의 웰층(12)에는 소스·드레인 영역의 확산층(19)이 자기정합적으로 형성된다. 이후 상기 부유게이트(16) 및 제어게이트(18)는 온도가 950℃의 O2분위기중에서 30분간 가열되어 산화되다. 이것에 의해 제어게이트(18)의 위 및 측면, 부유게이트(16), ONO막(17)의 측면에는 제2산화막(20)이 형성된다.
상기 실시예에 의하면 N형실리콘기판(11)의 표면상에 소자분리영역(13)을 형성하고, 이 소자분리영역(13)을 마스크로 해서 Ar이 이온주입됨으로써 N형실리콘기판(11)의 P형의 웰층(12)에 손상층(14)을 형성한다. 이 손상층(14)을 P형의 웰층(12)에 있어서, 독출시의 전압이 인가되었을 때에 늘어나는 공핍층의 깊이보다 깊으면서 기록시의 전압이 인가되었을 때에 늘어나는 공핍층의 깊이보다 얕은 영역에 Ar이온의 분포의 피크가 오는 것과 같은 위치에 형성하고 있다. 따라서 상기 손상층(14)을 기록시의 전압이 인가되었을 때에 늘어나는 공핍층의 깊이보다 얕은 영역에 형성함으로써 제4도에 나타낸 바와 같이 제조프로세스의 유동에 의해 기록시에 게이트절연막에 걸리는 전계 E가 증가해도 부유게이트(16)에 주입되는 전류 I를 소정의 값으로 억제할 수 있다. 즉, 기록시에 게이트절연막에 걸리는 전계 E에 의해 최소값(21)과 최대값(22)과의 폭이 있어도 부유게이트(16)에 주입되는 전류 I를 소정의 값으로 할 수 있다. 이 결과 제5도에 나타낸 바와 같이 기록후의 임계치의 분포를 좁게할 수 있고 이 임계치를 용이하게 허용범위내로 억제할 수 있다. 또한 상기 손상층(14)을 독출시의 전압이 인가되었을 때에 늘어나는 공핍층의 깊이보다 깊은 영역에 형성함으로써 불휘발성 반도체기억장치에서 데이터를 독출하는 경우에 상기 손상층(14)의 영향을 받는일이 없다. 즉, 독출동작시에 손상층(14)으로부터 나쁜영향을 받는 일이 없다.
오히려 상기 실시예에서는 Ar을 이온주입함으로써 P형의 웰층(12)에 손상층(14)을 형성하고 있지만 다른 방법에 의해 P형의 웰층(12)에 상기 손상층(14)과 동일한 효과가 있는 층을 형성할 수도 있다.
또한 손상층(14)을 형성하는 경우의 이온주입의 조건으로서 5×1015㎝-2이상의 도우즈량을 이용하고 있지만 이 도우즈량에 한하지 않고 후공정의 열공정에서 데미지가 회복되지 않는 것같은 조건이라면 다른 도우즈량을 이용할 수도 있다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 반도체기판의 내부의 영역이고 데이터의 독출시의 공핍층내에는 포함되지 않으며, 기록시의 공핍층내에 포함되는 영역에 밀도의 최대치가 위치하도록 손상층을 형성하고 있다. 따라서 기록후의 임계치를 허용범위내로 용이하게 억제할 수 있는 불휘발성 반도체기억장치를 제공할 수 있다.
Claims (1)
- 반도체기판과, 이 반도체기판의 표면상에 설치된 게이트절연막, 이 게이트절연막의 위에 설치된 제1게이트, 이 제1게이트의 위에 절연막을 매개로 설치된 제2게이트, 이 제2게이트를 마스크로 이용해서 상기 반도체기판의 표면에 자기정합적으로 형성된 소스·드레인영역 및, 상기 제1게이트의 아래에 위치하는상기 반도체기판의 내부의 영역이고, 데이터의 독출시의 공핍층내에는 포함되지 않으며, 기록시의 공핍층내에 포함되는 영역에 밀도의 최대치가 위치하도록 형성된 손상층을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체 기억장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31570193A JP3541958B2 (ja) | 1993-12-16 | 1993-12-16 | 不揮発性半導体記憶装置 |
| JP93-315701 | 1993-12-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950021016A KR950021016A (ko) | 1995-07-26 |
| KR0147449B1 true KR0147449B1 (ko) | 1998-08-01 |
Family
ID=18068513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034322A KR0147449B1 (ko) | 1993-12-16 | 1994-12-15 | 불휘발성 반도체기억장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5514896A (ko) |
| JP (1) | JP3541958B2 (ko) |
| KR (1) | KR0147449B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07142565A (ja) * | 1993-11-16 | 1995-06-02 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100215891B1 (ko) * | 1996-12-26 | 1999-08-16 | 구본준 | 마스크 롬 코딩방법 |
| KR100416816B1 (ko) * | 1996-12-30 | 2004-04-06 | 주식회사 하이닉스반도체 | 반도체소자의플로팅게이트형성방법 |
| JPH10256400A (ja) * | 1997-03-10 | 1998-09-25 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP3424898B2 (ja) * | 1997-09-17 | 2003-07-07 | 松下電器産業株式会社 | 不揮発性半導体記憶装置の書き換え方法 |
| KR100290884B1 (ko) * | 1998-05-04 | 2001-07-12 | 김영환 | 반도체소자및그제조방법 |
| US6103582A (en) * | 1998-08-13 | 2000-08-15 | Industrial Technology Research Institute | Method to suppress boron penetration in P+ mosfets |
| US6048766A (en) * | 1998-10-14 | 2000-04-11 | Advanced Micro Devices | Flash memory device having high permittivity stacked dielectric and fabrication thereof |
| US6005285A (en) * | 1998-12-04 | 1999-12-21 | Advanced Micro Devices, Inc. | Argon doped epitaxial layers for inhibiting punchthrough within a semiconductor device |
| US6455903B1 (en) * | 2000-01-26 | 2002-09-24 | Advanced Micro Devices, Inc. | Dual threshold voltage MOSFET by local confinement of channel depletion layer using inert ion implantation |
| FR2807208B1 (fr) | 2000-03-29 | 2003-09-05 | St Microelectronics Sa | Dispositif semi-conducteur de memoire non volatile et procede de fabrication correspondant |
| JP4065671B2 (ja) * | 2001-08-31 | 2008-03-26 | シャープ株式会社 | 不揮発性半導体記憶装置、その製造方法及びその動作方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1345818A (en) * | 1971-07-27 | 1974-02-06 | Mullard Ltd | Semiconductor devices |
| DE3576245D1 (de) * | 1984-05-17 | 1990-04-05 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines nichtfluechtigen halbleiter-eeprom-elementes. |
| EP0366423B1 (en) * | 1988-10-25 | 1994-05-25 | Matsushita Electronics Corporation | Manufacturing method of semiconductor non-volatile memory device |
| JPH0338044A (ja) * | 1989-07-05 | 1991-02-19 | Toshiba Corp | 半導体装置の製造方法 |
| DE59107276D1 (de) * | 1990-09-25 | 1996-02-29 | Siemens Ag | Abschaltbarer Thyristor |
| US5379253A (en) * | 1992-06-01 | 1995-01-03 | National Semiconductor Corporation | High density EEPROM cell array with novel programming scheme and method of manufacture |
-
1993
- 1993-12-16 JP JP31570193A patent/JP3541958B2/ja not_active Expired - Fee Related
-
1994
- 1994-12-15 US US08/356,557 patent/US5514896A/en not_active Expired - Lifetime
- 1994-12-15 KR KR1019940034322A patent/KR0147449B1/ko not_active IP Right Cessation
-
1995
- 1995-05-25 US US08/451,442 patent/US5518943A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5518943A (en) | 1996-05-21 |
| JP3541958B2 (ja) | 2004-07-14 |
| KR950021016A (ko) | 1995-07-26 |
| JPH07169863A (ja) | 1995-07-04 |
| US5514896A (en) | 1996-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6518122B1 (en) | Low voltage programmable and erasable flash EEPROM | |
| US4822750A (en) | MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide | |
| US4701776A (en) | MOS floating gate memory cell and process for fabricating same | |
| KR100221062B1 (ko) | 플래시메모리 및 그 제조방법 | |
| US6770931B2 (en) | Nonvolatile semiconductor memory device and method for fabricating the same | |
| JP2817393B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS61136274A (ja) | 半導体装置 | |
| KR0147449B1 (ko) | 불휘발성 반도체기억장치 | |
| EP0160003B1 (en) | Mos floating gate memory cell and process for fabricating same | |
| US4135289A (en) | Method for producing a buried junction memory device | |
| JPH06163925A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US6025229A (en) | Method of fabricating split-gate source side injection flash memory array | |
| US5245212A (en) | Self-aligned field-plate isolation between active elements | |
| KR100195678B1 (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
| KR100523771B1 (ko) | 불휘발성 반도체 기억 장치 | |
| JPS6255710B2 (ko) | ||
| JP2595058B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPS62265765A (ja) | 半導体装置の製造方法 | |
| JPH02295169A (ja) | 不揮発性半導体記憶装置 | |
| JP3869066B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP3691285B2 (ja) | 不揮発性半導体記憶装置 | |
| KR0147649B1 (ko) | 불휘발성 반도체 메모리 장치 제조방법 | |
| KR100383083B1 (ko) | 저전압 구동 플래쉬 메모리 및 그 제조 방법 | |
| KR100209338B1 (ko) | 불휘발성 반도체 메모리 장치의 제조방법 | |
| JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19941215 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19941215 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980227 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19980518 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19980518 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20010427 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020430 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030430 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040430 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050502 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060502 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070430 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080428 Start annual number: 11 End annual number: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20090429 Year of fee payment: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090429 Start annual number: 12 End annual number: 12 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20110409 |