[go: up one dir, main page]

KR0147156B1 - 필름 온 칩 패키지와 그 제조방법 - Google Patents

필름 온 칩 패키지와 그 제조방법

Info

Publication number
KR0147156B1
KR0147156B1 KR1019950009995A KR19950009995A KR0147156B1 KR 0147156 B1 KR0147156 B1 KR 0147156B1 KR 1019950009995 A KR1019950009995 A KR 1019950009995A KR 19950009995 A KR19950009995 A KR 19950009995A KR 0147156 B1 KR0147156 B1 KR 0147156B1
Authority
KR
South Korea
Prior art keywords
chip
film
insulating film
package
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950009995A
Other languages
English (en)
Other versions
KR960039228A (ko
Inventor
김강산
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019950009995A priority Critical patent/KR0147156B1/ko
Publication of KR960039228A publication Critical patent/KR960039228A/ko
Application granted granted Critical
Publication of KR0147156B1 publication Critical patent/KR0147156B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 패키지에서 필름 온 칩(FILM ON CHIP) 패키지에 관한 것으로, 특히 절연 필름상에 칩을 부착하여 골드(GOLD) 프린팅에 의한 패턴을 형성하는 반도체 패키지에 관한 것이다. 칩의 본드패드부분과 절연 필름의 펀치부가 정확히 일치하도록 절연 필름상에 칩을 부착하고, 이러한 상태에서 필름에 골드(GOLD)로 프린팅하여 패턴을 형성토록 함을 특징으로 하여, 칩 설계 및 리드 구성 설계등에 구애를 받지 않고 사용자가 리드를 변경하여 설계가능토록 제작이 가능한 패키지를 제공할 수 있어서 매우 유용하다.

Description

필름 온 칩(FILM ON CHIP) 패키지와 그 제조 방법
제1도는 본 발명 필름 온 칩(FILM ON CHIP) 패키지의 일 실시예를 보여주는 구성 단면도.
제2도는 제1도의 평면도.
제3도는 본 발명 필름 온 칩(FILM ON CHIP) 패키지의 제조 공정을 보여주는 도면으로,
(a)도는 칩과 절연 필름을 접착하는 과정을 나타내는 실시도.
(b)도는 칩과 절연 필름을 접착 후 골드 프린팅을 실시한 상태의 사시도.
(c)도는 (b)도의 단면도.
(d)도는 골드 프린팅 완료후 절연필름을 접착한 상태의 단면도.
(e)도는 칩 하면에 도포를 실시한 상태의 단면도.
(f)도는 필름을 커팅하여 완성된 필름 온 칩(FILM ON CHIP) 패키지를 보여주기 위한 도면이다.
본 발명은 반도체 패키지에서 필름 온 칩(FILM ON CHIP) 패키지에 관한 것으로, 특히 칩 위에 절연 필름을 부착하여 필름에 도전체를 프린팅하는 방식을 사용한 반도체 패키지 및 그 제조방법에 관한 것이다.
일반적으로, 반도체 패키지를 제조하는 공정은 웨이퍼를 단일 칩으로 분리하여, 분리된 칩을 리드 프레임에 접합한 후 칩과 리드 프레임을 배선하는 와이어본딩을 하고, 수지에 의해 칩을 봉하는 몰딩 과정(이후 과정은 생략한다)을 순차적으로 수행하였다.
상기와 같은 일반적인 반도체 패키지를 형성함에 있어서, 와이어본딩은 금선(골드)을 열압착법, 초음파법 등을 이용하여 본드패드와 내부리드를 결합하는데, 이때 칩이 복잡해짐에 따라 칩의 설계 및 리드를 구성하는 과정에서 많은 장애가 발생하였다.
이를 위해 리드 온 칩 방식이 개발되었으나, 여전히 와이어 본딩이 요구되고 이에따른 와이어 본딩 자체의 문제점은 해소되지 않았다. 또한 칩을 보드에 플립칩 형태로 표면 실장하는 방식이 개발되어 있으나, 본드 자체가 설정 패턴을 에칭 등의 방식으로 대량생산 하여야 하기에 환경오염의 문제가 있고, 사용자가 쉽게 패턴을 구현 변경하기 어려운 단점이 있었다.
본 발명은 상기와 같은 기존의 문제점을 해결코자 하는 것으로, 칩의 본드패드부분과 절연 필름의 펀치부가 정확히 일치하도록 절연 필름상에 칩을 부착하고, 이러한 상태에서 필름에 도전체로 프린팅 방식의 패턴을 구현시킴을 특징으로 하여, 칩 설계 및 리드 구성 설계등에 구애를 받지 않고 리드를 변경하여 설계가능토록 제조 가능한 패키지를 제공하고자 하는 것이다.
즉, 본 발명은 칩의 본드패드부분과 제1절연필름의 펀치부가 정확히 일치하도록 절연 필름상에 칩을 부착하고, 이 상태에서 원하는 패턴을 형성하기 위한 수단으로 필름에 골드(GOLD) 등의 도전체로 프린팅하며, 이때 프린팅에 의해 골드가 필름의 펀치부에 인입되어 칩의 본드 패드와 적정하중에 의한 접착이 이루어지도록 한 후, 일정시간동안 가공한 상태에서 프린팅한 상면에 다시 제2절연필름을 제1절연필름의 컨텍트부가 덮히지 않토록 열 압착에 의해 부착하고, 이 상태에서 칩의 하면에 코팅수지로 일정부위를 도포하며, 코팅이 완료되면 사용자가 요구하는 형상으로 필름을 커팅함으로서 완성된 패키지를 얻을 수 있다. 이때 골드 프린팅은 사용자가 원하는 패턴의 형태를 미리 설계하고, 이를 실크스크린과 같은 방법으로 프린팅 함이 바람직하다.
이하 도면을 참조하여 상세히 설명한다.
제1도는 본 발명 필름 온 칩(FILM ON CHIP) 패키지의 일 실시예를 보여주는 구성 단면도이다.
즉, 상기와 같은 본 발명의 실시예에서는, 본드패드(7)를 포함하고 있는 칩(1)의 상면에, 본드패드(7)들과 펀치부(7-1)가 정확히 일치하도록 펀치부(7-1)를 포함하여 이루어진 제1절연필름(2)이 접착되고, 접착된 제1절연필름(2)의 위에 골드(3)가 원하는 패턴을 형성토록 프린팅되며, 골드(3)가 프린팅 되어 있는 제1절연필름(2)의 컨텍트부(8)가 덮히지 않을 정도로 제1절연필름(2)의 위에 제2절연필름(4)이 열압착되어 있으며, 상기 제1절연필름(2)의 하면 일부(컨텍트부(8)를 제외한 부분)와 칩(1)의 상면을 제외한 부분이 코팅 수지(5)로 코팅되어 있다.
이때 칩의 본드패드와 골드의 접착은 골드를 프린팅때의 적정하중에 의해 이루어진다. 이것을 평면도로 도시하면 제2도와 같이 도시할 수 있다(도면의 생략은 제3(f)도와 동일하므로 생략한다).
이것을 제조할 때에는 제3도에서와 같은 과정을 통해 이루어진다.
제3도는 본 발명 필름 온 칩(FILM ON CHIP) 패키지의 공정을 보여주는 도면으로, (a)도는 칩과 절연 필름을 접착하는 과정을 나타내는 실시도, (b)도는 칩과 절연 필름을 접착 후 골드 프린팅을 실시한 상태의 사시도, (c)도는 (b)도의 단면도, (d)도는 골드 프린팅 완료 후 절연 필름을 접착한 상태의 단면도, (e)도는 칩 하면에 도포를 실시한 상태의 단면도, (f)도는 필름을 커팅하여 완성된 필름 온 칩(FILM ON CHIP) 패키지를 보여주기 위한 도면이다.
즉, (a)도와 같이 칩(1) 상면의 본드패드(7)와 동일한 위치에 동일한 크기의 형태로 펀치(7-1)되어 있는 제1절연필름(2)을 칩(1) 위에 정확히 정렬하여 제1절연필름(2)과 칩(1)을 접착/부착한다. 이때 칩(1)의 본드 패드부(7)는 제1절연필름(2)의 펀치부(7-1)와 정확히 일치하도록 한다.
(a)도에 의해 제1절연필름(2)과 칩(1)을 접착상태에서, (b)도와 같이 제1절연필름(2)의 상면에 골드(또는 알루미늄)를 이용하여 요구되어 지는 패턴을 프린팅한다. 이때 골드를 프린팅 하는 방법은 실크스크린 또는 등사기의 원리를 이용하는 것이 바람직하며, 형성되는 패턴이 지나는 경로는 절연필름(2)의 상면으로 지나게 되므로 최소의 경로를 형성할 수 있다.
이때, 칩(1)상의 본드패드(7)와 패턴은 (c)도와 같이 절연필름(2)의 펀치부(7-1)에 골드가 인입하여 접속되는데, 본드패드(7)에 골드의 접착은 프린팅시 적정 하중에 의하여 행해진다.
상기와 같이 골드에 의한 패턴 프린팅 완료 후, 일정시간 가공한 상태의 자재(c도의 상태)에 (d)도와 같이 제2절연필름(4)을 덮어 열압착에 의해 부착시킴으로써 골드 프린팅 된 패턴을 보호토록 한다. 이때, 제1절연필름의 컨텍트부는 덮지 않도록 한다.
그리고, (e)도와 같이 칩(1)의 하면에 코팅수지로 일정부위 코팅을(도포)를 실시한다.
코팅이 (e)도와 같이 완료된 상태의 자재를 (f)도와 같이 요구되는 형상으로 필름을 절단한다.
상기 제2도의 (a)에서 (f)도의 공정을 거쳐 필름 온 칩(FILM ON CHIP;FOC)이 완성된다.
상술한 바와 같이 본 발명은 반도체 칩의 패턴을 형성함에 있어서, 골드 또는 알루미늄등을 이용하여 프린팅함으로써 원하는 형상의 패턴을 용이하게 생성할 수 있을 뿐만 아니라, 프린팅시 절연필름 상면으로 패턴을 형성할 수 있으므로 최소경로로 패턴을 형성할 수 있어서 매우 유용하다.

Claims (5)

  1. 반도체 패키지를 형성함에 있어서, 수개의 본드패드를 포함하고 있는 칩과, 상기 칩의 각 본드패드와 정확히 일치하는 펀치부를 포함하여 이루어져 칩의 상면에 접착되는 제1절연필름과, 상기 접착된 제1절연필름의 위에 프린팅에 의해 본드패드와 접속되며, 동시에 원하는 패턴 및 외부터미날용 컨텍트부를 형성토록 배설된 도전체를 포함하여 이루어진 것을 특징으로 하는 필름 온 칩(FILM ON CHIP) 패키지.
  2. 제1항에 있어서, 상기 프린팅된 도전체를 보호하기 위한 제2절연필름을 부가하여 이루어 지며; 이 제2절연필름은 제1절연필름의 컨텍트부분이 덮히지 않을 정도로 제1절연필름의 위에 열압착 된 것을 특징으로 하는 필름 온 칩(FILM ON CHIP) 패키지.
  3. 제1항에 있어서, 상기 제1절연필름 하면의 컨텍트부를 제외한 부분과 칩의 상면을 제외한 부분이 코팅 수지로 코팅되어 있음을 특징으로 하는 필름 온 칩 (FILM ON CHIP) 패키지.
  4. 반도체 패키지를 제조하는 방법에 있어서, 칩 상면의 본드패드와 동일한 위치에 동일한 크기와 형태로 펀치되어 있는 제1절연필름의 펀치공을 칩 상면의 본드패드에 정확히 일치하도록 정렬하여 제1절연필름과 칩을 접착하는 단계와; 칩상의 본드패드와 절연필름의 펀치부에 도전체가 인입하여 접속되도록 제1절연 필름의 상면에 도전체를 이용하여 요구되어지는 패턴을 프린팅하여 형성하는 단계와; 프린팅된 패턴을 보호하기 위해 제1절연필름의 컨텍트부가 덮히지 않게 제2절연필름을 제1절연필름에 열압착에 의해 접착하는 단계와; 칩의 하면 및 측면을 코팅수지로 도포하는 단계와; 요구되는 형상으로 필름을 절단하여 외형을 형성토록 하는 단계를 순차 수행함을 특징으로 하는 필름 온 칩(FILM ON CHIP) 패키지 제조 방법.
  5. 제4항에 있어서, 상기 도전체 프린팅은 도전체의 용융점 보다 높은 온도와 도전체가 본드패드와 접속될 정도의 압력에서 실크스크린의 원리를 이용함을 특징으로 하는 필름 온 칩(FILM ON CHIP) 패키지 제조 방법.
KR1019950009995A 1995-04-26 1995-04-26 필름 온 칩 패키지와 그 제조방법 Expired - Fee Related KR0147156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950009995A KR0147156B1 (ko) 1995-04-26 1995-04-26 필름 온 칩 패키지와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950009995A KR0147156B1 (ko) 1995-04-26 1995-04-26 필름 온 칩 패키지와 그 제조방법

Publications (2)

Publication Number Publication Date
KR960039228A KR960039228A (ko) 1996-11-21
KR0147156B1 true KR0147156B1 (ko) 1998-11-02

Family

ID=19413032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950009995A Expired - Fee Related KR0147156B1 (ko) 1995-04-26 1995-04-26 필름 온 칩 패키지와 그 제조방법

Country Status (1)

Country Link
KR (1) KR0147156B1 (ko)

Also Published As

Publication number Publication date
KR960039228A (ko) 1996-11-21

Similar Documents

Publication Publication Date Title
KR100294719B1 (ko) 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임
US5717252A (en) Solder-ball connected semiconductor device with a recessed chip mounting area
US6022758A (en) Process for manufacturing solder leads on a semiconductor device package
US6790711B2 (en) Method of making semiconductor device
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
KR960012397A (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
KR960019680A (ko) 반도체디바이스패키지 방법 및 디바이스 패키지
JP2003017518A (ja) 混成集積回路装置の製造方法
JP2004071898A (ja) 回路装置およびその製造方法
US6271057B1 (en) Method of making semiconductor chip package
US6563209B1 (en) Lead frame for semiconductor device
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
KR0147156B1 (ko) 필름 온 칩 패키지와 그 제조방법
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 ｔａｂ테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
JP3174238B2 (ja) 半導体装置およびその製造方法
JP2005522028A (ja) 半導体デバイスのパッケージング・システム
JP2568057B2 (ja) 集積回路装置
JP2000228457A (ja) 半導体装置、その製造方法及びテープキャリア
KR100336762B1 (ko) 칩 사이즈 패키지 및 그 제조방법
JP2000077595A (ja) リードフレーム及び半導体集積回路装置
KR100379086B1 (ko) 반도체패키지제조방법
JPH039541A (ja) 半導体装置の製造方法
KR100337453B1 (ko) 써킷테이프를 이용한 반도체패키지의 제조방법
KR100337457B1 (ko) 반도체패키지의 제조 방법
JP2726648B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120516

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120516

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000