[go: up one dir, main page]

KR0140445B1 - 반도체장치의 금속배선 형성방법 및 구조 - Google Patents

반도체장치의 금속배선 형성방법 및 구조

Info

Publication number
KR0140445B1
KR0140445B1 KR1019940000927A KR19940000927A KR0140445B1 KR 0140445 B1 KR0140445 B1 KR 0140445B1 KR 1019940000927 A KR1019940000927 A KR 1019940000927A KR 19940000927 A KR19940000927 A KR 19940000927A KR 0140445 B1 KR0140445 B1 KR 0140445B1
Authority
KR
South Korea
Prior art keywords
metal wiring
layer
semiconductor device
via hole
sidewalls
Prior art date
Application number
KR1019940000927A
Other languages
English (en)
Other versions
KR950024269A (ko
Inventor
박유배
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940000927A priority Critical patent/KR0140445B1/ko
Publication of KR950024269A publication Critical patent/KR950024269A/ko
Application granted granted Critical
Publication of KR0140445B1 publication Critical patent/KR0140445B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택부에 도전층으로된 사이드월을 형성하고 그 위에 텅스텐을 선택증착하여 상부금속배선과의 연결을 개선한 반도체장치의 금속배선 형성방법 및 구조에 관한것이다.
본 발명의 반도체장치 금속배선 형성방법은 하지층 상에 절연막을 증착하고 상기 절연막을 선택적으로 식각하여 바이홀을 형성하는 단계와, 전면에 폴리실리콘막을 형성하고 상기 폴리실리콘막에 실리콘이온을 주입하는 단계와, 상기 이온 주입된 폴리실리콘막을 비등방성 식각하여 상기 비아홀 측벽에 사이드월을 형성하는 단계와, 상기 사이드월에 주입된 이온을 시드로 금속층을 선택적으로 증착하는 단계와, 상기 금속층 및 절연막 상에 상부금속배선을 형성하는 단계를 포함하며, 본 발명의 구조는 상부금속배선과 연결될 부위를 가진 하지층과, 상기 하지층상에 위치하고 상부금속배선과 연결될 부위를 개방하는 비아홀을 가진 절연막과, 상기 절연막과 접촉하고 비아홀 측벽에 형성한 사이드월과, 상기 비아홀 저부 및 사이드월 상에 형성한 금속층과, 상기 금속층 위에 형성한 상부금속배선을 포함한다.

Description

반도체장치의 금속배선 형성방법 및 구조
제1도는 종래의 반도체장치 금속배선 공정단면도이다.
제2도는 본 발명의 반도체장치 금속배선 공정단면도이다.
* 도면의 주요부분에 대한 부호의 설명
11, 21:하지층 28:폴리실리콘
12, 22:절연막 23:포토레지스트
13:몰리부덴 29:사이드윌
14, 24:이온주입 15, 25:비아홀
16, 26:금속층 17, 27:상부금속배선
본 발명은 반도체장치의 금속배선 방법에 관한 것으로 특히 콘택부에 사이드윌을 형성하고 그 위에 텅스텐을 선택즈착하여 상부금속배선과의 연결을 개선한 반도체장치의 금속배선 형성방법 및 구조에 관한것이다.
반도체장치의 제조 중에 필요한 반도체기판-금속배선간 혹은 다층 금속배선간의 접합을 위하여, 콘택홀 또는 비아홀을 형성한 후 금속을 증착하였다. 그래서 콘택홀과 비아홀에 모두 적용하여 증착할 수 있고, 실리콘 위에만 선택적인 증착이 가능한 고용융점금속을 이용한 선택금속증착(Selective Metal Deposition)방법을 사용하였다. 이 방법에 의한 고용융점금속으로 선택하여 증착한 텅스텐(용융점 3377℃)의 금속층은 Si위에만 형성하고 SiO2위에는 형성하지 않으며, 형성된 금속층은 비아홀에 대한 평탄화 특성이 우수하여 별도의 공정없이 상부금속배선의 연결이 가능하다.
이러한 종래의 반도체장치의 금속배선 방법은 제1도에 도시되어 있다.
첨부한 도면을 참조하여 종래 방법을 설명하면 다음과 같다.
먼저 (a)도와 같이 반도체장치공정 중 제조된 반도체기판 또는 하부배선층의 하지층(11)위에 산화막을 증착하여 절연막(12)을 형성한다.
그 위에 몰리부덴(13, Molybdenum, 원자번호 42)을 증착한다. 다음 몰리부덴(13)에 콘택부위를 패터닝하고 패턴이 형성된 몰리브덴(13)을 마스크로한 식각 공정에 의해 비아홀(15)이 될 부분의 절연막(12)을 식각하며 비아홀(15)을 형성한다.
그리고 몰리브덴(13)을 마스크로 사용하여 비아홀(15) 부위에만 실리콘 또는 텅스텐 이온으로 이온주입(14)공정을 실시한다.
이온 주입(14)공정이 완료되면, (b)도에 도시된 바와 같이 몰리부덴(13) 마스크를 제거하고 실리콘 또는 텅스텐 이온을 주입한 비아홀(15)에 불화 텅스텐(WF6)을 사용한 선택증착방법에 의하여 금속층(16)을 형성한다.
그리고 (c)도와 같이 상부 금속층을 증착 및 식각하여 상부금속배선(17)을 형성한다.
그런데, 종래의 반도체장치의 금속배선 형성방법은 빙홀을 형성하여 하지층과 상층금속배선을 연결해야 할 경우에, 비아홀의 어스펙트비(홀의 깊이/홀의 폭)가 크거나 프로필이 수직에 가까울수록 스텝 커버리지 특성때문에 비아홀을 통하여 두 층의 연결이 않되는 문제가 발생한다.
또한 비아홀의 측벽은 수직에 가까운 형태이어서 측벽에는 텅스텐의 선택증착시에 시드(seed)가 될 이온을 주입하는 데에도 문제가 발생하게 되었다. 비아홀 측벽에 이온주입이 않되거나 불충분한 결과로, 비아홀 측벽에는 텅스텐 금속층이 형성하지 않아서 상부금속배선형성시 배선의 두께가 끊어지거나 얇은 부분이 생기는 문제가 있다.
본 발명은 이와 같은 단점을 해결하여 큰 값의 어스펙트비를 갖거나, 프로필이 수직에 가까운 콘택, 특히 미세 콘택에서 하지층-상부 금속배선의 연결을 개선한 반도체장치의 금속배선 형성방법 및 구조를 제공하는데 목적이 있다.
이러한 목적을 위하여 이온주입한 폴리실리콘으로 비아홀 측벽에 사이드월을 형성하고 비아홀과 사이드월에 금속층을 선택증착하여 상부금속배선의 스텝커버리지를 개선하였다.
본 발명의 반도체장치 금속배선 형성방법은 하지층 상에 절연막을 증착하고 상기 절연막을 선택적으로 식각하여 비아홀을 형성하는 단계와, 전면에 폴리실리콘막을 형성하고 상기 폴리실리콘막에 실리콘 이온을 주입하는 단계와, 상기 이온 주입된 폴리실리콘막을 비등방성 식각하여 상기 비아홀 측벽에 사이드월을 형성하는 단계와, 상기 사이드월에 주입된 이온을 시드로 금속층을 선택적으로 증착하는 단계와, 상기 금속층 및 절연막 상에 상부금속배선을 형성하는 단계를 포함하여 이루어진다.
본 발명의 반도체장치의 금속배선 구조는 상부금속배선과 연결될 부위를 가진 하지층과, 상기 하지층상에 위치하고 상부금속배선과 연결될 부위를 개방하는 비아홀을 가진 절연막과, 상기 절연막과 접촉하고 비아홀 측벽에 형성한 사이드월과, 상기 비아홀 저부 및 사이드월상에 형성한 금속층과, 상기 금속층 위에 형성한 상부금속배선을 포함한다.
상기 사이드월은 실리콘 또는 텅스텐 이온이 주입된 폴리실리콘으로 형성하며, 상기 금속층은 선택적으로 증착하여 형성한 텅스텐이다.
제2도는 본 발명에 의한 반도체장치의 금속배선 형성방법을 도시한 것이다.
첨부한 제2도를 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
먼저 (a)도와 같이 상부금속배선과 연결될 반도체기판 또는 하부금속배선의 하지층(21)위에 산화막으로 절연막(22)을 증착하고, 사진식각공정으로 측벽과 저부로 이루어진 비아홀(25)을 형성한다.
다음에 절연막(22)과 비아홀(25)위에 폴리실리콘(28)을 증착하고, 네가티브 이미지의 포토레지스트(23)를 도포하고 비아홀이 열린 포토레지스트 패턴을 형성한 뒤, 이 패턴에 의하여 비아홀내의 폴리실리콘(28)에 이온을 주입하는 이온주입(24)고정을 실시한다. 이 공정에서 주입하는 이온은 다음 공정에서 선택증착할 고용융점금속의 시드로 실리콘 또는 텅스텐으로 한다. 그리고 폴리실리콘(28)과 폴리실리콘-하지층의 경계면 바로 아래에서 이온농도가 최대가 되도도록 실시한다.
이어서 (b)도와 같이 포토레지스트(23)를 제거하고 비아홀(25)내의 이온이 주입된 폴리실리콘(28)만 남도록 비등방성식각하여 비아홀 측벽에 도전층으로된 사이드월(29)을 형성한다.
그리고 사이드월(29)과 비아홀 저부에 불화 텅스텐(WF6)을 사용하여 선택증착(Selctive Deposion)방법으로 텅스텐을 증착하여 금속층(26)을 형성한다. 사이드월(29)과 비아홀(25) 저부에 주입한 실리콘 또는 텅스텐 이온을 시드(seed)로 텅스텐의 선택적인 증착이 일어난다. 이와 같이 본 발명에서 형성한 금속층(26)은 기하학적 모양을 갖는 비아홀(25)전체에 같은 두께로 형성한다.
마지막으로 (c)도에 도시된 바와 같이, 금속을 증착하고 사진식각방법으로 식각하여 상부금속배선(27)을 완성한다. 비아홀(25)내에 텅스텐의 선택증착의 결과로 형성된 금속층(26)에 의해 상부금속배선(27)의 연결시 스탭커버리지가 개선된다.
본 발명은 비아홀에 폴리실리콘을 증착함으로서 프로필이 수직에 가가운 비아홀의 경우에도 비아홀에 고르게 이온주입할 수 있는 효과가 있다.
또한 이온주입에 의하여 시드가 형성딘 폴리실리콘으로 사이드월을 형성하므로 금속층 형성시 비아홀 저부와 사이드월 위에 같은 두께로 증착하도록 하는 효과가 있다.
금속층이 비아홀과 사이드월에 고르게 증착하므로 상부 금속배선의 스텝거버리지를 개선하여 반도체장치의 신뢰도를 증가시키는 효과가 있다.

Claims (8)

  1. 반도체장치 금속배선 형성방법에 있어서, 하지층 상에 절연막을 증착하고 상기 절연막을 선택적으로 식각하여 비아홀을 형성하는 단계와, 전면에 폴리실리콘막을 형성하고, 상기 폴리실리콘막에 실리콘 이온을 주입하는 단계와, 상기이온 주입된 폴리실리콘막을 비등방성식각하여 상기 비아홀 측벽에 사이드월을 형성하는 단계와, 상기 사이드월에 주입된 이온을 시드로 금속층을 선택적으로 증착하는단계와, 상기 금속층 및 절연막 상에 상부금속배선을 형성하는 단계를 포함하여 이루어진 반도체장치의 금속배선 형성방법.
  2. 제1항에 있어서, 상기 폴리실리콘막에 실리콘 이온 대신에 텅스텐이온을 주입하는 것을 특징으로 하는 반도체장치의 금속배선 형성방법.
  3. 제1항에 있어서, 상기 이온주입은 폴리실리콘막과 폴리실리콘-하지층의경계면 바로아래에서 이온농도가 최대가 되도록 실시하는 것을 특징으로 하는 반도체 장치의금속배선 형성방법.
  4. 반도체장치의 금속배선에 있어서, 상부금속배선과 연결될 부위를 가진 하지층과, 상기하지층상에 위치하고 상기 상부금속배선과 연결될 부위를 개방하는 비아홀을 가진 절연막과, 상기절연막과 접촉하며 상기 비아홀 측벽에 형성한 이온주입 폴리실리콘으로 이루어진 사이드월과, 상기 비아홀 저부 및 사이드월 상에 형성한 금속층과, 상기 금속층 위에 형성한 상부금속배선을 포함하여 이루어진 반도체장치의 금속배선 구조.
  5. 제4항에 있어서, 상기 금속층은 선택적으로 증착하여 형성한 텅스텐인 것을 특징으로 하는 반도체장치의 금속배선 구조.
  6. 제4항에 있어서, 상기 이온은 실리콘 또는 텅스텐 이온인 것을 특징으로 하는 반도체장치의 금속배선 구조.
  7. 제4항에 있어서, 상기 이온주입은 폴리실리콘과 폴리실리콘-하지층의 경계면 바로 아래에서 이온농도가 최대인 것을 특징으로 하는 반도체장치의 금속배선 구조.
  8. 제1항에 있어서, 상기 금속층은 불화 텅스텐(WF6)인 것을 특징으로하는 반도체장치의 금속배선 구조.
KR1019940000927A 1994-01-19 1994-01-19 반도체장치의 금속배선 형성방법 및 구조 KR0140445B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940000927A KR0140445B1 (ko) 1994-01-19 1994-01-19 반도체장치의 금속배선 형성방법 및 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000927A KR0140445B1 (ko) 1994-01-19 1994-01-19 반도체장치의 금속배선 형성방법 및 구조

Publications (2)

Publication Number Publication Date
KR950024269A KR950024269A (ko) 1995-08-21
KR0140445B1 true KR0140445B1 (ko) 1998-07-15

Family

ID=19375919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940000927A KR0140445B1 (ko) 1994-01-19 1994-01-19 반도체장치의 금속배선 형성방법 및 구조

Country Status (1)

Country Link
KR (1) KR0140445B1 (ko)

Also Published As

Publication number Publication date
KR950024269A (ko) 1995-08-21

Similar Documents

Publication Publication Date Title
US4987099A (en) Method for selectively filling contacts or vias or various depths with CVD tungsten
US5529953A (en) Method of forming studs and interconnects in a multi-layered semiconductor device
US6090700A (en) Metallization method for forming interconnects in an integrated circuit
US5861671A (en) Process for removing seams in tungsten plugs
JPH0572098B2 (ko)
US5109267A (en) Method for producing an integrated circuit structure with a dense multilayer metallization pattern
US6008114A (en) Method of forming dual damascene structure
US5459100A (en) Method for forming metal wiring of semiconductor device
JPH0214552A (ja) 半導体装置内の下方レベルの金属に接触するように少なくとも１つの付加的なレベルの金属相互接続を形成するための方法
KR950012918B1 (ko) 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택 매립방법
JP2892421B2 (ja) 半導体素子の製造方法
KR100187686B1 (ko) 반도체 소자의 금속층 형성 방법
KR0140445B1 (ko) 반도체장치의 금속배선 형성방법 및 구조
KR0137978B1 (ko) 반도체 소자 제조방법
US7439146B1 (en) Field plated resistor with enhanced routing area thereover
US8178441B2 (en) Semiconductor device and method for manufacturing the same
KR100315454B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
JP3849952B2 (ja) Ｍｏｓトランジスタ用半導体構造の製造方法
US6458669B1 (en) Method of manufacturing an integrated circuit
KR100340860B1 (ko) 반도체 소자의 콘택 플러그 제조 방법
KR20020066585A (ko) 반도체 소자의 비트라인 콘택 형성방법
JP2940986B2 (ja) 半導体装置の製造方法
KR20050009358A (ko) 콘택 플러그 및 스텍 비아 제조 방법
KR0175518B1 (ko) 반도체 소자에서의 금속배선의 구조 및 그 제조 방법
KR100328832B1 (ko) 반도체 장치의 패드 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19940119

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19940119

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970819

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 19971125

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 19970819

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

PJ2001 Appeal

Appeal kind category: Appeal against decision to decline refusal

Decision date: 19980309

Appeal identifier: 1997201003389

Request date: 19971227

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980309

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980312

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010216

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020219

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030218

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040218

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050221

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060220

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070221

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080222

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20090223

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20110210