[go: up one dir, main page]

KR0139657B1 - 자동레벨선택기능을 가지는 신호수신장치 - Google Patents

자동레벨선택기능을 가지는 신호수신장치

Info

Publication number
KR0139657B1
KR0139657B1 KR1019940029325A KR19940029325A KR0139657B1 KR 0139657 B1 KR0139657 B1 KR 0139657B1 KR 1019940029325 A KR1019940029325 A KR 1019940029325A KR 19940029325 A KR19940029325 A KR 19940029325A KR 0139657 B1 KR0139657 B1 KR 0139657B1
Authority
KR
South Korea
Prior art keywords
signal
output
level
gate
input
Prior art date
Application number
KR1019940029325A
Other languages
English (en)
Other versions
KR960018935A (ko
Inventor
권기조
Original Assignee
문정환
엘지일렉트론주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지일렉트론주식회사 filed Critical 문정환
Priority to KR1019940029325A priority Critical patent/KR0139657B1/ko
Priority to US08/369,456 priority patent/US5703505A/en
Priority to JP7008861A priority patent/JP2839850B2/ja
Publication of KR960018935A publication Critical patent/KR960018935A/ko
Application granted granted Critical
Publication of KR0139657B1 publication Critical patent/KR0139657B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • Noise Elimination (AREA)
  • Dc Digital Transmission (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 신호수신장치에 관한 것으로서, 수신된 입력신호와 복수개의 감지레벨을 비교하여 복수개의 감지신호를 설정하는 비교수단과, 상기 비교수단으로부터 발생된 상기 복수개의 감지신호들을 입력하여 상기 복수개의 감지레벨들 중 상기 입력신호의 레벨에 해당하는 감지레벨을 선택하는 자동레벨선택조정부를 구비한다. 상기 자동레벨선택조정부는, 상기 복수개의 감지신호글의 각각에 대하여 직렬연결된 복수개의 플립플립스테이지들과, 상기 복수개의 스테이지들로부터 발생된 신호를 입력하여 상기 입력신호의 레벨을 선택하는 수단을 가진다.

Description

자동레벨선택기능을 가지는 신호수신장치
제1도는 종래에 사용된 신호수신장치의 구성을 보여주는 회로도
제2도는 본 발명에 따른 신호수신장치의 구성을 보여주는 도면
제3도는 제2도의 자동선택레벨조정부의 구성을 보여주는 회로도
제4도는 본 발명에 따른 신호들의 전압파형을 보여주는 도면
* 도면의 주요 부분에 대한 부호의 설명
RD+, RD-:입력신호R1~R6:저항
C1, C2:비교기DB1:데이타 버퍼
R11~R18:저항10:자동선택레벨 조정부
C11~C14:비교기RD:유효수신데이타
N1~N9:앤드게이트ORE:수신인에이블신호
NR1:노아게이트OR1:오아게이트
D1:디플립플럽T1~T9:티플립플럽
DB2~DB4:데이타 버퍼LNKC:링크감지신호
VRD:유효수신데이타
본 발명은 컴퓨터 네트워크 등에서 사용되는 신호수신장치에 관한 것으로서, 특히 자동레벨선택 기능을 가지는 신호수신장치에 관한 것이다.
하나의 워크스테이션 또는 퍼스널컴퓨터에서 다른 하나의 워크스테이션 또는 퍼스널컴퓨터로 신호선로가 연결되는 컴퓨터네트워크 등에서는, 신호선로가 길어질 경우에 대비하여 신호성분과 노이즈성분간을 구별하여 효율적인 신호가 수신될 수 있도록 하는 것이 필요하다.
제1도는 종래에 사용된 신호수신 장치의 구성을 보여준다. 제1도의 수신장치에서는, 서로 상보적인 전압레벨을 가지는 입력신호(RD+), (RD-)가 입력노트(1), (2)로 각각 들어온다. 입력신호(RD+)는 비교기(C1)의 비반전 입력단자로 직접 연결되고, 입력신호(RD-)는 저항(R3)를 통하여 비교기(C1)의 반전 입력단자로 연결된다. 또한, 입력신호(RD+)는 비교기(C2)의 비반전 입력단자로 직접 연결되고, 비교기(C2)의 반전 입력단자는 저항(R4), (R3)를 통하여 입력신호(RD-)를 받아 들인다. 비교기(C1)의 출력신호가 데이타버퍼(DB1)에 입력되며, 비교기(C2)로부터 발생된 수신활성화신호에 제어되는 데이타버퍼(DB1)로부터 유효수신데이타(RD)가 발생된다.
여기서, 저항(R3), (R4)는 오프셋 저항으로서, 입력신호(RD+), (RD-)에 대한 노이즈억제의 레벨을 정하는데 이용된다.
저항(R3), (R4)의 저항값이 오프셋저항(R0)이라고 한다면, 입력신호(RD-)는 비교기(C1)에서 R0만큼 전압강하된 신호로서 입력신호(RD+)와 비교되며, 비교기(C2)에서 2R0만큼 전압강하된 신호로서 입력신호(RD+)와 비교된다.
즉, 비교기(C1)의 반전 입력단자로 인가되는 오프셋전압(노이즈 억제레벨)은 Vr(또는 Vo)=[R0/(R1+2R0+R5)]Vp(Vp는 입력 신호(RD-)의 피크전압값)로 되고, 비교기(C2)의 반전 입력터미널로 인가되는 전압(수신신호감지레벨)은 Vrs=[2R0/(R1+2R0+R5)]Vp로 설정된다.
따라서, 비교기(C1)는 비반전 입력단자에 설정되는 전압 즉, Vrd×R6/(R5+R6)(Vrd는 입력신호(RD+)의 전압값)이 전술한 Vr(또는 Vo)보다 큰 경우에만 수신 데이타를 받아들이게 되고, 비교기(C2)는 비반전 입력단자에 설정되는 전압 즉, Vrd×R6/(R2+R6)이 전술한 Vrs보다 큰 경우에만 수신활성화 신호를 발생하여 데이타버퍼(DB1)를 구동시킨다.
이러한 전압 Vr(또는 Vo) 또는 Vrs는 저항값들에 의해 정해지는데, 신호선로의 길이가 길어짐에 따른 신호감쇄로 인해 Vrs(=2Vr)보다 작은 레벨의 입력신호는 데이타 버퍼(DB1)를 통과할 수 없어 감지될 수 없다.
결국, 제1도와 같은 종래의 신호수신장치는 고정된 노이즈 억제 레벨과 수신 신호감지레벨을 가지기 때문에, 감쇄로 인해 작아진 레벨을 가지는 신호에 대해서는 효율적인 수신기능을 수행할 수 없는 단점이 있다.
따라서, 본 발명의 목적은 작은 레벨의 수신신호에 대해서도 효율적인 수신기능을 수행할 수 있는 자동레벨을 선택 기능을 가지는 신호수신장치를 제공하게 있다.
본 발명의 다른 목적은 수신되는 신호의 레벨을 선택적으로 감지하여 수신기능을 수행할 수 있는 자동레벨 선택 기능을 가지는 신호수신장치를 제공함에 있다.
이러한 본 발명의 목적을 달성하기 위하여 본 발명은 신호수신장치에 있어서, 수신된 입력신호와 복수개의 감지레벨을 비교하여 복수개의 감지신호를 설정하는 비교수단과, 상기 비교수단으로부터 발생된 상기 복수개의 감지신호들을 입력하여 상기 복수개의 감지레벨들중 상기 입력신호의 레벨에 해당하는 감지레벨에 의해 수신 활성화신호를 발생하는 자동 레벨선택 조정부를 구비함은 특징으로 한다.
그리고, 상기 자동레벨선택조정부는, 상기 복수개의 감지신호들의 각각에 대하여 직렬연결된 복수개의 플립플럽 스테이지들과, 상기 복수개의 스테이지들로부터 발생된 신호를 입력하여 상기 입력신호의 레벨을 선택하고 그에의해 수신활성화신호를 발생하는 수단을 가진다.
이하, 본 발명의 바람직한 실시예에 따른 자동레벨 선택 기능을 가지는 신호수신장치를 첨부된 도면을 참조하여 상세하게 설명한다. 본 발명에 관련된 도면에서 전술한 제1도의 것들과 동일한 구성과 기능을 가진것들에는 동일한 부호를 사용한다. 또한, 하술되는 실시예외에도 구성요소의 단순변경이나 대치를 통하여 본 발명을 달리 실시할 수 있음을 유의하여야 한다.
제2도는 본 발명에 따른 신호수신장치의 구성을 보여준다. 제2도를 참조하면, 입력신호(RD+)는 4개의 비교기(C11), (C12), (C13), (C14)의 비반전 입력단자에 직접 연결된다.
그 비교기(C11), (C12), (C13), (C14)들의 비반전 입력단자들은 공통으로 연결되어 있으며, 입력신호(RD+)를 위한 입력노드(11)가 된다. 그 입력노드(11)와 전원전압(VDD)사이에는 저항(R12)이 연결되고, 입력노드(11)와 접지전압(GND) 사이에는 저항(R18)이 연결된다. 입력신호(RD-)를 위한 입력노드(12)는 저항(R11)를 통하여 전원전압(VDD)에 연결되고, 오프셋저항(R13)을 통하여 비교기(C11)의 반전 입력단자가 되는 제1노드(13)에 연결된다. 비교기(C12)의 반전 입력단자가 되는 제2노드(14)와 제1노드(13)사이에는 오프셋저항(R14)의 연결된다. 비교기(C13)의 반전 입력단자가 되는 제3노드(15)와, 제2노드(14) 사이에는 오프셋저항(R15)이 연결된다. 비교기(C14)의 반전 입력단자가 되는 제4노드(16)와 제3노드(15) 사이에은 오프셋 저항(R16)이 연결된다. 제4노드(16)는 저항(R17)을 통하여 접지전압(GND)에 연결된다.
비교기(C11)의 출력이 되는 노이즈 억제테이다는 데이타버퍼(DB1)로 인가되며, 데이타버퍼(DB1)는 유효수신데이타(VRD)를 발생한다. 또한, 비교기(C11)의 출력은 다른 비교기(C12), (C13), (C14)들의 출력과 함께 자동선택레벨조정부(10)로 인가된다. 자동선택레벨조정부(10)는 상기 비교기(C11), (C12), (C13), (C14)들로부터의 출력들을 입력하여 입력신호(RD+), (RD-)의 감지레별에 따라 데이타버퍼(DB1)를 제어하는 수신활성화신호(ORE)를 발생한다.
제3도는 제2도의 자동선택레벨조정부(10)의 실시예를 보여주는 회로도이다. 제3도를 참조하면, 비교기(C11), (C12)의 출력신호는 앤드게이트(N1)에 입력된다. 비교기(C13), (C13)의 출력은 앤드게이트(N2)에 입력된다. 비교기(C13), (C14)의 출력은 앤드게이트(N3)에 입력된다. 앤드게이트(N1)의 출력은 티플립플럽(T1)의 입력단자(CP)에 클럭펄스로서 인가된다. 티플리플럽(T1)에는 티플립플럽(T2), (T3)이 직렬로 연결되며, 티플립플럽(T1), (T2), (T3)의 출력들은 앤드게이트(N4)에 입력된다. 앤드게이트 (N2)의 출력은 티플립플럽(T4)의 클럭펄스로서 인가된다. 티플립플럽(T4)에는 티플립플럽(T5), (T6)이 직렬로 연결되며, 티플립플럽(T4), (T5), (T6)의 출력들은 앤드게이트(N5)에 입력된다. 앤드게이트(N3)의 티플럽플럽(T7)의 클럭펄스로서 인가된다. 티플립플럽(T7)에는 티플럽플럽 (T8), (T9)이 직렬로 연결되며, 티플립플럽(T7), (T8), (T9)의 출력들은 앤드게이트(N6)에 입력된다. 티플립플럽(T1~T9)들이 제어단자(CDN)에는 그들의 초기상태를 설정하는 링크감지신호(LNKC)를 입력하는 노아게이트(NR1)의 출력이 인가된다.
또한, 노아게이트(NR1)에는 후술되는 수신활성화신호(ORE)가 인가된다. 앤드게이트(N4)의 출력은 앤드게이트(N7)에 인가된다. 앤드게이트(N5)의 출력은 인버터(12)를 통하여 앤드게이트(N7)에 인가된다. 앤드게이트(N6)의 출력은 인버터(I1)를 통하여 앤드게이트(N7)에 인가된다. 또한, 앤드게이트(N4)의 출력은 앤드게이트(N5)의 출력과 함께 앤드게이트(N8)에 입력된다.
앤드게이트(N6)의 출력은 인버터(I2)를 통하여 앤드게이트(N8)에 입력된다.
또한, 앤드게이트(N4)의 출력은 앤드게이트(N5), (N6)의 출력과 함께 앤드게이트(N9)에 입력된다.
상기 앤드게이트(N7)의 출력은 비교기(C12)의 출력을 입력하는 데이타 버퍼(DB2)를 제어한다. 앤드게이트(N8)의 출력은 비교기(C13)의 출력을 입력하는 데이타버퍼 (DB3)를 제어한다. 또한, 앤드게이트(N9)의 출력은 비교기(C14)의 출력을 입력하는 데이타버퍼(DB4)를 제어한다. 데이타버퍼(DB2), (DB3), (DB4)들의 출력은 오아게이트(OR1)에 입력되고, 오아게이트(OR1)의 출력은 디플립플럽(D1)으로 입력된다. 디플립플럽(D1)의 제어단자에는 링크감지신호(LNKC)가 인버터 (I6)를 통하여 인가된다. 디플립플럽(D1)의 출력은 제2도에 데이타버퍼(DB1)를 제어하는 수신활성화신호(ORE)가 된다.
그러면, 제4도의 전압파형도를 참조하여 본 발명에 따른 동작을 설명한다.
제2도에서 오프셋저항(R13)의 저항값은 R0이고, 나머지 오프셋저항(R14), (R15), (R16)들의 저항값은 각기 R0/3으로한다. 제2도에서 오프셋전압 Vo (또는 Vr)은 Vo=VDD×R0(R11+R0+R12)로 설정된다.
따라서, 비교기(C12), (C13), (C14)의 반전 입력단자로 인가되는 전압(Vr1), (Vr2), (Vr3)은 각각 4Vo/3, 5Vo/3, 2Vo로 된다. 이에따라, 입력신호(RD+)가 입력되는 입력노드(11)의 전압레벨이 상기 전압(Vr1)보다 높은 경우에는 비교기(C11), (C12)에서 하이레벨 신호가 출력되고, 상기 전압(Vr2)보다 높은 경우에는 비교기(C11), (C12), (C13)에서 하이레벨신호가 출력되며, 상기 전압(Vr3)보다 높은 경우에는 비교기(C14), (13), (C12), (C11)에서 하이레벨 신호가 출력된다.
제3도에서 하이레벨의 링크감지신호(LIKC)에 의해 노아게이트(NR1)에서 로우레벨의 신호가 출력되면, 티플립플럽(T1~T9)이 클리어되어 그들의 출력단자(Q)에 로우레벨의 신호가 출력되므로 앤드게이트(N4-N6)에서 로우레벨의 신호가 출력되어, 앤드게이트(N7-N9)에서 로우레벨의 신호가 출력되고, 이에 따라 데이터버퍼(DB2-DB4)는 모두 차단상태로 된다. 또한, 상기 하이레벨의 링크감지신호(LNKC)가 인버터(I6)를 통해 로우레벨신호를 반전되므로, 디플립플럽(D1)이 클리어되어 그의 출력단자(Q)에 로우레벨의 신호가 출력되며, 이에따라 데이터버퍼(DB1)가 차단상태로 된다. 이후, 링크감지신호(LNKC)가 로우레벨로 되어 노아게이트(NR1)에서 하이레벨의 신호가 출력되면, 티플립플럽(T1-T9)이 클리어상태에서 해제되어, 상기 비교기(C11-C14)의 출력신호를 앤도조합하는 앤드게이트(N1~N3)의 출력신호에 의해 동작된다.
따라서, 상기의 설명에서와 같이 비교기(C11-C14)에서 모두 하이레벨의 신호가 출력되는 상태에서는 앤드게이트(N1-N3)에서 모두 하이레벨의 신호가 출력되므로 티플립플럽(T1, T4, T7)에서 하이레벨의 신호가 출력되고, 이와같이 앤드게이트(N1-N3)에서 모두 하이레벨의 신호가 소정횟수 출력됨에 따라 티를립플럽(T1-T9)에서 모두 하이레벨의 신호가 출력되어, 앤드게이트(N4-6N)에서 모두 하이레벨의 신호가 출력되고, 상기 앤드게이트(N5), (N6)에서 출력되는 하이레벨의 신호가 인버터(I1), (I2)를 통해 로우레벨의 신호로 반전되며, 이에따라 앤드게이트(N7), (N8)에서는 로우레벨의 신호가 출력되어 데이터버퍼(DB2), (DB2)가 차단상태로 되고, 앤드게이트(N9)에서는 하이레벨의 신호가 출력되어 데이터버퍼(DB4)가 도통상태로 된다.
결국, 상기에서와 같이 비교기(C11-C14)에서 모두 하이레벨의 신호가 출력되는 상태에서는 데이터버퍼(DB4)가 선택되어 도통상태로 되고, 이에따라 비교기(C14)에서 출력되는 하이레벨의 신호가 데이터버퍼(DB4)를 통한후 오아게이트(OR1)를 통해 디플립플럽(D1)에 인가되므로, 그 디플립플럽(D1)에서 하이레벨의 수신활성화신호(ORE)가 출력되어 데이터버퍼(DB1)를 도통시키게되며, 이에따라 상기 비교기(C11)를 통해 출력되는 입력신호(RD+)가 그 데이터버퍼(DB1)를 통과하게 된다.
그리고, 상기 앤드게이트(N1), (N2), (N3)의 출력에 대하여 티플립플럽(T1-T3), (T4-T6), (T7-T9)을 세 개의 스테이지로 구성한 것은 수신신호에 대한 감지신뢰성을 확보하기 위한 것으로 필요에 따라 스테이지의 수를 조정할 수 있다.
한편, 상기와 같이 비교기(C11-C13)에서만 하이레벨의 신호가 출력되는 경우에는 앤드게이트(N1), (N2)에서는 하이레벨의 신호가 출력되고 앤드게이트(N3)에서는 로우레벨의 신호가 출력되며, 이에따라 상기와 같이 동작되어 티플립플럽(T1-T6)에서는 하이레벨의 신호가 출력되고, 티플립플럽(T7-T9)에서는 로우레벨의 신호가 출력되고, 이에따라 앤드게이트(N4), (N5)에서 하이레벨의 신호가 출력되고 앤드게이크(N6)에서 로우레벨의 신호가 출력되어, 앤드게이트(N7), (N9)에서 로우레벨의 신호가 출력되고 앤드게이트(N8)에서 하이레벨의 신호가 출력되므로, 데이터버퍼(DB2), (DB4)가 차단상태로 되고 데이터버퍼(DB3)가 도통상태로 된다.
결국, 상기에서와 같이 비교기(C11-C13)에서만 하이레벨의 신호가 출력되는 상태에서는데이터버퍼(DB3)가 선택되어 도통상태로 되고, 이에따라 비교기(C13)에서 출력되는 신호가 그 데이터버퍼(DB3)를 통한후 오아게이트(OR1)를 통해 디플립플럽(D1)에 인가되어, 그 디플립플럽(D1)에서 하이레벨의 수신활성화 신호(ORE)가 출력되므로 데이터버퍼(DB1)가 도통상태로 되고, 이에따라 상기에서와 같이 비교기(C11)를 통해 출력되는 입력신호(RD+)가 그 데이터버퍼(DB1)를 통과하게 된다.
한편, 상기와 같이 비교기(C11, C12)에서만 하이레벨의 신호가 출력되는 상태에서는 앤드게이트(N1)에서 하이레벨의 신호가 출력되고 앤드게이트(N2), (N3)에서 로우레벨의 신호가 출력되며, 이에따라 상기와 같은 방식으로 동작되어 앤드게이트(N7)에서 하이레벨의 신호가 출력되고 앤드게이트(N8), (N9)에서 로우레벨의 신호가 출력되므로, 데이터버퍼(DB2)가 선택되어 도통상태로 된다. 따라서, 이때 상기 비교기(112)에서 출력되는 하이레벨의 신호에 의해 디플립플럽(D1)에서 하이레벨의 수신활성신호(ORE)가 출력되어 데이터버퍼(DB1)가 도통상태로되고, 이에따라 상기에서와 같이 비교기(C11)를 통해 출력되는 입력신호(RD+)가 그 데이터버퍼(DB1)를 통과하게 된다.
한편, 상기에서와 같이 비교기(C12-C14)에서 모두 로우레벨의 신호가 출력되는 상태에서는 앤드게이트(N1-N3)에서 모두 로우레벨의 신호가 출력되고, 이에따라 상기와 같은 방식으로 동작되어 앤드게이트(N7-N9)에서 모두 로우레벨의 신호가 출력되므로, 데이터버퍼(DB2-DB4)가 모두 차단상태로 된다. 따라서, 이때 디플립플럽(D1)에서 하이레벨의 수신활성신호(ORE)가 출력되지 않아 데이터버퍼(DB1)가 차단상태로 되므로, 비교기(C11)의 출력신호가 그 데이터버퍼(DB1)를 통과할 수 없게 된다.
그리고, 상기에서와 같이 디플립플럽(D1)에서 하이레벨의 활성화신호(ORE)가 출력되는 상태에서는 노아게이트(NR1)에서 로우레벨의 신호가 출력되어 티플럽플럽(T1-T9)을 초기상태로 클리어시키게 된다.
상술한 바와 같이, 본 발명은 선로부하에 의해 신호성분이 감쇄가 되더라도 수신된 신호의 레벨을 감지하여 그에 따라 유효한 수신신호를 결정하기 때문에, 유효수신 데이타에 대한 신뢰성을 증대시킬 수 있다. 또한, 본 발명에 의하면 다양한 레벨의 유효수신데이타를 선택할 수 있으므로, 컴퓨터네트워크등에서 매체의 특성에 맞는 수신레벨을 적용시킬 수 있는 효과가 있다.

Claims (2)

  1. 신호수신장체에 있어서, 수신된 입력신호와 복수개의 감지레벨을 비교하여 복수개의 감지신호를 설정하는 비교수단과, 상기 비교수단으로부터 발생된 상기 복수개의 감지신호들을 입력하여 상기 복수개의 감지레벨들 중 상기 입력신호의 레벨에 해당하는 감지레벨을 선탁한후 그 감지레벨에 의해 수신활성화신호를 발생하는 자동레벨선택 조정부를 구비하여 구성된 것을 특징으로 하는 자동레벨선택기능을 가지는 신호수신장치.
  2. 제1항에 있어서, 상기 자동레벨선택조정부는 상기 복수개의 감지신호들의 각각에 대하여 직렬연결된 복수개의 플립플럽스테이지들과, 상기 복수개의 스테이지들로부터 발생된 신호를 입력하여 상기 입력신호의 레벨을 선택한 후 그 감지레벨에 의해 수신활성화 신호를 발생하는 수단을 구비하여 구성된 것을 특징으로 하는 자동레벨선택기능을 가지는 신호수신장치.
KR1019940029325A 1994-11-09 1994-11-09 자동레벨선택기능을 가지는 신호수신장치 KR0139657B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940029325A KR0139657B1 (ko) 1994-11-09 1994-11-09 자동레벨선택기능을 가지는 신호수신장치
US08/369,456 US5703505A (en) 1994-11-09 1995-01-06 Signal reception apparatus having automatic level selection function
JP7008861A JP2839850B2 (ja) 1994-11-09 1995-01-24 信号受信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940029325A KR0139657B1 (ko) 1994-11-09 1994-11-09 자동레벨선택기능을 가지는 신호수신장치

Publications (2)

Publication Number Publication Date
KR960018935A KR960018935A (ko) 1996-06-17
KR0139657B1 true KR0139657B1 (ko) 1998-07-01

Family

ID=19397467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940029325A KR0139657B1 (ko) 1994-11-09 1994-11-09 자동레벨선택기능을 가지는 신호수신장치

Country Status (3)

Country Link
US (1) US5703505A (ko)
JP (1) JP2839850B2 (ko)
KR (1) KR0139657B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100304834B1 (ko) 1996-06-05 2001-11-22 배종렬 단말장치,정보제공장치,시스템
JP3390325B2 (ja) * 1997-05-21 2003-03-24 沖電気工業株式会社 キー入力装置
US6137306A (en) * 1998-07-07 2000-10-24 Matsushita Electric Industrial Co., Ltd. Input buffer having adjustment function for suppressing skew
DE60025290T2 (de) * 1999-03-26 2006-08-31 Matsushita Electric Industrial Co., Ltd., Kadoma Mehrstufiger Signaldiscriminator
TW454090B (en) * 1999-08-23 2001-09-11 Via Tech Inc Apparatus and method for testing crossover point of voltage signal
WO2006092843A1 (ja) * 2005-02-28 2006-09-08 Fujitsu Limited 復調回路および電子機器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3721975A (en) * 1971-10-07 1973-03-20 Singer Co High speed analog-to-digital converter
IE38230B1 (en) * 1972-09-15 1978-01-18 Ind Des Telecommunications Com Improvements in digital coders
US4006412A (en) * 1974-10-29 1977-02-01 The United States Of America As Represented By The Secretary Of The Navy Digital display system circuit
JPS61137076A (ja) * 1984-12-07 1986-06-24 Matsushita Electric Ind Co Ltd 正弦波入力レベル判定装置
JPH0773213B2 (ja) * 1987-11-20 1995-08-02 三菱電機株式会社 Ａ／ｄコンバータ
JPH01177660U (ko) * 1988-06-02 1989-12-19
US5060083A (en) * 1989-01-13 1991-10-22 Ricoh Company, Ltd. Background level detection method
JPH02298121A (ja) * 1989-05-12 1990-12-10 Hitachi Denshi Ltd 自動スケルチ回路
JP2843393B2 (ja) * 1989-12-29 1999-01-06 沖電気工業株式会社 多値レベル出力回路
JPH0669800A (ja) * 1992-08-20 1994-03-11 Fujitsu Ltd Ａ／ｄコンバータ
FR2718910B1 (fr) * 1994-04-18 1996-05-31 Sat Dispositif de décision à seuils adaptatifs pour modulation à multiétat.

Also Published As

Publication number Publication date
US5703505A (en) 1997-12-30
JP2839850B2 (ja) 1998-12-16
KR960018935A (ko) 1996-06-17
JPH08139689A (ja) 1996-05-31

Similar Documents

Publication Publication Date Title
US4535294A (en) Differential receiver with self-adaptive hysteresis
US7746131B2 (en) Reset signal filter
KR0139657B1 (ko) 자동레벨선택기능을 가지는 신호수신장치
KR100209253B1 (ko) 전류형 인버터 회로, 전류형 논리회로 및 반도체 직접 회로
US5563893A (en) Integrated level detector
EP0115632A1 (en) Transition detector circuit
US4745365A (en) Digital receiver with dual references
US6828828B2 (en) Dynamic control of switching reference voltage
US6982408B2 (en) Photo-detecting method and photo-detecting device with varying modulation frequency
JP3636232B2 (ja) 機能選択が可能な集積回路およびその機能選択方法
US6194965B1 (en) Differential signal detection circuit
US5878094A (en) Noise detection and delay receiver system
CA1222585A (en) Trigger circuit
US6559686B1 (en) Analog envelope detector
JPH05143211A (ja) 入力インタフエース回路
JP2012205041A (ja) インターフェース回路
JP2585231B2 (ja) ゼロクロス検出回路
JPH04259868A (ja) Ｉｃ試験装置
JP3583334B2 (ja) 波形整形回路
JPH09107278A (ja) ゼロクロスシュミット回路
SU1515358A1 (ru) Амплитудный анализатор
JPH07174829A (ja) 半導体集積回路
KR100286324B1 (ko) 수신신호의감쇄보상장치
KR910009045Y1 (ko) 신호 및 잡음 검출회로
JPH09331243A (ja) ゼロクロス検出回路

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941109

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941109

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970625

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19971231

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980305

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980305

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010216

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020219

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030218

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040218

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20050221

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20050221

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20070210