KR0136994B1 - 반도체 소자의 캐패시터 구조 및 그 제조방법 - Google Patents
반도체 소자의 캐패시터 구조 및 그 제조방법Info
- Publication number
- KR0136994B1 KR0136994B1 KR1019940027625A KR19940027625A KR0136994B1 KR 0136994 B1 KR0136994 B1 KR 0136994B1 KR 1019940027625 A KR1019940027625 A KR 1019940027625A KR 19940027625 A KR19940027625 A KR 19940027625A KR 0136994 B1 KR0136994 B1 KR 0136994B1
- Authority
- KR
- South Korea
- Prior art keywords
- capacitor
- virtual
- plate
- virtual capacitor
- polysilicon
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 16
- 239000003989 dielectric material Substances 0.000 claims description 14
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/212—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 반도체 소자의 캐패시터 구조 및 그 제조방법에 관한 것으로, 특히 가상 캐패시터를 두개 이상의 짝수개로 형성시켜 가상 캐패시터의 윗쪽 평편과 이에 이웃하는 다른 가상 캐패시터의 아래쪽 평판을 상호 연결하여 하나의 캐패시터 평판을 이루게 하고, 가상 캐패시터의 아래쪽 평판과 이에 이웃하는 다른 가상 캐패시터의 윗쪽 평판을 상호 연결하여 다른 하나의 캐패시터 평판을 이루게 하여 캐패시터를 제조함으로써, 아놀로그 프로세스(Analogue Process)의 캐패시터 구조에서 더블 폴리 캐패시터(Double Poly Capacitor)의 캐패시턴스(Capacitance)값이 대칭성을 갖도록 한 반도체 소자의 캐패시터 구조 및 그 제조방법에 관한 것이다.
Description
제1 및 제2도는 종래 제1 및 2실시예에 의한 반도체 소자의 캐패시터를 도시한 단면도.
제3도는 제1 및 2도의 레이아웃도.
제4A 내지 4D도는 본 발명의 실시예에 의한 반도체 소자의 캐패시터를 제조하는 단계를 도시한 소자의 단면도.
제5도는 본 발명의 레이아웃도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 실리콘 기판2 : 필드 산화막
20, 21, 22 : 제1 내지 3도전층23 : 유전물질
24, 25 : 제4 및 5도전층26, 27 : 감광막 패턴
28 : 층간 절연막29 : 콘택홀
30 : 금속배선A : 액티브 영역
B : 필드 영역C : 게이트 전극
D1, D2 : 가상 캐패시터의 아래쪽 평판
E1, E2 : 가상 캐패시터의 윗쪽 평판
F : 콘택부G : 금속배선
본 발명은 반도체 소자의 캐패시터 구조 및 그 제조방법에 관한 것으로, 특히 아날로그 프로세스(Analogue Process)의 캐패시터구조에서 더블 폴리 캐패시터(Double Ploy Capacitor)의 캐패시턴스(Capacitance)값이 대칭성을 갖도록 한 반도체 소자의 캐패시터 구조 및 그 제조방법에 관한 것이다.
종래 아날로그 프로세스를 캐패시터는 제1 실시예를 도시한 제2도와 제2 실시예를 도시한 제2도에 도시된다.
먼저, 종래 제1 실시예를 도시한 제1도를 참조하여 캐패시터 제조방법을 간단히 설명하면 다음과 같다.
실리콘 기판(1)에 액티브 영역(Active Region)과 필드 영역(Field Region)을 확정한 후 필드 영역에 필드 산화막(2)을 형성한다. 전체구조 상부에 캐패시터의 아래쪽 평판(Bottom Ploate)용으로 제1 폴리실리콘(3), 제1 텅스텐 실리사이드(4), 불순물이 고농도로 도핑된 제2 폴리실리콘(5)을 순차적으로 증착하고, 제2 폴리실리콘(5) 상부에 ONO(Oxide-Nitride-Oxide)구조의 유전물질(6)을 증착하고, 그 상부에 캐패시터의 윗쪽 평판(Top Plate)용으로 불순물이 고농도로 도핑된 제3 폴리실리콘(7), 제2 텅스텐 실리사이드(8)를 순차적으로 증착한다.
이후, 사진공정으로 필드 산화막(2)위의 소정부분에 불순물이 고농도로 도핑된 제3 폴리실리콘(7)과 제2 텅스텐 실리사이드(8)로 이루어진 캐패시터의 윗쪽 평판을 형성하고, 다시 사진공정을 실시하여 윗쪽 평판 하부에 제1 폴리실리콘(3), 제1 텅스텐 실리사이드(4) 및 불순물이 고농도로 도핑된 제2 폴리실리콘(5)으로 된 캐패시터의 아래쪽 평판을 형성함과 동시에 액티브 영역의 소정부분에 게이트 전극이 형성된다.
MOS트랜지스터를 형성시키기 위한 공정인 이온주입 공정과 스페이서를 형성시키는 공정을 진행하고, 전체구조 상에 TEOS/BPSG 등으로 층간 절연물(9)을 형성하고, 콘택 마스크를 사용하여 액티브 영역과 캐패시터의 윗쪽 평판과 아래쪽 평판에 각각 연통되는 다수의 콘택홀(10)을 형성하고, 콘택홀(10) 각각에 금속배선(11)을 형성하여 캐패시터가 제조된다.
그리고, 종래 제2 실시예를 도시한 제2도의 캐패시터는 그 제조방법이 상기한 제1 실시예와는 상이하지만, 구조면에서는 아래쪽 평판 측부에 형성된 절연 스페이서(12)와 필라멘트(13)가 형성된 것이 다르다.
제3도는 상기 제1 및 2실시예의 캐패시터를 도시한 레이아웃도로서, 액티브 영역(A)에 게이트 전극(C)이 위치되며, 필드 영역(B)에 캐패시터의 아래쪽 평판(D)과 이에 중첩되게 캐패시터의 윗쪽 평판(E)이 위치된다. 그리고 게이트 전극(C)의 주변과 아래쪽 평판(D) 및 윗쪽 평판(E) 각각에 콘택부(F)가 다수개 위치된다. 이 콘택부(F) 각각에 겹쳐지도록 금속배선(G)이 위치된다.
제1, 2 및 3도를 참조하여 상술한 바에 의하면, 제1 및 2실시예 모두 캐패시터의 윗쪽 평판(E)과 아래쪽 평판(D)의 면적이 서로 다르게 형성되어 캐패시턴스의 값이 비대칭성을 갖게 된다. 이로 인하여 신호의 입력 및 출력 신호가 부정확하게 나타날 수 있는 원인이 될 수 있다. 또한 제2 실시예와 같이 필라멘트가 형성되어 있을 경우 윗쪽 평판과 아래쪽 평판간의 단락(Short)이 발생되어 캐패시터의 결함(Fail)을 발생시키는 원인이 될 수 있다.
따라서, 본 발명은 가상 캐패시터를 두개 이상의 짝수개로 형성시켜 가상 캐패시터의 윗쪽 평판과 이에 이웃하는 다른 가상 캐패시터의 아래쪽 평판을 상호 연결하여 하나의 캐패시터 평판을 이루게 하고, 반대로 가상 캐패시터의 아래쪽 평판과 이에 이웃하는 다른 가상 캐패시터의 윗쪽 평판을 상호 연결하여 다른 하나의 캐패시터 평판을 이루게 하여 캐패시터의 캐패시턴스값이 대칭성을 갖도록 한 반도체 소자의 캐패시터 구조 및 그 제조방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 캐패시터는 가상 캐패시터를 두개 이상의 짝수개로 형성시켜 어느 하나의 가상 캐패시터의 윗쪽 평판과 이에 이웃하는 다른 가상 캐패시터의 아래쪽 평판을 상호 연결하여 형성된 하나의 캐패시터 평판과, 상기 하나의 가상 캐패시터의 아래쪽 평판과 이에 이웃하는 상기 다른 가상 캐패시터의 윗쪽 평판을 상호 연결하여 형성된 다른 하나의 캐패시터 평판으로 이루어지는 것을 특징으로 한다.
또한, 그 제조방법은 소정의 공정을 거친 실리콘 기판상에 가상 캐패시터의 아래쪽 평판용 도전층, 유전물질 및 가상 캐패시터의 윗쪽 평판용 도전층을 순차적으로 형성하는 단계와, 상기 단계로부터 윗쪽 평판용 마스크를 사용하나 사진공정 및 식각공정으로 가상 캐패시터의 윗쪽 평판을 다수개 형성하는 단계와, 상기 단계로부터 아래쪽 평판용 마스크를 사용한 사진공정 및 식각공정으로 가상 캐패시터의 아래쪽 평판을 상기 다수개의 윗쪽 평판 각각에 중첩되게 형성하여 윗쪽 평판, 유전물질 및 아래쪽 평판으로 된 다수개의 가상 캐패시터를 형성하는 단계와, 상기 단계로부터 층간절연막을 형성한 후 콘택공정 및 금속배선 형성공정으로 상기 다수의 가상 캐패시터 중 어느 하나의 가상 캐패시터의 아래쪽 평판과 다른 하나의 가상 캐패시터의 윗쪽 평판을 상호 연결하여 캐패시터의 하나의 평판을 이루게 하고 또한 어느 하나의 가상 캐패시터의 윗쪽 평판과 다른 하나의 가상 캐패시터의 아래쪽 평판을 상호 연결하여 캐패시터의 다른 하나의 평판을 이루게 하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 의한 반도체 소자의 캐패시터를 제조하는 단계를 도시한 제4A 내지 4D도와 본 발명의 레이아웃도를 도시한 제5도를 참조하여 본 발명을 상세히 설명하기로 한다.
제4A도는 실리콘 기판(1)에 액티브 영역(A)과 필드 영역(B)을 확정한 후 필드 영역(B)에 필드 산화막(2)을 형성하고, 전체구조 상부에 가상 캐패시터의 아래쪽 평판(D1 및 D2)용 도전층으로 1층 또는 그 이상의 층 예를 들어, 제1, 2 및 3 도전층(20, 21 및 22)을 순차적으로 형성하고, 제3 도전층(22) 상부에 유전물질(23)을 증착하고, 그 상부에 가상 캐패시터의 윗쪽 평판(E1 및 E2)용 도전층으로 1층 또는 그 이상의 층 예를 들어, 제4 및 5 도전층(24 및 25)을 순차적으로 형성한 상태를 도시한 것이다.
상기 아래쪽 평판(D1 및 D2)용 도전층이 도면에 도시된 바와 같이 3층 구조인 경우 제1 도전층(20)은 폴리실리콘을, 제2 도전층(21)은 텅스텐 실리사이드를, 제3 도전층(22)은 불순물이 고농도로 도핑된 폴리실리콘을 증착할 수 있다. 그리고 2층 구조 또는 1층 구조로 형성하여 가상 캐패시터의 아래쪽 평판(D1 및 D2)을 이룰 수도 있다.
상기 윗쪽 평판(E1 및 E2)용 도전층이 도면에 도시된 바와 같이 2층 구조인 경우 제4 도전층(24)은 불순물이 고농도로 도핑된 폴리실리콘을, 제5 도전층(25)은 텅스텐 실리사이드를 증착할 수 있다. 그리고 1층 구조로 형성할 경우 불순물이 고농도로 도핑된 폴리실리콘 또는 유전율에 영향을 감소시킬 수 있는 다른 물질로 가상 캐패시터의 윗쪽 평판(E1 및 E2)을 이룰 수도 있다.
상기 아래쪽 평판(D1 및 D2)용 도전층과 윗쪽 평판(E1 및 E2)용 도전층은 서로 다른 여러가지 물질을 사용하여 형성할 수 있다.
상기 유전물질(23)은 통상 ONO막을 사용하나 산화막만 또는 유전율이 큰 물질을 사용할 수 있다.
제4B도는 가상 캐패시터의 윗쪽 평판을 형성하기 위하여, 대칭되는 패턴을 갖는 윗쪽 평판용 마스크(도시안됨)를 사용한 사진공정으로 대칭되는 두개의 감광막 패턴(26)을 필드 산화막(2)상의 소정부분에 형성하여 이를 식각 마스크로 한 식각공정으로 노출부위의 제5 도전층(25), 제4 도전층(24), 유전물질(23) 및 제3 도전층(22)을 식각한 상태를 도시한 것이다.
여기서 중요한 것은 윗쪽 평판용 마스크를 사용한 사진 및 식각공정으로 제4 및 5도전층(24 및 25)으로된 가상 캐패시터의 윗쪽 평판(E1 및 E2)이 대칭되도록 두개 형성된다는 점이다.
제4C도는 상기 감광막 패턴(26)을 제거하고, 가상 캐패시터의 아래쪽 평판 및 게이트 전극을 형성하기 위하여, 대칭되는 패턴을 아래쪽 평판용 마스크(도시안됨)를 사용한 사진공정으로 대칭되는 두개의 감광막 패턴(27)을 제4 및 5도전층(24 및 25)으로된 윗쪽 평판(E1 및 E2)각각의 상부에 형성하고, 동시에 액티브 영역(A)의 소정부분에도 형성하여 이를 식각 마스크로한 식각공정으로 노출부위의 제2 도전층(21) 및 제1 도전층(20)을 식각하여 상기 제3 도전층(22)을 포함하여 두 개의 가상 캐패시터의 아래쪽 평판(D1 및 D2)과 게이트 전극(C)을 형성한 상태를 도시한 것이다.
여기서 중요한 것은 아래쪽 평판용 마스크를 사용한 사진 및 식각공정으로 대칭되는 두개의 아래쪽 평판(D1 및 D2)이 윗쪽 평판(E1 및 E2)과 중첩되도록 형성되어 대칭되는(동일한 형상을 갖는)두개의 가상 캐패시터(D1과 E1이 하나의 가상 캐패시터를 이루고, D2와 E2가 다른 하나의 가상 캐패시터를 이룸)가 형성된다는 점이다.
본 발명의 실시예에서는 두개의 가상 캐패시터를 형성하는 공정을 설명하였지만, 두개 이상의 짝수개로 형성할 수도 있다.
제4D도는 상기 감광막 패턴(27)을 제거한 후 MOS트랜지스터를 형성시키기 위한 공정인 이온주입 공정과 스페이서를 형성시키는 공정을 진행하고, 전체구조 상에 TEOS/BPSG 등으로 층간 절연막(28)을 형성하고, 콘택마스크를 사용한 사진공정 및 식각공정으로 액티브 영역(A)과 가상 캐패시트의 왼쪽 평판(E1 및 E2)과 아래쪽 평판(D1 및 D2)에 각각 연통되는 다수의 콘택홀(29)을 형성하고, 콘택홀(29) 각각에 금속배선(30)을 형성하여 본 발명의 캐패시터가 제조된다.
상기에서, 대칭되게 형성된 두개의 가상 캐패시터는 그 아래쪽 평판 D1과 D2가 대칭으로 형성되기 때문에 그 면적이 동일하며, 그 윗쪽 평판 E1과 E2 역시 대칭으로 형성되기 때문에 그 면적이 동일하다. 아래쪽 평판 D1과 윗쪽 평판 E1이 하나의 가상 캐패시터를 이루고, 아래쪽 평판 D2와 윗쪽 평판 E2가 다른 하나의 가상 캐패시터를 이루는 상태에서 금속배선 형성공정시 어느 하나의 가상 캐패시터의 아래쪽 평판(D1)과 다른 하나의 가상 캐패시터의 윗쪽 평판(E2)을 상호 연결하여 본 발명에 의한 캐패시터의 하나의 평판을 이루게 하고, 또한 어느 하나의 가상 캐패시터의 윗쪽 평판(E1)과 다른 하나의 가상 캐패시터의 아래쪽 평판(D2)을 상호 연결하여 본 발명에 의한 캐패시터의 다른 하나의 평판을 이루게 하여 본 발명의 캐패시터가 완성된다.
따라서, 어느 하나의 가상 캐패시터의 아래쪽 평판(D1)과 다른 하나의 가상 캐패시터의 윗쪽 평판(E2)을 상호 연결하여 된 본 발명의 캐피시터의 하나의 평판과, 어느 하나의 가상 캐패시터의 윗쪽 평판(E1)과 다른 하나의 가상 캐패시터의 아래쪽 평판(D2)을 상호 연결하여 된 본 발명의 캐패시터의 다른 하나의 평판은 그 면적이 동일하게 된다.
제5도에서 지시된 부호에서 미설명된 부호(F)는 콘택부이고, 부호(G)는 금속배선이다.
본 발명에 의하면, 가상의 캐패시터를 두개 이상의 짝수개로 형성시켜 가상 캐패시터의 윗쪽 평판과 이에 이웃하는 다른 가상 캐패시터의 아래쪽 평판을 상호 연결하여 하나의 캐패시터 평판을 이루게 하고, 반대로 가상 캐패시터의 아래쪽 평판과 이에 이웃하는 가상 캐패시터의 윗쪽 평판을 상호 연결하여 다른 하나의 캐패시터 평판을 이루게 하여 캐패시턴스값이 대칭성을 갖는 본 발명의 캐패시터를 제조함으로써, 캐패시터의 전하량에 대한 비대칭성을 감소시키고 아날로그 입력신호에 대해 좀더 정확한 아날로그 출력신호를 보낼 수가 있으며, 공정 진행상 발생하는 오차로 인한 캐패시턴스값의 변화를 최소화 할 수 있으며, 또한 캐패시터를 구성하는 윗쪽 평판과 아래쪽 평판의 물질을 다양하게 이용하여도 대칭성 있는 캐패시터를 형성시킬 수 있어 캐패시터의 캐패시턴스값이 안정화 및 캐패시터형성에 대한 공정진행으로 인한 액티브 영역에 형성된 MOS트랜지스터에 영향을 감소시킬 수 있으며, 그리고 유전물질 상부에 형성되는 윗쪽 평판형성용 물질의 선택을 다양화할 수 있어 유전율값을 안정화 시킬 수 있다.
Claims (15)
- 반도체 소자의 캐패시터 구조에 있어서, 가상 캐패시터를 두개 이상의 짝수개로 형성시켜 어느 하나의 가상 캐패시터의 윗쪽 평판과 이에 이웃하는 다른 가상 캐패시터의 아래쪽 평판을 상호 연결하여 형성된 하나의 캐패시터 평판과, 상기 어느 하나의 가상 캐패시터의 아래쪽 평판과 이에 이웃하는 상기 다른 가상 캐패시터의 위쪽 평판을 상호 연결하여 형성된 다른 하나의 캐패시터 평판으로 이루어지는 것을 특징으로 하는 반도체 소자의 캐패시터 구조.
- 제1항에 있어서, 상기 두개 이상의 가상 캐패시터 각각은 상호 대칭되게 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 구조.
- 제1항에 있어서, 상기 하나의 캐패시터 평판과 상기 다른 하나의 캐패시터 평판은 그 면적이 동일한 것을 특징으로 하는 반도체 소자의 캐패시터 구조.
- 제1항에 있어서, 상기 가상 캐패시터의 아래쪽 평판과 윗쪽 평판은 각각 1층 이상의 도전층으로 형성된 것을 특징으로 하는 반도체 소자의 캐패시터 구조.
- 제1 또는 4항에 있어서, 상기 가상 캐패시터의 아래쪽 평판은 폴리실리콘, 텅스텐 실리사이드, 불순물이 고농도로 도핑된 폴리실리콘이 적층으로 구성된 것을 특징으로 하는 반도체 소자의 캐패시터 구조.
- 제1 또는 4항에 있어서, 상기 가상 캐패시터의 윗쪽 평판은 불순물이 고농도로 도핑된 폴리실리콘, 텅스텐 실리사이드가 적층으로 구성되거나, 불순물이 고농도로 도핑된 폴리실리콘 또는 유전율에 영향을 미치지 않는 물질로 구성된 것을 특징으로 하는 반도체 소자의 캐패시터 구조.
- 반도체 소자의 캐패시터 제조방법에 있어서, 소정의 공정을 거친 실리콘 기판상에 가상 캐패시터의 아래쪽 평판용 도전층, 유전물질 및 가상 캐패시터의 가상 캐패시터의 윗쪽, 평판용 도전층을 순차적으로 형성하는 단계와, 상기 단계로부터 윗쪽 평판용 마스크를 사용한 사진공정 및 식각 공정으로 가상 캐패시터의 윗쪽 평판을 다수개 형성하는 단계와, 상기 단계로부터 아래쪽 평판용 마스크를 사용한 사진공정 및 식각공정으로 가상 캐패시터의 아래쪽 평판을 상기 다수개의 윗쪽 평판 각각에 중첩되게 형성하여 윗쪽 평판, 유전물질 및 아래쪽 평판으로 된 다수개의 가상 캐패시터를 형성하는 단계와, 상기 단계로부터 층간 절연막을 형성하나 후 콘택공정 및 금속배선 형성공정으로 상기 다수의 가상 캐패시터중 어느 하나의 가상 캐패시터의 아래쪽 평판과 다른 하나의 가상 캐패시터의 윗쪽 평판을 상호 연결하여 캐패시터의 하나의 평판을 이루게 하고, 또한 어느 하나의 가상 캐패시터의 윗쪽 평판과 다른 하나의 가상 캐패시터의 아래쪽 평판을 상호 연결하여 캐패시터의 다른 하나의 평판을 이루게 하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제7항에 있어서, 상기 다수개의 가상 캐패시터는 두개 이상의 짝수개로 형성하며, 그 각각의 형상은 동일한 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제7항에 있어서, 상기 가상 캐패시터의 아래쪽 평판용 도전층과 윗쪽 평판용 도전층은 각각 1층 이상의 도전층으로 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제7 또는 9항에 있어서, 상기 가상 캐패시터의 아래쪽 평판용 도전층은 폴리실리콘, 텅스텐 실리사이드, 불순물이 고농도로 도핑된 폴리실리콘을 순차적으로 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제7 또는 9항에 있어서, 상기 가상 캐패시터의 윗쪽 평판용 도전층은 불순물이 고농도로 도핑된 폴리실리콘, 텅스텐 실리사이드를 순차적으로 증착하여 형성되거나, 불순물이 고농도로 도핑된 폴리실리콘 또는 유전율에 영향을 미치지 않는 물질을 증착하여 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제7항에 있어서, 상기 유전물질은 ONO막, 산화막, 유전율이 큰 물질중 하나인 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제7항에 있어서, 상기 가상 캐패시터의 아래쪽 평판용 도전층으로 폴리실리콘, 텅스텐 실리사이드, 불순물이 고농도로 도핑된 폴리실리콘이 순차적으로 증착되고, 상기 불순물이 고농도로 도핑된 폴리실리콘 상부에 유전물질이 형성되고, 상기 유전물질 상부에 상기 가상 캐패시터의 윗쪽 평판용 도전층으로 불순물이 고농도로 도핑된 폴리실리콘, 텅스텐 실리사이드가 순차적으로 증착될 경우, 상기 윗쪽 평판용 마스크를 사용한 사진공정 및 식각공정시 상기 아래쪽 평판용 도전층의 불순물이 고농도로 도핑된 폴리실리콘까지 식각하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제7항에 있어서, 상기 아래쪽 평판용 마스크를 사용한 사진공정 및 식각공정시 MOS트랜지스터의 게이트 전극이 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
- 제7항에 있어서, 상기 어느 하나의 가상 캐패시터의 아래쪽 평판과 다른 하나의 가상 캐패시터의 위쪽 평판을 상호 연결하여 된 하나의 평판, 어느 하나의 가상 캐패시터의 윗쪽 평판과 다른 하나의 가상 캐패시터의 아래쪽 평판을 상호 연결하여 된 다른 하나의 평판, 그리고 유전물질로 이루어진 캐패시터는 필드 영역에 형성되는 것을 특징으로 하는 반도체 소자의 캐패시터 제조방법.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027625A KR0136994B1 (ko) | 1994-10-27 | 1994-10-27 | 반도체 소자의 캐패시터 구조 및 그 제조방법 |
| GB9521759A GB2294586A (en) | 1994-10-27 | 1995-10-24 | Capacitor for semiconductor device |
| CN95120333A CN1052111C (zh) | 1994-10-27 | 1995-10-27 | 半导体器件电容器及其制造方法 |
| US08/549,572 US5637526A (en) | 1994-10-27 | 1995-10-27 | Method of making a capacitor in a semiconductor device |
| DE19540173A DE19540173A1 (de) | 1994-10-27 | 1995-10-27 | Kondensator einer Halbleitervorrichtung und Verfahren zu dessen Herstellung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940027625A KR0136994B1 (ko) | 1994-10-27 | 1994-10-27 | 반도체 소자의 캐패시터 구조 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960015918A KR960015918A (ko) | 1996-05-22 |
| KR0136994B1 true KR0136994B1 (ko) | 1998-04-24 |
Family
ID=19396115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940027625A KR0136994B1 (ko) | 1994-10-27 | 1994-10-27 | 반도체 소자의 캐패시터 구조 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5637526A (ko) |
| KR (1) | KR0136994B1 (ko) |
| CN (1) | CN1052111C (ko) |
| DE (1) | DE19540173A1 (ko) |
| GB (1) | GB2294586A (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19717792A1 (de) * | 1997-04-26 | 1998-11-05 | Micronas Semiconductor Holding | Verfahren zum Herstellen einer Kapazitätsstruktur auf einem Siliziumsubstrat in einem MOS-Prozeß |
| US6025227A (en) * | 1997-11-03 | 2000-02-15 | Vanguard International Semiconductor Corporation | Capacitor over bit line structure using a straight bit line shape |
| FR2783093B1 (fr) * | 1998-09-04 | 2000-11-24 | St Microelectronics Sa | Capacite integree a forte linearite en tension et faible resistance serie |
| US6124199A (en) * | 1999-04-28 | 2000-09-26 | International Business Machines Corporation | Method for simultaneously forming a storage-capacitor electrode and interconnect |
| KR100431814B1 (ko) * | 2002-05-30 | 2004-05-17 | 주식회사 하이닉스반도체 | 메모리 소자의 제조 방법 |
| KR100859490B1 (ko) * | 2007-06-12 | 2008-09-23 | 주식회사 동부하이텍 | 반도체 트랜지스터 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701357A (nl) * | 1987-06-11 | 1989-01-02 | Philips Nv | Halfgeleiderinrichting bevattende een condensator en een begraven passiveringslaag. |
| US4918454A (en) * | 1988-10-13 | 1990-04-17 | Crystal Semiconductor Corporation | Compensated capacitors for switched capacitor input of an analog-to-digital converter |
| JP2528719B2 (ja) * | 1989-12-01 | 1996-08-28 | 三菱電機株式会社 | 半導体記憶装置 |
| JP2616519B2 (ja) * | 1991-08-28 | 1997-06-04 | 富士通株式会社 | 半導体装置の製造方法 |
| US5397729A (en) * | 1992-06-15 | 1995-03-14 | Asahi Kasei Microsystems Co., Ltd. | Method for fabrication of semiconductor device having polycrystalline silicon and metal silicides |
| US5470775A (en) * | 1993-11-09 | 1995-11-28 | Vlsi Technology, Inc. | Method of forming a polysilicon-on-silicide capacitor |
| US5500387A (en) * | 1994-02-16 | 1996-03-19 | Texas Instruments Incorporated | Method of making high performance capacitors and/or resistors for integrated circuits |
-
1994
- 1994-10-27 KR KR1019940027625A patent/KR0136994B1/ko not_active IP Right Cessation
-
1995
- 1995-10-24 GB GB9521759A patent/GB2294586A/en not_active Withdrawn
- 1995-10-27 US US08/549,572 patent/US5637526A/en not_active Expired - Lifetime
- 1995-10-27 CN CN95120333A patent/CN1052111C/zh not_active Expired - Lifetime
- 1995-10-27 DE DE19540173A patent/DE19540173A1/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US5637526A (en) | 1997-06-10 |
| CN1052111C (zh) | 2000-05-03 |
| CN1130802A (zh) | 1996-09-11 |
| DE19540173A1 (de) | 1996-05-02 |
| GB9521759D0 (en) | 1996-01-03 |
| GB2294586A (en) | 1996-05-01 |
| KR960015918A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5405799A (en) | Method of making a storage electrode of DRAM cell | |
| JP4536314B2 (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| US5866927A (en) | Integrated circuit devices having contact pads which are separated by sidewall spacers | |
| KR20040032317A (ko) | 저항 패턴을 가지는 반도체 장치 및 그 제조방법 | |
| JPH02312269A (ja) | 半導体記憶装置およびその製造方法 | |
| US5580811A (en) | Method for the fabrication of a semiconductor memory device having a capacitor | |
| US5668412A (en) | Capacitor of a semiconductor device | |
| KR100870178B1 (ko) | 엠아이엠 커패시터를 구비하는 반도체 소자들 및 그제조방법들 | |
| KR0136994B1 (ko) | 반도체 소자의 캐패시터 구조 및 그 제조방법 | |
| US5691937A (en) | Structure of split gate transistor for use in a non-volatile semiconductor memory and method of manufacturing such a split gate transistor | |
| KR100368569B1 (ko) | 반도체장치및그제조방법 | |
| JPH08181290A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100341159B1 (ko) | 2 개의 에칭 패턴을 이용하는 반도체 메모리 장치의 제조 방법 | |
| JP3200974B2 (ja) | 半導体記憶装置の製造方法 | |
| US5326998A (en) | Semiconductor memory cell and manufacturing method thereof | |
| JPH09181273A (ja) | 半導体デバイスの製造方法 | |
| JP2001102546A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100295656B1 (ko) | 반도체메모리제조방법 | |
| KR100253330B1 (ko) | 캐패시터 제조방법 | |
| US6580175B1 (en) | Semiconductor layout structure for a conductive layer and contact hole | |
| KR100322882B1 (ko) | 3전극 구조의 안티퓨즈 및 그 통합 메모리로직 반도체 소자 제조방법 | |
| GB2244596A (en) | Semiconductor memory device with stacked capacitor | |
| KR100356785B1 (ko) | 디램(dram) 소자의 적층형 캐패시터 제조 방법 | |
| KR100338845B1 (ko) | 스텝둘레에배선우회로를구비한반도체장치 | |
| KR0154151B1 (ko) | 반도체 소자의 전하보존전극 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19941027 |
|
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 19941027 Comment text: Request for Examination of Application |
|
| PG1501 | Laying open of application | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 19980123 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 19980202 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 19980202 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20010117 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20020116 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20030120 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20040119 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20050124 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20060124 Start annual number: 9 End annual number: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20070122 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20080118 Start annual number: 11 End annual number: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090116 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100121 Start annual number: 13 End annual number: 13 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110117 Start annual number: 14 End annual number: 14 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120120 Start annual number: 15 End annual number: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 16 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130122 Start annual number: 16 End annual number: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20140116 Year of fee payment: 17 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140116 Start annual number: 17 End annual number: 17 |
|
| EXPY | Expiration of term | ||
| PC1801 | Expiration of term |
Termination date: 20150427 Termination category: Expiration of duration |