[go: up one dir, main page]

KR0130958Y1 - 리드 온 칩 반도체 장치 - Google Patents

리드 온 칩 반도체 장치 Download PDF

Info

Publication number
KR0130958Y1
KR0130958Y1 KR2019940039535U KR19940039535U KR0130958Y1 KR 0130958 Y1 KR0130958 Y1 KR 0130958Y1 KR 2019940039535 U KR2019940039535 U KR 2019940039535U KR 19940039535 U KR19940039535 U KR 19940039535U KR 0130958 Y1 KR0130958 Y1 KR 0130958Y1
Authority
KR
South Korea
Prior art keywords
wire
bonding
bus bar
lead
semiconductor device
Prior art date
Application number
KR2019940039535U
Other languages
English (en)
Other versions
KR960025376U (ko
Inventor
홍성학
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR2019940039535U priority Critical patent/KR0130958Y1/ko
Publication of KR960025376U publication Critical patent/KR960025376U/ko
Application granted granted Critical
Publication of KR0130958Y1 publication Critical patent/KR0130958Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 와이어 본딩을 개선시킨 리드 온 칩 반도체 장치에 관한 것으로, 반도체 칩의 본딩패드와 버스바가 와이어 본딩하는 부위는 볼록부로 형성하고, 그리고 본딩패드와 내부리드를 와이어 본딩할 시 와이어가 횡단하는 부위의 버스바는 오목부로 형성한 것을 특징으로 하며, 이와 같은 본 고안은 상기 버스바의 볼록부에 와이어 본딩함으로서 내부리드와 본딩되는 와이어와 동일한 본딩 파라미터(PARAMETER)를 설정하여 작업할 수 있으며, 또한 내부리드와의 와이어 본딩시에 와이어가 상기 버스바의 오목부를 횡단토록 하여서 버스바와의 쇼트를 방지할 수 있으므로 반도체 장치의 신뢰성을 향상시켜 준다.

Description

리드 온 칩 반도체 장치
제1도는 본 고안의 요부 사시도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 칩 20 : 테잎
30 : 버스바 31 : 블록부
32 : 오목부 40 : 내부리드
본 고안은 와이어 본딩을 개선시킨 리드 온 칩 반도체 장치에 관한 것으로, 특히 버스바의 폭을 오목 및 볼록하게 형성하여 와이어 본딩을 개선한 반도체 장치이며, 이는 와이어 본딩시에 버스바 위를 횡단하는 와이어의 쇼트를 방지하여 반도체 장치의 신뢰성을 향상시킬 수 있다.
일반적으로 현재까지 발표된 리드 온 칩(Lead On Chip : LOC) 형태의 반도체 장치를 보면 칩상의 본딩 패드와 내부리드 사이를 와이어 본딩할 때, 본딩패드와 내부리드 중간에 위치해 있는 버스바의 단락을 방지하기 위하여 버스바 표면을 코팅하거나 와이어의 루프(LOOP) 모양을 조절하는 방법을 사용하는데, 이와 같은 일반적인 방법은 내부리드 및 버스바에 와이어 본딩하는 와이어의 길이가 달라지므로 이에 따라 와이어 본딩시에 각각의 본딩 파라미터를 설정해 주어야 하는 불편함이 있었다.
본 고안은 상기의 문제점을 해결함과 동시에 좀더 효과적인 와이어 본딩을 위하여 안출한 것으로, 일반적으로 동일한 폭으로 형성되어 있는 버스바의 형태에 오목부 및 볼록부를 형성한 것을 특징으로 하여, 본딩패드 및 내부리드간의 와이어 본딩시에 버스바와의 와이어 쇼트를 방지토록 하고, 또한 동일한 본딩 파라미터를 사용하여 버스바 및 내부 리드 모두를 와이어 본딩할 수 있도록 하였다.
즉, 본 고안은 리드 온 칩용 리드프레임에서 버스바의 형상을 변형시킨 것으로, 상기 버스바의 폭에 변형을 주어 오목부 및 볼록부를 형성하여서, 칩의 본딩패드와 버스바의 볼록부를 와이어 본딩하고, 그리고 본딩패드와 내부리드를 와이어 본딩할시 와이어가 횡단하는 버스바의 부위는 오목부로 형성한다. 결과적으로, 상기 버스바의 볼록부에 와이어 본딩함으로서 내부리드와 본딩되는 와이어와 동일한 본딩 파라미터(PARAMETER)를 설정하여 작업할 수 있으며, 또한 내부리드와의 와이어 본딩시에 와이어가 상기 버스바의 오목부를 횡단토록 하여서 버스바와의 쇼트를 방지할 수 있다.
이하 도면을 참조하여 본 고안을 상세히 설명하면 다음과 같다.
제1도는 본 고안의 요부 사시도로, 도시한 바와 같이 칩(10) 위에 테잎(20)을 이용하여 버스바(30) 및 내부리드(40)를 어태치 시켰으며, 상기 칩(10)상에 형성되어 있는 본딩패드(11)와 버스바(30) 그리고 본딩패드(11)와 내부리드(40) 사이를 각각의 기능에 맞도록 와이어(50)로 와이어 본딩한 상태를 나타낸다.
상기버스바(30)의 형상을 보면 제1도에 도시한 바와 같이 그 폭이 일정치 않고 볼록부(31) 및 오목부(32)를 형성하였는데, 상기 버스바(30)의 볼록부(31)는 와이어(50) 길이를 조절하여 내부리드(40)와 비슷한 위치의 본딩 영역에 본딩할 수 있도록 내부리드(40) 사이로 볼록하게 확장 형성되어 있어, 내부리드(40)에 와이어 본딩할 때의 본딩 파라미터와 동일한 본딩 파라미터를 설정하여 와이어 본딩할 수 있도록 한 것으로서, 그 이유로는 종래에는 본딩패드, 버스바 및 내부리드의 본딩위치가 다르므로 와이어 본딩 작업시 내부리드에 의해 버스바에는 상대적으로 짧은 와이어를 사용하여야 하기 때문에 내불드와는 다른 본딩 파라미터를 설정해주는 불편함이 있었기에 이를 해결하기 위한 것이다. 또한 상기 버스바(30)의 오목부(32)는 칩(10)상의 본딩패드(11)와 내부리드(40) 사이를 와이어 본딩할시 와이어(50)가 지나가는 부위로서 버스바(30)의 평균폭보다 작은 폭을 갖도록 오목하게 형성하여서 버스바에 와이어가 쇼트되는 확율을 줄이도록 한 것이다.
이상과 같이 본 고안은 버스바와 와이어간의 쇼트를 방지하고, 버스바에 연결되는 와이어의 루프 조절이 용이하며, 와이어 본딩 파라미터 설정시간을 단축하여 반도체 장치의 신뢰성을 향상시킬 수 있다.

Claims (1)

  1. 리드온칩 형태의 반도체 장치에 있어서, 상기 반도체 칩(10)위에 테잎(20)을 이용하여 버스바(30) 및 내부리드(40)를 어태치 시키되, 상기 버스바(30)는 그 폭을 상기 각 내부리드(40) 사이에 볼록하게 돌출시킨 볼록부(31)와; 상기 반도체 칩(10)의 본딩패드(11)와 와이어(50) 본딩되는 내부리드(40) 사이의 버스바(30) 폭을 오목하게 형성한 오목부(32)를 포함하게 구성한 것을 특징으로 하는 리드온칩 반도체 장치.
KR2019940039535U 1994-12-31 1994-12-31 리드 온 칩 반도체 장치 KR0130958Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940039535U KR0130958Y1 (ko) 1994-12-31 1994-12-31 리드 온 칩 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940039535U KR0130958Y1 (ko) 1994-12-31 1994-12-31 리드 온 칩 반도체 장치

Publications (2)

Publication Number Publication Date
KR960025376U KR960025376U (ko) 1996-07-22
KR0130958Y1 true KR0130958Y1 (ko) 1999-02-01

Family

ID=19405606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940039535U KR0130958Y1 (ko) 1994-12-31 1994-12-31 리드 온 칩 반도체 장치

Country Status (1)

Country Link
KR (1) KR0130958Y1 (ko)

Also Published As

Publication number Publication date
KR960025376U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
KR100335480B1 (ko) 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
US6130474A (en) Leads under chip IC package
EP0843356A3 (en) Lead-on-chip semiconductor device
KR970024071A (ko) 수지봉합형 반도체 장치 및 그 제조방법(Improved plastic encapsulated semiconductor device having wing leads and method for manufacturing the same)
KR0130958Y1 (ko) 리드 온 칩 반도체 장치
KR930002033Y1 (ko) 리드 프레임
US5998857A (en) Semiconductor packaging structure with the bar on chip
KR950006443Y1 (ko) 반도체 패키지용 리드프레임
KR940006581B1 (ko) LOC (Lead on Chip) 패케이지
KR0135672B1 (ko) 반도체 패키지용 리드프레임
KR200159720Y1 (ko) 반도체 패키지
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
KR200177071Y1 (ko) 스몰 다이패드 패키지 제조용 리드 프레임
KR950010012Y1 (ko) 리드온칩 패키지
KR970006222Y1 (ko) 리드프레임
KR0113176Y1 (ko) 반도체 패키지
KR100195506B1 (ko) 범용성을 갖는 리드 프레임 및 그를 이용한 반도체 칩 패키지
KR940002445B1 (ko) 반도체 리이드 프레임
JPH01244654A (ja) リードフレーム
JPH04277642A (ja) ワイヤーボンディング方法
KR0129004Y1 (ko) 리드 프레임
KR950006232Y1 (ko) 반도체 패키지용 리드프레임 패들
KR970005721B1 (ko) 반도체 패키지용 리드 프레임
KR970007844B1 (ko) 리드온 칩 및 칩온리드 반도체 장치
KR970013288A (ko) 센터 패드(center pad)를 갖는 칩을 이용한 멀티칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
UA0108 Application for utility model registration

Comment text: Application for Utility Model Registration

Patent event code: UA01011R08D

Patent event date: 19941231

UA0201 Request for examination

Patent event date: 19941231

Patent event code: UA02012R01D

Comment text: Request for Examination of Application

UG1501 Laying open of application
E902 Notification of reason for refusal
UE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event code: UE09021S01D

Patent event date: 19980227

E701 Decision to grant or registration of patent right
UE0701 Decision of registration

Patent event date: 19980619

Comment text: Decision to Grant Registration

Patent event code: UE07011S01D

REGI Registration of establishment
UR0701 Registration of establishment

Patent event date: 19980910

Patent event code: UR07011E01D

Comment text: Registration of Establishment

UR1002 Payment of registration fee

Start annual number: 1

End annual number: 3

Payment date: 19980910

UG1601 Publication of registration
UR1001 Payment of annual fee

Payment date: 20010817

Start annual number: 4

End annual number: 4

UR1001 Payment of annual fee

Payment date: 20020820

Start annual number: 5

End annual number: 5

UR1001 Payment of annual fee

Payment date: 20030814

Start annual number: 6

End annual number: 6

UR1001 Payment of annual fee

Payment date: 20040820

Start annual number: 7

End annual number: 7

UR1001 Payment of annual fee

Payment date: 20050822

Start annual number: 8

End annual number: 8

UR1001 Payment of annual fee

Payment date: 20060818

Start annual number: 9

End annual number: 9

UR1001 Payment of annual fee

Payment date: 20070827

Start annual number: 10

End annual number: 10

UR1001 Payment of annual fee

Payment date: 20080820

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 12

UR1001 Payment of annual fee

Payment date: 20090828

Start annual number: 12

End annual number: 12

EXPY Expiration of term