[go: up one dir, main page]

KR0130154B1 - 차동 증폭기 - Google Patents

차동 증폭기

Info

Publication number
KR0130154B1
KR0130154B1 KR1019940030634A KR19940030634A KR0130154B1 KR 0130154 B1 KR0130154 B1 KR 0130154B1 KR 1019940030634 A KR1019940030634 A KR 1019940030634A KR 19940030634 A KR19940030634 A KR 19940030634A KR 0130154 B1 KR0130154 B1 KR 0130154B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
supply voltage
node
differential amplifier
Prior art date
Application number
KR1019940030634A
Other languages
English (en)
Other versions
KR960019960A (ko
Inventor
오영남
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940030634A priority Critical patent/KR0130154B1/ko
Publication of KR960019960A publication Critical patent/KR960019960A/ko
Application granted granted Critical
Publication of KR0130154B1 publication Critical patent/KR0130154B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/372Noise reduction and elimination in amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/471Indexing scheme relating to amplifiers the voltage being sensed

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 반도체 소자의 차동 증폭기에 관한 것으로 풀-업(pull-up)구동단에 스위칭소자를 이용한 동작전압 조절부를 구현하고 전원전압 검출기를 이용하여 전원전압(Vcc)의 전위에 따라 그 동작 상태를 조절함으로써, 높은 전원전압의 경우에 아웃풋 스윙을 조절하여 스피드 지연을 개선시키고 낮은 전원전압의 경우에는 차동증폭기의 오동작을 방지할 수 있는 효과가 있다.

Description

차동 증폭기
제1도는 종래 기술에 의한 차동 증폭기의 회로도.
제2도는 본 발명에 의한 차동 증폭기의 블럭도.
제3도는 본 발명에 사용된 전압 감지기의 상세도.
제4도는 본 발명을 이용한 제1 실시예로써 차동 증폭기의 회로도.
제5도는 본 발명을 이용한 제2 실시예로써 차동 증폭기의 회로도.
* 도면의 주요부분에 대한 부호의 설명
100 : 전압 감지기 101 : 동작전압 조절부
102 : 차동 증폭부 200 : 전원전압 분압부
201 : 비교부 202 : 전압 완층부
본 발명은 반도체 소자의 차동 증폭기에 관한 것으로 특히, 풀-업(pull-up) 구동단에 스위칭소자를 이용한 동작전압 조절부를 구현하고 전원전압 검출기를 이용하여 전원전압(Vcc)의 전위에 따라 그 동작 상태를 조절함으로써, 칩 내부의 전원선에서 발생하는 잡음(noise)을 감소시켜 안정된 동작을 실현한 차동 증폭기에 관한 것이다.
제 1 도는 종래 기술에 의한 차동 증폭기의 회로도로서, 전원전압(Vcc) 및 노드(N1)사이에 접속되며 차동 증폭기 제어신호(ΦSEP)에 의해 그 동작이 제어되는 풀-업 구동단인 PMOS트랜지스터(Q1)과, 상기 노드(N1) 및 노드(N2,N4) 사이에 접속되며 게이트가 상기 노드(N4)에 공통으로 연결된 커런트 미러형 구조인 PMOS트랜지스터(Q2,Q3)와, 상기 노드 (N2,N4) 및 노드(N5) 사이에 소오스가 접속되며 데이타 입력을 받아들이는 NMOS트랜지스터(Q4,Q5)와, 상기 노드(N5) 및 접지전압(Vss) 사이에 접속되며 차동 증폭기 제어신호(ΦSEN)에 의해 그 동작이 제어되는 풀-다운 구동단인 NMOS트랜지스터(Q6)를 구비한다.
상기 입력라인(Vg1, Vg2) 간의 전위차가 수십 mV 이상인 상태에서 차동 증폭기 제어신호(ΦSEP, ΦSEN)가 인에이블되면 풀-업 구동 트랜지스터(Q1)는 전원전압(Vcc)로부터 차동 증폭기로 전류를 공급하고, 풀-다운 구동 트랜지스터(Q6)는 차동 증폭기로부터 접지전압(Vss)로 전류를 방전 하게 된다. 그리고, 상기 NMOS트랜지스터(Q4,Q5)의 게이트에 각각 공급 되는 상기 입력데이타의 전위신호(Vgl,Vg2)의 대소에 따라 상기 노드(N2,N4)에서 발생되는 전압신호는 서로 상반된 크기를 갖게 된다. 실제로, 상기 입력전위신호(Vg1)에 비하여 상기 입력전위신호(Vg2)가 큰 경우, 상기 노드(N2)에서 발생되는 전압신호는 상기 노드(N4)에서 발생되는 전압신호보다 큰 전압레벨을 갖게된다. 반대로, 상기 입력전위신호(Vg1)에 비하여 상기 입력전위신호(Vg2)가 작은 경우, 상기 노드(M2)에서 발생되는 전압신호는 상기 노드(N4)에서 발생되는 전압신호보다 작은 전압레벨을 갖게된다. 그기고 상기 노드(H2)에서 발생되는 전압신호와 상기 노드(N4)에서 발생되는 전압신호의 크기는 상기 입력 데이타 전위신호(Vgl,Vg2)간의 차에 비례한다.
상기 노드(N5) 및 접지전압(Vss) 사이에 접속된 NMOS트랜지스터(Q6)는 감지 증폭기 제어신호(ΦSEN)에 의하여 상기 NMOS트랜지스터(Q4,Q5)를 경유하여 흐르는 총 전류량을 일정하게 유지시키는 정전류원의 기능을 한다. 그리고 상기 감지 증폭기는 커런트 미러부를 이루는 PMOS트랜지스터(Q2,Q3) 및 데이타 입력을 받아들이는 NMOS트랜지스터(Q4,Q5)에 의하여 구성된 차동증폭기로 구현된다.
여기서, 풀-업 구동 트랜지스터(Q1)과 풀-다운 구동 트랜지스터(Q6)은 전원전압(Vcc)의 전위에 관계없이 차동 증폭기 제어신호(ΦSEP,ΦSEN)에 따라 각각 동작하므로 고전위의 전원전압(Vcc)게서는 많은 양의 전류가 풀-업, 풀-다운 구동단을 통해 흘러 아웃풋 스윙이 커져서 연속적인 데이타 입력시에 차동 증폭기의 출력하는 시간이 늦어지게 되는 문제점이 생긴다.
또한, 저전위의 전원전압(Vcc)에서는 차동 증폭기 동작에 필요한 동작 전압이 낮아 차동 증폭기가 오동작을 일으키는 문제점이 생긴다.
따라서, 본 발명에서는 전원전압(Vcc)의 전위에 따라 차동 증폭기에서 소모되는 전류량을 조절할 수 있는 차동 증폭기를 제공하는데에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 차동 증폭기는 전원전압(Vcc)의 높고, 낮음에 따라 전압감지기(Voltage Detector)의 출력을 '로직하이' '로직로우'로 출력시키고, 이 출력된 신호에 의해 풀-업 구동단의 동작상태를 제어하도록 구현하였다.
이하, 첨부된 도면을 참고하여 본 발명을 더 상세히 설명하기로 한다. 제 2 도는 본 발명에 의한 차동 증폭기의 블럭도를 나타낸 것으로, 기준전압(Vref)과 전원전압(Vcc)을 비교하고 중폭하는 전압감지기(100)와, 상기 전압감지기의 출력신호에 의해 제어되어 차동 증폭기를 구동시키는 동작전압 조절부(101)와, 비트라인으로 부터의 입력 데이타신호를 차동 증폭하기 위한 차동 증폭부(102)를 구비한다.
제 3 도는 본 발명에 사용된 전압 감지기의 상세도로서, 전원전압 분압부(200)와, 비교부(201)와, 전압 완층부(202)를 구비한다.
상기 전원전압 분압부(200)는 전원전압(Vcc) 및 노드(N6) 사이에 접속된 저항(Rl)과, 상기 노드(N6) 및 접지전압(Vss) 사이에 직렬접속된 저항(R2) 및 게이트가 전원전압(Vcc)에 연결된 NMOS트랜지스터(Q7)로 구성된다.
상기 전원전압 분압부(200)는 상기 NMOS트랜지스터(Q7)가 턴-온(turn-on)되면, 전원전압(Vcc)와 접지전압(Vss)에 전류가 흘러서 상기 저항(Rl)과 저항(R2)값에 상응하는 전위가 상기 노드(N6)에 유기된다.
본 발명은 상기 전원전압 분압부(200) 대신에 퓨즈(Fuse) 또는 본드 패드(Bond PAD)로 부터의 입력이 접속된 것을 사용할 수 있다.
상기 비교부(201)는 전원전압(Vcc) 및 노드(N7) 사이에 접속되며 차동 증폭기 제어신호(BSEP)에 의해 그 동작이 제어되는 풀-업 구동단인 PMOS트랜지스터(Q8)과, 상기 노드(N7) 및 노드(N8,NIO) 사이에 접속되며 게이트가 상기 노드(N10)에 공통으로 연결된 커런트 미러형 구조인 PMOS트랜지스터(Q9,Q10)와, 상기 노드(N8,N10) 및 노드(N11) 사이에 소오스가 접속되며 데이타 입력을 받아들이는 NMOS트랜지스터(Q11,Q12)와, 상기 노드(N11) 및 접지전압(Vss) 사이에 접속되며 차동 증폭기 제어신호(ΦSEN)에 의해 그 동작이 제어되는 풀-다운 구동단인 NMOS트랜지스터(Q13)를 구비한다.
상기 비교부(201)는 상기 노드(N6)의 전위신호와 기준전압(Vref)전위 비교증폭하여 상기 노드(N8)로 출력하는 차동증폭기이다.
낮은 전원전압인 경우(VN6 Vref 조건인 경우), 상기 NNOS트랜지스터(Q11)에서의 전류흐름이 상기 NMOS트랜지스터(Q12) 보다 작아져서 상기 노드(N8)의 전위신호는 '로직하이' 상태를 유지하며, 높은 전원전압인 경우(VN6 Vref 조건인 경우), 상기 NMOS트랜지스터 (Q11)에서의 전류흐름이 상기 NMOS트랜지스터(Q12) 보다 커져서 상기 노드(N8)의 전위신호는 '로직로우' 상태를 갖는다.
상기 전압 완충부(202)는 상기 노드(N8) 및 출력단자(det) 사이에 직렬접속된 게이트 G1,C2로 구성되며, 상기 비교부(202)에서 유기된 상기 노드(N8)의 전위신호를 부하량에 따른 인버터 접속으로 전체칩에서 결정되는 출력신호(det)의 부하량에 따라 결정할 수 있다.
제 4 도는 본 발명의 제1 실시예에 따른 차동 증폭기의 회로도를 나타낸 것으로, 전원전압(Vcc) 및 노드(Nl3) 사이에 접속되며 게이트가 노드(Nl2)에 연결된 PMOS트랜지스터(Q14)와, 상기 노드(Nl2) 및 접지전압(Vss) 사이에 접속되며 게이트에 구동전압(det)이 연결된 NMOS트랜지스터(Q16)와, 상기 노드(Nl2) 및 상기 노드(Nl3) 사이에 접속되며 게이트에 구동전압(det)가 연결된 PMOS트랜지스터(Q15)로 이루어진 동작전압조절부(101)와,
상기 노드(Nl3) 및 노드(Nl4,Nl6) 사이에 접속되며 게이트가 상기 노드(Nl6)에 공통으로 연결된 커런트 미더형 구조인 PMOS트랜지스터(Q17,Q18)와, 상기 노드(Nl4,Nl6) 및 노드(Nl7) 사이에 채널이 접속되며 데이타 입력을 받아들이는 NMOS트랜지스터(Q19,Q20)와, 상기 노드(Nl7)및 접지전압(Vss) 사이에 접속되며 차동 증폭기 제어신호(ΦSEN)에 의해 그 동작이 제어되는 풀-다운 구동단인 NMOS트랜지스터(Q21)로 구성된 차동 증폭부(102)를 구비한다.
그 동작을 살펴보면, 상기 입력라인(Vg3, Vg4) 간의 전위차가 수십 mV이상인 상태에서 상기 NMOS트랜지스터(Q16) 및 PMOS트랜지스터(Q15)의 게이트에 공통으로 접속된 전압감지기(100)의 출력신호(det)가 인가되면, 상기 NMOS트랜지스터(Q16) 및 PMOS트랜지스터(Q15)의 도통상태를 결정하게 된다. 그로 인하여 상기 노드(Nl2)의 전위를 결정하여 상기 노드(Nl3) 및 전원전압(Vcc)에 접속된 PMOS트랜지스터(Q14)를 동작시킨다.
따라서, 풀-업 구동 트랜지스터(Q14)는 전원전압(Vcc)으로부터 차동 증폭부(202)로 전류를 공급하고, 풀-다운 구동 트랜지스터(Q21)는 자신의 게이트에 인가된 차동 증폭기 제어신호(ΦSEN)가 '로직로우' 상태에서 '로직하이' 상태로 바뀜에 따라 턴-온되어 차동 증폭부(102)로부터 접지 전압(Vss)로 전류를 방전하게 된다. 그리고, 상기 NMOS트랜지스터(Q19,Q20)의 게이트에 각각 공급되는 상기 전위신호(Vg3,Vg4)의 대소에 따라 상기 노드(Nl4,Nl6)에서 발생되는 전압신호는 서로 상반된 크기를 갖게 된다. 실제로, 상기 입력전위신호(Vg3)에 비하여 상기 입력전위신호(Vg4)가 큰 경우, 상기 노드(Nl4)에서 발생되는 전압신호는 상기 노드(Nl6)에서 발생되는 전압신호보다 큰 전압레벨을 갖게된다 반대로, 상기 입력전위신호(Vg3)에 비하여 상기 입력전위신호(Vg4)가 작은 경우, 상기 노드(Nl4)에서 발생되는 전압신호는 상기 노드(Nl6)에서 발생되는 전압신호보다 작은 전압레벨을 갖게된다. 그리고 상기 노드(Nl4)에서 발생되는 전압신호와 상기 노드(Nl6)에서 발생되는 전압신호의 크기는 상기 입력 데이타 전위신호(Vg3,Vg4)간의 차에 비례한다.
즉, 상기 두개의 입력단자(Vg3와 Vg4)로 들어간 입력신호의 차가 상기 NMOS트랜지스터(Q19 및 Q20)의 드레인 단자에서 증폭되어 상기 노드(Nl4)로 출력 된다.
따라서, 상기 동작전압조절부(101)의 출력노드(Nl3)의 전위를 전원전압의 변동에 따라 적절하게 조절을 할 수 있다.
즉, 높은 전원전압(예를 들면 6V)인 경우, 전압감지기의 출력신호(det) '로우'를 갖고 있으므로 상기 MMOS트랜지스터(Q16)은 턴-오프되고, 상기 PMOS트랜지스터(Q15)는 턴-온되어 상기 노드(Nl3) 및 상기 노드(Nl2)의 전위는 'Vcc - Vt'정도(다이오드 구조)가 되어 상기 차동 증폭부(202)가 동작할때 아웃풋 스윙을 낮출 수 있다.
그리고, 낮은 전원전압인 경우(예를 들면 3,3V)인 경우 전압 감지기의 출력신호(det)는 '하이'를 유지하여 상기 PMOS트랜지스터(Q15)는 턴-오프되고, 상기 NMOS트랜지스터(Q16)는 턴-온되어 상기 노드(Nl2)는 접지 전압(Vss)을 유지하게 되며, 상기 PMOS트랜지스터(Q14)는 강하게 턴-온 되어 상기 노드(Nl3)의 전위를 전원전압(Vcc)전위 근처의 전압을 형성하여 낮은 전원전압에서 문제되는 커먼모드레인지(Common Mode input Range:CMR)값을 개선할 수 있다.
본 발명의 동작전압 조절부(101)는 여러가지 형태의 증폭기를 구성하는데 있어서 동작전압조절에 사용될 수 있다.
제 5 도는 본 발명의 제2 실시예에 따른 차동 증폭기의 회로도로서, 전원전압(Vcc) 및 노드(Nl9) 사이에 접속되며 게이트가 노드(Nl8)에 연결된 PMOS트랜지스터(Q22)와, 상기 노드(Nl8) 및 접지전압(Vss) 사이에 접속되며 게이트에 구동전압(det)이 연결된 NMOS트랜지스터(Q24)와, 상기 노드(Nl8) 및 상기 노드(Nl9) 사이에 접속되며 게이트에 구동전압(det)가 연결된 PMOS트랜지스터(Q23)로 이루어진 동작전압조절부(101)와,
상기 노드(Nl9) 및 노드(N20,N21) 사이에 접속되며 게이트에 각각 입력 데이타가 입력되는 NMOS트랜지스터(Q25,Q26)와, 상기 노드(N20,N2l)및 노드(N22) 사이에 크로스 래치 구조의 NMOS트랜지스터(Q27,Q28)와, 상기 노드(N22) 및 접지전압(Vss) 사이에 접속되며 차동 증폭기 제어신호(ΦSEN)에 의해 그 동작이 제어되는 풀-다운 구동단인 NMOS트랜지스터 (Q29)로 구성된 차동 중폭부(102)를 구비한다.
그 동작을 살펴보면, 상기 입력라인(Vg5, Vg6) 간의 전위차가 수십 mV 이상인 상태에서 상기 NMOS트랜지스터(Q24) 및 PMOS트랜지스터(Q23)의 게이트에 공통으로 접속된 전압감지기(100)의 출력신호(det)가 인가되면, 상기 NMOS트랜지스터(Q24) 및 PMOS트랜지스터(Q23)의 도통상태를 결정하게 된다. 그로 인하여 상기 노드(Nl8)의 전위를 결정하여 상기 노드 (Nl9) 및 전원전압(Vcc)에 접속된 PMOS트랜wl스터(Q22)를 동작시킨다.
따라서, 풀-업 구동 트랜지스터(Q22)는 전원전압(Vcc)로부터 차동 증폭부(202)로 전류를 공급하고, 풀-다운 구동 트랜지스터(Q29)는 자신의 게이트에 인가된 차동 증폭기 제어신호(ΦSEN)가 '로직로우' 상태에서 '로직하이' 상태로 바뀜에 따라 턴-온되어 차동 증폭부(102)로부터 접지 전압(Vss)로 전류를 방전하게 된다. 그리고, 상기 NMOS트랜지스터(Q25,Q26)의 게이트에 각각 공급되는 상기 입력라인으로 부터의 전위신호(Vg5,Vg6)의 대소에 따라 상기 노드(N20,N2l)에서 발생되는 전압신호는 서로 상반된 크기를 갖게 된다. 실제로, 상기 입력전위신호(Vg5)에 비하여 상기 입력전위신호(Vg6)가 큰 경우, 상기 노드(N20)에서 발생되는 전압신호는 상기 노드(N2l)에서 발생되는 전압신호보다 큰 전압레벨을 갖게된다. 반대로, 상기 입력전위신호(Vg5)에 비하여 상기 입력전위 신호(Vg6)가 작은 경우, 상기 노드(N20)에서 발생되는 전압신호는 상기 노드(N2l)에서 발생되는 전압신호보다 작은 전압레벨을 갖게된다. 그리고 상기 노드(N20)에서 발생되는 전압신호와 상기 노드(N2l)에서 발생되는 전압신호의 크기는 상기 입력 데이타 전위신호(Vg5,Vg6)간의 차에 비례한다.
즉, 상기 두개의 입력단자(Vg5와 Vg6)로 들어간 입력신호의 차가 상기 NMOS트랜지스터(Q25 및 Q26)의 소오스 단자에서 증폭되어 상기 노드(N20 및 N2l)로 출력된다.
따라서, 상기 동작전압조절부(101)의 출력노드(Nl9)의 전위를 전원전압의 변동에 따라 적절하게 조절을 할 수 있다.
즉, 높은 전원전압(예를 들면 6V)인 경우, 전압감지기의 출력신호(det)는 '보우'를 갖고 있으므로 상기 NMOS트랜지스터(Q24)는 턴-오프되고, 상기 PMOS트랜지스터(Q23)는 턴-온되어 상기 노드(Nl9) 및 상기 노드(Nl8)의 전위는 'Vcc - Vt'정도(다이오드 구조)가 되어 상기 차동 증폭부(102)가 동작할때 아웃풋 스욍을 낮출 수 있다.
그리고, 낮은 전원전압인 경우(예를 들면 3.3V) 전압 감지기의 출력신호(det)는 '하이'를 유지하여 상기 PMOS트랜지스터(Q23)는 턴-오프되고, 상기 NMOS트랜지스터(Q24)는 턴-온되어 상기 노드(Nl8)는 접지전압(Vss)을 유지하게 되며, 상기 PMOS트랜지스터(Q22)는 강하게 턴-온되어 상기 노드(Nl9)의 전위를 전원전압(Vcc)전위 근처의 전압을 형성하여 낮은 전원전압에서 문제되는 커먼모드레인지(Common Mode input Range CMR)값을 개선할 수 있다.
이상에서 설명한 본 발명의 차동 증폭기를 반도체 소자의 내부에 구현하게 되면, 전원전압(Vcc)의 전위에 따라 차동 증폭기에서 소모되는 전류량을 조절할 수 있으므로, 칩 내부의 전원선에서 발생하는 잡음을 감소시켜 안정된 동작을 실현할 수 있는 효과가 있다.

Claims (5)

  1. 전원 전압의 변화를 감지하는 전원전압 감지수단(100)과, 상기 전원전압 감지수단(100)으로 부터의 출력에 의해 안정돤 동작 전압을 출력하는 동작전압 조절수단(101)과 상기 동작전압 조절수단(101)으로부터 출력되는 안정된 동작전압을 바이어스전압으로 수신하여 동작하는 증폭수단(102)을 구비하며, 상기 전원전압이 기준치를 초과하면 상기 전원전압 감지수단(100)에 의하여 제어된 상기 동작잔압 조절 수단(101)은 상기 증폭수단으로 인가되는 상기 방이어스전압을 상기 전원전압보다 낮추고, 상기 전원전압이 상기 기준치에 미달하면 상기 전원전압 감지수단(100)에 의하여 제어된 상기 동작전압 조절 수단(101)은 상기 증폭수단으로 인가되는 상기 바이어스전압을 상기 전원전압과 동일하게 하는 것을 특징으로 하는 차동 증폭기.
  2. 제1항에 있어서, 상기 전원전압 감지수단(100)은, 상기 전원전압에 의해 제어되어 상기 전원전압을 분압하여 출력하는 분압수단(200)과, 상기 분압수단 (200)으로 부터의 출력전위와, 소정의 기준전압을 비교 증폭하는 전압 비교수단(201)과, 상기 전압 비교수단(201)으로 부터의 비교 증폭된 출력신호를 완충하여 상기 전원전압의 변화를 감지하는 출력신호를 출력하는 완층수단(202)을 구비하는 것을 특징으로 하는 차동 증폭기.
  3. 제 2 항에 있어서, 상기 완층수단(202)은 인버터로 구성된 것을 특징으로 하는 차동 증폭기.
  4. 제1항에 있어서, 상기 동작전압 조절수단(101)은 상기 전원전압의 변동에 따라서, 상기 증폭수단의 공통모드레인지를 조절할 수 있도록 하는 것을 특징으로 하는 차동 증폭기.
  5. 제 2항에 있어서, 상기 동작전압 조절수단(101)은, 상기 전원전압 및 제 1노드(N19) 사이에 접속되며 게이트가 제 2 노드(Nl8)에 연결된 제 1 PMOS트랜지스터(Q22)와, 사기 제 2 노드(Nl8) 및 접지전압(Vss) 사이에 접속되며 게이트에 상기 완충수단의 출력신호가 인가되는 NMOS트랜지스터(Q24)와, 상기 제 2 노드(Nl8) 및 상기 제 1 노드(Nl9) 사이에 접속되며 게이트에 상기 완충수단의 출력신호가 인가되는 제 2 PMOS트랜지스터(Q23)로 이루어진 것을 특징으로 하는 차동 증폭기.
KR1019940030634A 1994-11-21 1994-11-21 차동 증폭기 KR0130154B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030634A KR0130154B1 (ko) 1994-11-21 1994-11-21 차동 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030634A KR0130154B1 (ko) 1994-11-21 1994-11-21 차동 증폭기

Publications (2)

Publication Number Publication Date
KR960019960A KR960019960A (ko) 1996-06-17
KR0130154B1 true KR0130154B1 (ko) 1998-10-01

Family

ID=19398525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030634A KR0130154B1 (ko) 1994-11-21 1994-11-21 차동 증폭기

Country Status (1)

Country Link
KR (1) KR0130154B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834119B1 (ko) * 2006-10-31 2008-06-02 삼성전자주식회사 Mosfet회로 구조 및 상기 mosfet 회로 구조를채용한 cmos 증폭기

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100505569B1 (ko) * 1997-12-08 2005-10-19 삼성전자주식회사 동기식 디램 반도체 장치의 내부 전압 발생기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834119B1 (ko) * 2006-10-31 2008-06-02 삼성전자주식회사 Mosfet회로 구조 및 상기 mosfet 회로 구조를채용한 cmos 증폭기

Also Published As

Publication number Publication date
KR960019960A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
US5220221A (en) Sense amplifier pulldown circuit for minimizing ground noise at high power supply voltages
KR100190763B1 (ko) 차동 증폭기
KR0164385B1 (ko) 센스앰프회로
US4670675A (en) High gain sense amplifier for small current differential
US5537066A (en) Flip-flop type amplifier circuit
US6617885B2 (en) Sense amplifiers having gain control circuits therein that inhibit signal oscillations
US6396310B2 (en) Current sense amplifiers enabling amplification of bit line voltages provided by bit line sense amplifiers
US6313670B1 (en) Integrated driver circuits having current control capability
US6281713B1 (en) Current sense amplifiers having equalization circuits therin that inhibit signal oscillations during active modes
US20060214688A1 (en) Output buffer and method having a supply voltage insensitive slew rate
US5369614A (en) Detecting amplifier with current mirror structure
US4893029A (en) Power supply noise protection circuit
US5276369A (en) Sense amplifier circuit having a bias current control means
JP3805802B2 (ja) 半導体メモリ装置のデータ出力回路
US5281873A (en) Sense amplifier control circuit
KR0147712B1 (ko) 에스램의 저전압 동작용 비트 라인 회로
US6028458A (en) Differential amplifier with input signal determined standby state
US5606292A (en) Ring oscillator having its output amplified in a comparator
KR0130154B1 (ko) 차동 증폭기
US6009032A (en) High-speed cell-sensing unit for a semiconductor memory device
US5436866A (en) Low-power, high-speed sense amplifier
US20050117402A1 (en) Address input buffer of differential amplification type in semiconductor memory device
US6114881A (en) Current mirror type sense amplifier
US5847583A (en) Sense amplifier circuit in which erroneous read operation can be prevented
KR970001311B1 (ko) 차동 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19941121

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19941121

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970530

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19971031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971117

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971117

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001019

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011017

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021018

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20031017

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20041018

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20051019

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20071025

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20081027

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20091028

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20101025

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20121009