[go: up one dir, main page]

KR0128815B1 - 스위칭 소자 어레이 및 이를 이용한 액정표시장치 - Google Patents

스위칭 소자 어레이 및 이를 이용한 액정표시장치

Info

Publication number
KR0128815B1
KR0128815B1 KR1019930014180A KR930014180A KR0128815B1 KR 0128815 B1 KR0128815 B1 KR 0128815B1 KR 1019930014180 A KR1019930014180 A KR 1019930014180A KR 930014180 A KR930014180 A KR 930014180A KR 0128815 B1 KR0128815 B1 KR 0128815B1
Authority
KR
South Korea
Prior art keywords
electrodes
switching element
semiconductor layer
substrate
liquid crystal
Prior art date
Application number
KR1019930014180A
Other languages
English (en)
Other versions
KR940005981A (ko
Inventor
야스노리 시마다
도모히꼬 야마모또
히로시 모리모또
요시미 고지마
미쯔히로 고덴
마사루 요시다
Original Assignee
쯔지 하루오
샤프 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쯔지 하루오, 샤프 가부시끼가이샤 filed Critical 쯔지 하루오
Publication of KR940005981A publication Critical patent/KR940005981A/ko
Application granted granted Critical
Publication of KR0128815B1 publication Critical patent/KR0128815B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 스위칭 소자 어레이 및 이를 이용한 액정 표시 장치에 관한 것이다. 액정 표시 장치에서, 액정층은 제1 절연성 기판과 제2 절연성 기판 사이에 배치된다. 제1 절연성 기판상에는 제1 방향으로 복수의 제1 전극들이 배열되고, 제1 절연체층이 제1 절연성 기판의 전면에 형성되어 제1 전극들을 덮는다. 제1 절연체츠에는 반도체층이 형성되고, 그 위에 제2 절연체층이 형성되어 제1 절연성 기판의 전면을 덮는다. 이러한 3층 구조로 스위칭 소자 어레이가 형성된다. 복수의 제2 전극들은 제1 방향과 교차하는 제2 방향으로 제2 절연성 기판상에 평행하게 형성된다. 따라서, 제1 전극들과 제2 전극들 사이에 삽입된 스위칭 소자 어레이는 액정층을 구동하는데 이용된다.

Description

스위칭 소자 어레이 및 이를 이용한 액정표시장치
제1도는 본 발명의 제1 실시예에 따른 액티브 매트릭스 기판의 사시도.
제2도는 제1도의 A-A'선 단면도.
제3도는 본 발명의 제1 실시예에 따른 3층 구조의 스위칭 소자의 등가 회로도.
제4도는 임계 전압보다 높은 전압이 반도체층에 인가될 때의 스위칭 소자의 등가회도로.
제5도는 반도체층의 전압과 전류 사이의 관계를 나타내는 그래프.
제6도는 액정층과 스위칭 소자의 등가 회로도.
제7도는 임계 전압보다 높은 전압이 반도체층에 인가될 경우의 액정층과 스위칭 소자의 등가 회로도.
제8도는 액정층을 대전시킨 후, 전압을 인가하지 않은 상태의 액정층과 스위칭 소자의 등가 회로도.
제9a도 내지 제9c도는 본 발명의 제2 실시예에 따라 액정 표시 장치를 제조하는 방법을 나타낸 평면도이고. 제9d도 내지 제9f도는 제9a도 내지 제9c도에 각각 대응하는 단면도이며, 제9g도는 제9a도 내지 제9c도와 제9d도 내지 제9f도에 도시된 단계를 통해 제조된 액정 표시 장치의 단면도.
제10도는 본 발명의 제3 실시예에 따른 스위칭 소자 어레이의 부분 평면도.
제11도는 제10도의 B-B'선 단면도.
제12도는 제10도의 스위칭 소자 어레이를 사용한 액정 표시 장치의 단면도.
제13a도는 액티브 매트릭스 방식을 채택한 종래의 액정 표시 장치의 사시도이고, 제13b도는 제13a도에 대응하는 단면도.
제14도는 TFT소자를 포함하는 종래의 액티브 매트릭스 기판의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 절연성 기판 2, 8 : 전극
3 : 게이트 전극 4 : 반도체층
5 : 절연체층 6, 9 : 배향막
7 : 대향 전극 10 : 액정층
11 : 스위칭 소자 어레이 11a : 스위칭 소자
12 : 화소 전극
본 발명은 스위칭 소자 어레이 및 이를 이용한 액정 표시 장치에 관한 것이다.
표시 화면에 패턴을 형성하기 위해 화소 전극들을 선택하여 구동하는 액정 표시 장치나 EL 표시 장치 등은 공지되어 있다. 화소 전극의 구동법으로는, 각각의 화소 전극들이 매트릭스로 배열되고, 각 화소 전극에는 이들을 선택적으로 구동하기 위한 스위칭 소자가 제공된 액티브 매트릭스 구동법이 공지되어 있다. 이러한 액정 표시 장치에서는, 스위칭 소자에 의해 선택된 화소 전극과 대응 전극 사이에 전압을 인가하여, 이러한 전극 사이에 봉입된 액정 등의 표시 매체를 광학적으로 변조한다. 이 광학적 변조는 화면상에 표시 패턴으로 시각적으로 관찰된다.
이와 같은 구동법을 이용하면 표시 화면의 콘트라스트가 양호하고 텔레비젼 등에 많이 응용할 수 있다. 화소 전극을 선택하고 구동하는 스위칭 소자로서는, TFT(박막 트랜지스터)나 MOS 트랜지스터 등의 3 단자형과 MIM(금속-절연층-금속), 다이오드, 배리스터 등의 2 단자형이 일반적으로 이용된다.
제13a도는 액티브 매트릭스 구동법을 이용한 대표적인 액정 표시 장치를 도시한 사시도이다. 제13b도는 제13a도의 표시 장치의 단면도이다. 제13a도 및 제13b도에 도시된 바와 같이, 투명 절연성 기판(21)과 대향 기판(26)은 서로 마주보고, 그 사이에 액정층(28)이 봉입된다. 투명 절연성 기판(21)상에는 복수의 소스 전극들(22)과 복수의 게이트 전극들(23)이 서로 직각으로 교차하도록 배치된다. 소스 전극들(22)과 게이트 전극들(23)이 인접하여 이루어진 각각의 장방형 영역에는 액정을 구동하기 위한 화소 전극(24)이 배치된다. 각각의 화소 전극(24)에는 스위칭 소자로서 TFT(25)가 배치된다. 화소 전극(24)이 배치된 영역을 완전히 덮도록 배향막(30)을 형성한다.
대향 기판(26)상에는 절연성 기판(21)상의 화소 전극(24)을 마주보도록 대향 전극(27)을 배치한다. 대향 전극(27)에는 배향막(31)을 형성한다.
대향 기판(26)과 절연성 기판(21) 사이에 삽입된 액정층(28)의 외주부에는 밀봉수지(29)를 배치하여, 그로 인해 액정층(28)을 봉입한다.
이러한 액정 표시 장치는 다음과 같이 작동한다.
첫째, 하나의 게이트 전극(23)을 선택하여, 선택된 게이트 전극(23)에 게이트 신호를 인가하고, 이 게이트 전극(23)에 접속된 모든 TFT(25)를 ON상태로 한다. 이 게이트 신호와 동기화된 소스 신호를 소스 전극(22)을 통해 인가하면, TFT(25)가 배치된 각각의 화소 전극(24)이 이 소스 신호를 수신한다. 그 결과, 표시에 필요한 전위차가 화소 전극(24)과 대향 전극(27) 사이에 얻어진다. 이에 대응하는 전하가 전극들(24, 27) 사이에 배치된 액정층(28)의 액정 커패시턴스에 축적되어, 액정 커패시턴스에 대응하는 화소내에 표시 신호가 기록된다. TFT(25)를 OFF상태로 바꾸어도, TFT(25)가 ON 상태인 동안 인가된 전압은 액정 커패시턴스의 전하에 의해 유지된다.
따라서, 1 필드에 걸쳐 화소가 구동된다. 이후, 상술한 것과 같은 방식으로, 게이트 전극들(23)이 연속적으로 주사되고, 선택된 게이트상 전극들(3) 각각에 게이트 신호가 인가되며, 이 게이트 신호들과 등기화된 소스 신호들이 각각 소스 전극들에 인가되고, 결과적으로 표시 장치에 화상이 형성된다.
이어서, TFT에 대한 대표적인 구조를 제14도를 참조하여 설명한다. 제14도는 종래의 액티브 매트릭스 기판의 일부분의 단면도이고, 이 기판에 TFT가 형성된다. 제13a도 및 제13b도의 절연성 기판(21)에 대응하는 투명 절연성 기판상에 게이트 전극(51)이 형성된다. 이 게이트 전극(51)은 유리 기판(50)상에 배열된 게이트 전극들로부터 분기된다. 게이트 전극들과 소스 전극들(도시 안됨)은 서로 교차하도록 배열된다. 복수의 화소 전극들(60) 각각은 게이트 전극과 소스 전극에 의해 경계를 이룬 장방형 영역에 배치되므로, 이들 화소 전극(60)은 매트릭스 형태로 배열된다. 게이트 전극(51)은 형성됨과 동시에 패턴화된다. 결국, 소스 전극(58)과 드레인 전극(59)이 제공된 TFT가 게이트 절연막(54)을 통해 게이트 전극(51)상에 형성된다.
이어서, 제14도를 참조하여 TFT의 대표적인 구조와 그 제조법을 상세히 설명한다. 첫째, 게이트 절연막(54)을 게이트 전극(51)상에 형성한다. 반도체층(52)은 게이트 절연막(54)을 통해 게이트 전극(51)상에 패턴화함으로써 형성된다. 이어서, 반도체층(52) 위에 에칭 방지층(56)을 형성한 다음, 이 에칭 방지층(56)의 각 변에 인접하도록 패턴화하여 콘택트층(53a, 53b)을 형성한다. 끝으로, 콘택트층(53a, 53b)위에 패턴화하여 소스 전극(58)과 드레인 전극(59)을 형성하고, 이에 따라 각각 TFT를 형성한다.
다음에는 유리 기판(50)의 전면(全面)에 절연막으로서 절연성 보호막(55)을 형성하여 TFT를 덮는다. 절연성 보호막(55) 위에 ITO(인듐 주석 산화물)막 등의 투명 도전막을 패턴화하여 화소 전극(60)을 형성한다. 이 화소 전극(60)은 절연성 보호막(55)에 형성된 콘택트홀(57)을 통해 드레인 전극(59)에 전기적으로 도통된다.
TFT 등을 이용하는 액정 표시 장치에서, 반도체층(52)이나 게이트 전극(51) 등을 패턴화하는데는 포토리소그래피 단계가 필요하다. 상술한 TFT를 형성하는데는 콘택트홀(57)을 형성하는 단계를 포함해 6단계의 포토리소그래피 단계가 필요하다. 일반적으로, 이런 스위칭 소자가 제공된 액정 장치는 5∼7 단계의 포토리소그래피 단계들이 필요하여, 액정 장치의 구조와 생산 공정이 복잡해진다. 따라서, 액정 장치의 수율을 향상시키기가 어렵고, 이것은 제조비의 상승으로 이어진다.
액정 장치용 스위칭 소자로서는 MIM(금속-절연체층-금속) 소자를 이요할 수 있고, 이것은 TFT 소자보다는 구조가 간단하고 저렴하게 생산할 수 있다. 그러나, MIM 소자를 스위칭 소자로 이용하는 표시 장치는 전류-전압 특성의 불균형으로 인해 TFT 소자를 채택하는 장치에 비해 화질이 떨어진다. 최근에는 대형 액정 표시 장치들이 요구되고 있다. 그러나, TFT나 MIM 소자와 같은 종래의 스위칭 소자들을 이용해서는 고화질과 높은 수율의 대형 액정 표시 장치를 저렴하게 제조하기는 어렵다.
대형 액정 표시 장치들을 저렴하게 제조하려면, 스위칭 소자들을 저렴하게 높은 수율로 제조해야만 한다. 따라서, 구조와 제조 공정이 단순한 스위칭 소자를 제공하는 것이 바람직하다.
그러므로, 본 발명의 목적은 종래의 기술에 비해 포토리소그래피 단계들이 줄어든 스위칭 소자를 제공하여, 단가가 낮은 액정 표시 장치를 제공하는데 있다.
본 발명의 한 관점에 따르면, 스위칭 소자 어레이는, 제1 절연성 기판상에 제1 방향으로 실질적으로 평행하게 배열된 복수의 제1 전극들과, 제2 절연성 기판상에 제1 방향과 교차하는 제2 방향으로 실질적으로 평행하게 배열된 복수의 제2 전극들과의 사이에 배치된다. 스위칭 소자 어레이의 각각의 스위칭 소자는 제1 전극들중의 하나와 제2 전극들중의 하나 사이의 영역에 형성된다. 스위칭 소자는, 제1 전극들상에 배치된 적어도 하나의 제1 절연체층, 제1 절연체층상에 배치된 적어도 하나의 반도체층, 및 반도체층 상에 배치된 적어도 하나의 제2 절연체층을 포함한다. 상기 적어도 하나의 반도체층은 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 도니다.
본 발명의 액정 표시 장치는, 제1 절연성 기판과 그 위에 제1 방향으로 배열된 복수의 제1 전극들을 포함하는 제1 기판: 제2 절연성 기판과 그 위에 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 제2 전극들을 갖고, 상기 제1 기판에 대항 배치된 제2 기판: 제1 기판상에 배치된 스위칭 소자 어레이: 및 제1 기판과 제2 기판 사이에 배치된 액정층:을 포함한다. 스위칭 소자 어레이의 각 스위칭 소자는 제1 전극들중의 하나와 제2 전극들중의 하나 사이의 영역에 형성된다. 스위칭 소자는, 제1 전극들상에 배치된 적어도 하나의 제1 절연체층, 제1 절연체층상에 배치된 적어도 하나의 반도체층 및 반도체층상에 배치된 적어도 하나의 제2 절연체층을 포함한다. 상기 적어도 하나의 반도체층은 상기 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 된다.
본 발명의 다른 관점에 따르면, 액정 표시 장치가, 제1 절연성 기판과 제1 절연성 기판상에 제1 방향으로 배열된 복수의 제1 전극들을 포함하는 제1 기판: 제2 절연성 기판과 제2 절연성 기판상에 제1 방향과 교차하는 방향으로 배열된 복수의 제2 전극들을 갖고, 제1 기판에 대향배치된 제2 기판: 제1 기판상에 배치된 스위칭 소자 어레이: 제1 기판과 제2 기판 사이에 배치된 액정층: 및 스위칭 소자 어레이와 액정층 사이에 형성된 복수의 화소 전극들:을 포함한다. 제1 전극들 각각은 분기부를 갖고; 화소 전극들 각각은 분기부와 중첩하는 중첩부를 가지며; 스위칭 소자 어레이의 각 스위칭 소자는 제1 전극들 각각의 분기부와 화소 전극들 각각의 중첩부 사이의 영역에 형성된다. 스위칭 소자는, 제1 전극들상에 배치된 적어도 하나의 제1 절연체층, 제1 절연체층상에 배치된 적어도 하나의 반도체층, 및 반도체층상에 배치된 적어도 하나의 제2 절연체층을 포함한다. 상기 적어도 하나의 반도체층은 상기 제1 전극들과 제 2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 된다.
본 발명의 스위칭 소자 어레이는, 제1 절연성 기판상에 제1 방향으로 실질적으로 평행하게 배열된 복수의 제1 전극들과, 상기 제1 절연성 기판과 대향하는 제2 절연성 기판상에 제1 방향과 교차하는 제2 방향으로 실질적으로 평행하게 배열된 복수의 제2 전극들과의 사이에 배치된다. 스위칭 소자 어레이의 각각의 스위칭 소자는, 상기 제1전극들로부터 분기된 복수의 주사 전극들, 상기 주사 전극을 덮도록 배치된 적어도 하나의 제1 절연체층, 제1 절연체층상에 배치된 적어도 하나의 반도체층, 및 반도체층상에 배치된 적어도 하나의 제2 절연체층을 포함한다. 상기 적어도 하나의 반도체층은, 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 되며, 상기 스위칭 소자 어레이의 각각의 스위칭 소자에 대응하는 복수의 독립된 영역들 각각으로 구성된다.
본 발명의 또 다른 관점에 따르면, 액정 표시 장치는, 제1 절연성 기판과 제1 절연성 기판상에 제1 방향으로 배열된 복수의 제1 전극들을 포함하는 제1 기판: 제2 절연성 기판과 상기 제2 절연성 기판상에 제1 방향과 교차하는 방향으로 배열된 복수의 제2 전극들을 갖고, 제1 기판에 대향 배치된 제2 기판: 제1 기판상에 배치된 스위칭 소자 어레이: 제1 기판과 제2 기판 사이에 배치된 액정층: 및 스위칭 소자 어레이의 각 스위칭 소자에 접속되는 복수의 투명 화소 전극:을 포함한다. 스위칭 소자 어레이의 각 스위치 소자는, 상기 제1 전극들로부터 분기된 복수의 주사 전극들, 제1 전극들과 주사 전극들상에 배치된 하나의 제1 절연체층, 제1 절연체층상에 배치된 적어도 하나의 반도체층, 및 반도체층상에 배치된 적어도 하나의 제2 절연체층을 포함한다. 적어도 하나의 상기 반도체층은 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 되며, 상기 스위치 소자 어레이의 각 스위치 소자에 대응하는 복수의 독립된 영역들고 구성된다.
상술한 바와 같이, 본 발명의 따르면, 스위칭 소자 어레이를 형성하는데 패턴화 단계가 전혀 불필요하거나, 하나의 패턴화 단계만이 필요하다. 따라서, 본 발명의 스위칭 소자 어레이를 이용하면, 2∼5 포토리소그래피 단계만을 이용하여 액정 표시장치를 제조할 수 있다. 따라서, 6∼7 포토리소그래피 단계를 필요로 하는 종래의 액정 표시 장치에 비하여 수율을 향상시킬수 있어, 대형 액정 표시 장치를 저렴하게 얻을 수 있다.
그러므로, 상술한 본 발명은 (1)저렴하게 스위칭 소자 어레이를 제조하고, (2)이 스위칭 소자를 사용하여 저렴하게 대형 액정 표시 장치를 제조한다는 장점이 있다.
이하, 첨부 도면들을 참조하여 본 발명을 자세히 설명하면 다음과 같다.
제1 실시예
제1도는 본 발명의 제1 실시예에 따른 액정 표시 장치의 사시도이다. 제2도는 제1도의 A-A'선 단면도이다.
이 액정 표시 장치에서, 투명 절연성 기판(1)과 대향 전극(7) 사이에 배치된 액정층(10)은 밀봉 수지로 봉입된다. 투명 절연성 기판(1)상에는 복수의 제1 전극들(2)이 제1 방향으로 평행하게 배열되고, 투명 절연성 기판(1)의 전면(全面)에는 Ta2O5로 된 두께 0.5㎛의 제1 절연체층(3)이 형성되어 제1 전극(2)을 덮는다. 제1 절연체층(3)의 위에는 ZnS로 이루어진 두께 0.15㎛의 반도체층(4)과 Ta2O5로 이루어진 두께 0.5㎛의 제2 절연체층(5)이 차례대로 형성된다. 제1 절연체층(3), 반도체층(4) 및 제2절연체층(5의 3층구조가 스위칭 소자 어레이(11)를 구성한다. 기판(1)의 전면에는 배향막(6)이 형성되어 제2 절연체층(5)을 덮는다.
대향 전극(7)상에는 복수의 제2 전극들(8)이 형성되고, 이 전극들은 제1 방향과 직각으로 교차하는 제2 방향으로 평행하게 배열된다. 대향 전극(7)상에 배향막(9)이 형성되어 제2 전극들(8)을 완전히 덮는다. 제1 전극들(2) 각각과 제2 전극들(8) 각각 사이에 있는 각각의 장방형 영역이 화소에 해당한다. 이 화소는 스위칭 소자 어레이(11)의 각각의 대응 스위칭 소자에 의해 작동된다.
상술한 바와 같이, 본 발명에 따른 스위칭 소자 어레이 각각의 스위칭 소자는 제1 절연체층, 반도체층 및 제2 절연체층의 3층 구조를 갖는다. 각 층은 단층일 수도 있고 다층일 수도 있다. 스위칭 소자에 인가된 전압이 반도체층 고유의 임계 전압보다 낮을때, 스위칭 소자의 등가 회로는 제3도에 도시된 바와 같이 3개의 커패시터들이 직렬 접속된 회로이다. 여기서, 제1 절연체층(3), 반도체층(4) 및 제2절연체층(5)은 각각 커패시터(C11, Cs, C12)에 해당된다.
제5도에 도시된 바와 같이, 반도체층에 인가되는 전압(V)이 임계 전압보다 높을때는 반도체층의 전자들이 충격 이온화되어, Ⅰ-Ⅴ곡선이 거의 수직으로 연장된다. 즉, 임계 전압이 Vth보다 높은 전압이 인가되면, 반도체층이 도전되어 스위칭 소자들이 ON상태로 변한다. 그 결과, 스위칭 소자의 등가 회로는 제4도에 도시된 바와 같이 2개의 커패시터들이 직렬 접속된 회로로 된다. 이 등가 회로에 전압 V를 인가하면 절연체층과 반도체층 사이의 계면(interface)에 전하 Q가 축적된다. 전하 Q는 다음과 같이 결정되고, 여기서 제1 및 제2 절연체층의 커패시턴스들을 모두 C1라고 가정한다.
전하 Q는 반도체층과 절연체층 사이의 계면에 갇혀 있으므로(trapped), 그 후 전압이 인가되지 않아도 이 전하(Q)에 의해 분극 전압을 유지할 수 있다. 따라서, 이런 3층식 구조의 스위칭 소자를 이용하면 액정 표시 장치의 각 화소에 표시 신호를 기록할 수 있다.
이하, 액정층(10)이 스위칭 소자 어레이(11)상에 배열되어 있는 액정 표시 장치의 동작을 설명한다.
제6도에 도시된 바와 같이, 액정층(10)과 스위칭 소자의 등과 회로는 액정층(10)에 대응하는 커패시터(CLC)와 그에 접속된 스위칭 소자에 대응하는 직렬 접속된 3개의 커패시터를 갖는 회로로 된다. 이 등가 회로에 전압(VP)을 인가하고 반도체층(4)에 임계 전압(Vth)보다 높은 전압이 인가되면, 반도체층(4)은 도전 상태로 된다(제7도 참조). 반도체층(4)에 발생된 전하(Q)는 반도체층(4)과 제1 절연체층(3) 사이의 계면과 반도체층(4)과 제2 절연체층(5) 사이의 계면에 갇힌다. 따라서, 이 전하(Q)는 전압(VP)의 인가를 중단한 뒤에도 분극 전하(Q)로 남아있어, 제8도에 도시된 바와 같이 등가 회로내의 전하(Q)에 의해 전합(Voff)이 유지된다. 전압(Voff)의 부분 전압(VL)은 스위칭 소자에 직렬 접속된 액정 커패시턴스(CLC)에 걸린다. 후술하는 다른 실시예에 따른 액정 표시 장치들도 상술한 바와 같이 작동한다.
스위칭 소자 어레이(11)를 이용한 액정 표시 장치는 다음과 같이 작동한다(여기에서, 제1 전극들(2)에는 게이트 신호가 인가되고 제2 전극들(8)에는 소스 신호가 인가된다고 가정한다).
첫째, 제1 전극들(2) 중의 하나를 선택하여 여기에 게이트 신호를 인가한다. 그와 동시에, 대향 기판(7)상의 제2 전극들(8)에 소스 신호를 인가한다. 선택된 제1 전극(2)과 제2 전극(8) 사이의 영역에서, 제1 및 제2 전극(2, 8)의 총전압(VP)은 대응화소에 인가된다. 스위칭 소자의 반도체층(4)에 인가되는 전압은 전압(VP)의 부분 전압(Vs)이다. 충격 이온화가 발생하는 임계 전압(Vth)보다 부분 전압(Vs)이 크도록 게이트 신호와 소스 신호의 각 전압을 설정해야 한다. 그 결과, 스위칭 소자가 ON 상태로 변하고, 이 스위칭 소자에 접속된 액정층(10)에 부분 전압(VL)이 인가되어, 표시 신호가 액정층(10)에 기록된다.
어떤 화소도 선택하지 않은 동안, 즉 스위칭 소자가 OFF 상태에 있을 때, 액청층(10)의 전압은 스위칭 소자에 잔류하는 분극 전하(Q)에 의해 유지된다. 이런 동작이 각각의 화소에 대해 행해지므로, 표시 장치에 화상이 형성된다.
이런 스위칭 소자 어레이를 이용한 액정 표시 장치를 제조하기 위해 2단계의 포토리소그래피 단계만이 필요한데, 하나는 제1 전극들(2)을 형성하는 단계이고 나머지는 제2 전극들(8)을 형성하는 단계이다. 본 실시예의 표시 장치는 종래와 같은 5∼7 포토리소그래피 단계들에 비해 적은 단계만이 요구되므로, 저렴하고도 높은 수율로 제조될 수 있다.
상술한 절연체층의 재료는 Ta2O5에 한정되지 않고, GeO, GeO2, TiO2, Al2O3, Y2O3, SiNx 및 AlN 등의 다른 화합물을 이용해도 좋다. 반도체층(4)의 재료는 ZnS에 한정되지 않고, 극성이 양호한 Ⅱ-Ⅵ족 화합물 중, 특히 투명성이 양호한 ZnSe, ZnTe, ZnO, CdSe, 및 CdTe 등을 사용해도 좋다. 그 외에, 비정질 질리콘이나 폴리실리콘을 반도체층(4)으로 사용해도 좋다.
절연체층과 반도체층의 두께와 이들 재료를 변화시켜서, 화소의 스위칭 소자의 커패시턴스에 대한 액정 커패시턴스의 커패시턴스 비 및/또는 부분 전압(VL)에 대한 전압(Voff)의 전압비를 조정할 수 있다.
제2 실시예 - 제9g도는 본 발병의 제2 실시예에 따른 액정 표시 장치의 단면도이다. 투명 절연성 기판(1)과 대향 기판(7) 사이에 배치된 액정층(10)을 밀봉 수지로 봉입한다. 투명 절연성 기판(1)상에는 복수의 제1 전극들(2)이 제1 방향으로 평행하게 배열되고, 이 전극들(2) 각각은 분기 전극을 갖는다. Ta2O5로 이루어진 두께 1.5㎛의 제1 절연체층(3)이 투명 절연성 기판(1)의 전면에 형성되어 제1 전극들(2)을 덮는다. 제1 절연체층(3) 위에는 ZnS로 이루어진 두께 0.15㎛의 반도체층(4)과 Ta2O5로 이루어진 두께 0.5㎛의 제2 절연체층(5)이 차례대로 형성된다. 제2 절연체층(5)에는 복수의 화소 전극들(12)이 형성된다. 이러한 화소 전극(12) 각각은 제1 전극들(2)에서 분기된 분기 전극과 부분적으로 중첩된다. 따라서, 스위칭 소자 어레이(11)는 화소 전극들과 대향 분기 전극들 사이의 영역들 각각에 형성된 복수의 3층 구조(11a)로 구성되고, 이 3층 구조물은 제1 절연체층(3), 반도체층(4) 및 제2 절연체층(5)으로 이루어진다. 여기서, 각각의 층(3, 4, 5)은 단층일 수도 있고 다층일 수도 있다.
기판(1)의 전면(全面)에는 배향막(6)이 형성되어 제2 절연체층(5)을 덮는다. 절연체 기판(1)과 대향된 대향 기판(7) 상에는 제1 방향과 직각으로 교차하는 제2 방향으로 복수의 제2 전극들(8)이 형성된다. 대향 기판(7)의 전면에는 배향막(9)이 형성되어 제2 전극들(8)을 덮는다.
이제, 제9a도 내지 제9f도를 참조하여 본 발명에 따른 액정 표시 장치의 대표적인 제조 공정의 여러 단계들을 설명한다. 제9a도 내지 제9c도는 각 단계에서의 액정 표시 장치의 평면도이고, 제9d도 내지 제9f또는 제9a도 내지 제9c도에 대응하는 각각의 단면도이다.
첫째, 유리 등으로 이루어진 절연성 기판(1)에 스퍼터링법이나 CVD법으로 도전성 박막이 증착되어 원하는 형상으로 패턴화됨으로써, 제1 전극들(2)을 형서한다(제9a도 내지 제9d도 참조).
둘째, 제1 절연체층(3), 반도체층(4) 및 제2 절연체층(5)을 이 순서대로 각각 소정의 두께로 제1 전극들(2) 위에 중착한다(제9b도 내지 제9e도 참조).
셋째, 도전성 박막을 제2 절연체층(5)에 형성한 다음, 원하는 형상으로 패턴화하여, 화소 전극들(12)을 형성한다(제9a도 내지 제9f도 참조). 제9c도의 사선 부분과 제9f도 및 제9g도의 파단선으로 둘러싸인 부분들은 제1 전극들(2)에서 분기된 분기 전극들 위로 화소 전극들(12)이 중첩된 부분들이다. 이 부분들에서 스위칭 소자(11a)가 형성된다.
본 실시예에 따르면, 스위칭 소자들(11a)은 제1 전극들(2)에서 분기된 분기 전극들과 화소 전극들(12)이 중첩되는 부분에 형성된다. 따라서, 화소 전극(12)에서, 화소 영역의 면적과 스위칭 소자 영역의 면적이 독립적으로 결정된다. 그 결과, 이들 면적들을 각각 변화시켜서 화소의 스위칭 소자의 커패시턴스에 대한 액정 커패시턴스의 커패시턴스비 및/또는 부분 전압(VL)에 대한 전압(Voff)의 전압비를 조정할 수 있다.
따라서, 본 실시예에 따르면, 커패시턴스비 및/또는 전압비를 조정하기 위한 자유도(degree of freedom)가 각각의 층의 두께나 재료를 변화시켜서만 조정되는 실시예 1에 비해 향상될 수 있다. 본 실시예는 또 각 층의 두께를 변화시켜서 상기 비율을 조정하는 경우에 비해 생산성이 향상된다는 이점을 갖는다.
제1 실시예에 비해서, 본 실시예는 화소 전극(12)을 패턴화하는 포토리소그래피 단계를 하나 더 갖지만, 각 층의 두께와 재료에 제한되지 않고 스위칭 소자(11a)를 형성할 수 있다는 이점을 갖는다.
제3 실시예 - 제10도는 본 발명의 제3 실시예에 따른 스위칭 소자 어레이의 부분 평면도이다. 제11도는 제10도의 B-B'선 단면도이다. 제12도는 제10도의 스위칭 소자 어레이를 이용한 액정 표시 장치의 단면도이다.
이하, 제12도를 참조하여 본 실시예에 따른 액정 표시 장치를 설명한다. 절연성 기판(1)과 대향 기판(7) 사이에 배치된 액정층(10)을 밀봉 수지로 봉입한다. 투명 절연성 기판(1)상에는 복수의 제1 전극들(2)이 평행하게 배열되고, 이들 전극들(2) 각각에는 분기 전극이 있다. 투명 절연성 기판(1)의 전면에는 제1 절연체층(3)이 형성되어 제1 전극들(2)을 덮는다. 제1 절연체층(3) 상에 반도체층(4)이 형성되어 소정 형상으로 패턴화된다. 기판(1)의 전면에는 제2 절연체층(5)이 형성되어 덮인다. 제2 절연체층(5) 상에 복수의 투명 화소 전극들(12)이 형성된다. 각각의 투명 화소 전극(12)은 반도체층(4)에 부분적으로 중첩된다. 따라서, 스위칭 소자 어레이(11)는 투명 화소 전극들(12)과 제1 전극들(2)의 일부분 사이의 각각의 대응 영역들에 형성된 복수의 3층 구조(11a)로 구성된다. 제10도에 도시된 영역(S1)은 스위칭 소자에 해당한다. 여기서, 각각의 층(3, 4, 5)은 단층일 수도 있고 다층일 수도 있다.
기판(1)의 전면에는 배향막(6)이 형성되어 제2 절연체층(5)과 투명 화소 전극(12)을 덮는다. 절연성 기판(1)에 대향하는 대향 기판(7)상에는 제2 전극들(8)이 형성되고, 이 기판(7)의 전면에는 배향막(9)이 형성되어 제2 전극들(8)을 덮는다. 제2 전극들(8)은 각각 투명한 화소 전극들(12)에 중첩하도록 형성된다. 제10도에 도시된 영역(S2)은 제2 전극(8)이 형성된 영역에 대응한다. 이 영역(S2)이 화소를 형성한다.
이어, 제11도를 참조하여 본 발명에 따른 스위칭 소자의 생산 공정의 여러 단계들을 설명한다.
첫째, 유리 등으로 이루어진 절연성 기판(1)에 스퍼터링법이나 CVD법으로 Ta등으로 이루어진 도전성 박막이 중착되어 원하는 형상으로 패턴화됨으로써, 제1 전극들(2)을 형성한다(제9a도 내지 제9d도 참조). 이들 제1 전극들(2)은 분기부(게이트 전극)를 갖는다. 이어서, 제1 전극들(2)상에 제1 절연체층(3)을 중착한다. 그 후, 반도체층(4)을 제1 절연체층(3) 위에 배치하고 원하는 형상으로 패턴화한 다음, 제2 절연체층(5)을 반도체층(4)에 중착하여 덮는다. 이어서, ITO 등으로 이루어진 도전성 박막을 제2 절연체층(5)에 형성하고, 반도체층(4)과 부분적으로 중첩하도록 소정의 형상으로 패턴화한다. 이 반도체층(4)을 복수의 영역으로 분할하면, 각 영역은 스위칭 소자에 해당하고 제1 전극들(2)에서 분기된 게이트 전극 위에 위치한다.
게이트 전극에 해당하는 제2 절연체층(5)의 일부분에만 반도체층(4)을 형성하는 이유는 다음과 같다. 반도체층(4)을 제2 절연체층(5)의 일부분이 아닌 전면에 형성하면, 투명 화소 전극(12)에 전하가 축적될 때 반도체층(4)과 제2 절연체층(5) 사이에 액티브층이 형성된다. 이 때는 화소들 사이에 누설 잔류가 발생할 수도 있고, 투명 화소 전극들(12) 밑의 액정층(10)과 반도체층(4) 사이에 불필요한 커패시턴스가 형성될 수도 있다. 따라서, 액정층(10)에 충분한 전압을 인가할 수 없다. 그러나, 제2 절연체층 중 게이트 전극에 대응하는 부분에만 반도체층(4)을 형성하는 구조에 따르면, 액정층(10)에 충분한 전압을 인가할 수 있다.
이제, 상술한 스위칭 소자 어레이를 이용한 액정 표시 장치의 동작을 설명한다.
제1 전극(2)에서 분기된 게이트 전극과 제2 전극(8) 사이에 인가된 전압(VP)이 임계 전압(Vht)보다 작을 경우, 액정층과 스위칭 소자의 등가 회로는 제6도에 도시된 바와 같이 4개의 커패시터로 구성된다. 한편, 전압(VP)이 임계 전압(Vth)보다 높아서 충격 이온화가 발생할 경우, 제7도에 도시된 바와 같이 절연체층과 반도체층 사이의 계면에 전하(Q)가 갇힌다. 따라서, 전압(VP)의 인가를 중단한 뒤에도 이 전압은 갇힌 전하(Q)에 의해 유지될 수 있다. 여기서, 제8도에 도시된 바와 같이, 이 등과 회로는 제1 절연체층과 반도체층에 해당하는 제1 커패시턴스들이 제2 절연체층과 액정층에 해당하는 제2 커패시턴스들에 접속되는 커패시턴스의 병렬 회로이다.
제2 커패시턴스들은 제2 절연체층의 커패시턴스와 액정층의 커패시턴스 사이에서 분리된다. 전압의 인가를 중단한 후에도 분리된 커패시턴스에 의해 액정층에 부분 전압(VL)이 유지될 수 있다.
따라서, 절연체층, 반도체층 및 액정층의 커패시턴스 특성들이 액정층에 축적되는 부분 전압(VL)의 값에 영향을 준다. 다시 말해, 다음과 같은 인자들, 즉, 절연체층의 두께와 유전율: 반도체층의 두께, 유전율 및 임계 전압: 스위칭 소자의 면적: 액정층의 유전율, 셀 갭 및 임계 전압: 및 투명 전극의 면적과 같은 인자들의 조합이 중요하다.
상기 인자들 사이의 관계를 다음과 같이 설명하면, 이 때 제1, 제2 절연체층은 같은 재료로 제조되며, 제1 절연체층의 두께(d1)와 제2 절연체층의 두께(d3)을 모두 동일한 두께(d1)라고 가정한다. 제1 전극들(2)과 제2 전극들(8) 사이에 인가될 전압(VP)과 이 전압(VP)의 인가를 중단한 후에 액정층에 유지되는 전압(VL) 사이의 관계는 대략 다음과 같은 식으로 나타낼 수 있다(여기서 CE, CL, CI및 CS는 각각 스위칭 소자, 액정층, 절연체층 및 반도체층의 커패시턴스들을 나타내고, α와 β는 각각 CE/CL과 CI/CS를 나타낸다).
반도체층에 충격 이온화 반응을 일으키는 임계 전압(Vth S)과 액정층의 임계 전압(VthL)사이의 관계는 대략 다음과 같은 식으로 표현할 수 있다(여기에서, d2는 반도체층의 두께, εs는 반도체층의 유전율, d1는 각 절연체층의 두께, 그리고 ε1는 각 절연체층의 유전율을 나타낸다).
스위칭 소자의 면적(S1)은 대략 다음과 같이 결정할 수 있다(여기에서 ε0는 진공상태의 유전율을 의미한다).
이제, 제10도 및 제11도를 참조하여 상기 식들을 이용한 본 발명에 따라 액정 표시 장치를 생산하는 실시예들을 설명한다. 여기서, 액정층은 임계 전압 5V의 TN 액정으로 이루어진다. 셀 갭(dLC)과 화소 면적(S2)은 각각 5㎛, 및 110㎛ × 330㎛로 설정한다.
(1) TiO2로 이루어진 제1 및 제2 절연체층들을 두께 1500∼2500으로 스퍼터링법으로 형성하고, ZnS 막으로 이루어진 반도체층을 500∼1500의 두께로 스퍼터링법으로 형성한다. 스위칭 소자의 면적(S1)은 20㎛ × 47㎛로 설정한다. 이 경우, 약 50V의 전압을 인가하면 액정 표시 장치를 구동할 수 있다.
(2) TiO2로 이루어진 제1 및 제2 절연체층들을 두께 4500∼5500으로 스퍼터링법으로 형성하고, ZnS 막으로 이루어진 반도체층을 1000∼2000의 두께로 스퍼터링법으로 형성한다. 스위칭 소자의 면적(S1)은 40㎛ × 45㎛로 설정한다. 이 경우, 약 80V의 전압을 인가하면 액정 표시 장치를 구동할 수 있다.
(3) Ti02로 이루어진 제1 및 제2 절연체층들을 두께 2500∼3500으로 스퍼터링법으로 형성하고, ZnS 막으로 이루어진 반도체층을 1000∼2000의 두께로 스퍼터링법으로 형성한다. 스위칭 소자의 면적(S1)은 35㎛ × 40㎛로 설정한다. 이 경우, 약 50V의 전압을 인가하면 액정 표시 장치를 구동할 수 있다.
(4) TiO2로 이루어진 제1 및 제2 절연체층들을 두께 1000∼2000으로 스퍼터링법으로 형성하고, ZnS 막으로 이루어진 반도체층을 1000∼2000의 두께로 스퍼터링법으로 형성한다. 스위칭 소자의 면적(S1)은 35㎛ × 40㎛로 설정한다. 이 경우, 약 50V의 전압을 인가하면 액정 표시 장치를 구동할 수 있다.
본 기술 분야의 전문가에게는 본 발명의 범위와 정신을 벗어나지 않고도 여러가지 다른 변형들이 자명하고 용이할 것이다. 따라서, 이하의 특허 청구의 범위는 본 명세서에 설명된 대로의 기재에 한정되는 것이 아니라 넓게 해석되어야 한다.

Claims (14)

  1. 제1 절연성 기판상에 제1 방향으로 실질적으로 평행하게 배열된 복수의 제1 전극들과, 상기 제1 절연성 기판과 대향 배치된 제2 절연성 기판상에 상기 제1 방향과 교차하는 제2 방향으로 실질적으로 평행하게 배열된 복수의 제2 전극들과의 사이에 배치된 스위칭 소자 어레이로서, 상기 스위칭 소자 어레이의 각각의 스위칭 소자는 상기 제1 전극들 중의 하나와 상기 제2 전극들 중의 하나 사이의 영역에 형성되고, 상기 스위칭 소자는, 상기 제1 전극들상에 배치된 적어도 하나의 제1 절연체층: 상기 제1 절연체층상에 배치된 적어도 하나의 반도체층: 및 상기 반도체층상에 배치된 적어도 하나의 제2 절연체층:을 포함하고,상기 적어도 하나의 반도체층은 상기 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 되는 것을 특징으로 하는 스위칭 소자 어레이.
  2. 제1 절연성 기판과 상기 제1 절연성 기판상에 제1 방향으로 배열된 복수의 제1 전극들을 포함하는 제1 기판: 제2 절연성 기판과 상기 제2 절연성 기판상에 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 제2 전극들을 갖고, 상기 제1 기판에 대향배치된 제2 기판:상기 제1 기판상에 배치된 스위칭 소자 어레이: 및 상기 제1 기판과 제2 기판 사이에 배치된 액정층:을 포함하고, 상기 스위칭 소자 어레이의 각 스위칭 소자는 상기 제1 전극들중의 하나와 상기 제2 전극들중의 하나 사이의 영역에 형성되고: 상기 스위칭 소자는, 상기 제1 전극들상에 배치된 적어도 하나의 제1 절연체층: 상기 제1 절연체층상에 배치된 적어도 하나의 반도체층: 및 상기 반도체층상에 배치된 적어도 하나의 제2 절연체층:을 포함하며: 상기 적어도 하나의 반도체층은 상기 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 되는 것을 특징으로 하는 액정 표시 장치.
  3. 제1 절연성 기판과 상기 제1 절연성 기판상에 제1 방향으로 배열된 복수의 제1 전극들을 포함하는 제1 기판: 제2 절연성 기판과 상기 제2 절연성 기판상에 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 제2 전극들을 갖고, 상기 제1 기판에 대향배치된 제2 기판:상기 제1 기판상에 배치된 스위칭 소자 어레이: 상기 제1 기판과 제2 기판 사이에 배치된 액정층: 및 상기 스위칭 소자 어레이와 상기 액정층 사이에 형성된 복수의 화소 전극:을 포함하고,상기 제1 전극들 각각은 분기부를 갖고: 상기 화소 전극들 각각은 상기 분기부와 중첩하는중첩부를 가지며: 상기 스위칭 소자 어레이의 각 스위칭 소자는 상기 제1 전극들 각각의 분기부와 상기 화소 전극들 각각의 중첩부 사이의 영역에 형성되고: 상기 스위칭 소자는, 상기 제1 전극들상에 배치된 적어도 하나의 제1 절연체층: 상기 제1 절연체층상에 배치된 적어도 하나의 반도체층: 및 상기 반도체층상에 배치된 적어도 하나의 제2 절연체층:을 포함하며: 상기 적어도 하나의 반도체층은 상기 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 되는 것을 특징으로 하는 액정 표시 장치.
  4. 제1 절연성 기판상에 제1 방향으로 실질적으로 평행하게 배열된 복수의 제1 전극들과, 상기 제1 절연성 기판과 대향하는 제2 절연성 기판상에 제1 방향과 교차하는 제2 방향으로 실직적으로 평행하는 배열된 복수의 제2 전극들과의 사이에 배치된 스위칭 소자 어레이로서,상기 스위칭 소자 어레이의 각각의 스위칭 소자는,상기 복수의 제1 전극들로부터 분기된 복수의 주사 전극들:상기 복수의 주사 전극들을 덮도록 배치된 적어도 하나의 제1 절연체층:상기 제1 절연체층상에 배치된 적어도 하나의 반도체층: 및상기 반도체층상에 배치된 적어도 하나의 제2 절연체층:을 포함하고:상기 적어도 하나의 반도체층은 상기 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 되며, 상기 스위칭 소자 어레이의 각각의 스위칭 소자에 대응하는 복수의 독립된 영역들로 구성되는 것을 특징으로 하는 스위칭 소자 어레이.
  5. 제4항에 있어서, 상기 반도체층의 독립된 영역들이 상기 주사 전극들 각각의 위에만 형성되는 것을 특징으로 하는 스위칭 소자 어레이.
  6. 제1 절연성 기판과 상기 제1 절연성 기판상에 제1 방향으로 배열된 복수의 제1 전극들을 포함하는 제1 기판:제2 절연성 기판과 상기 제2 절연성 기판상에 상기 제1 방향과 교차하는 제2 방향으로 배열된 복수의 제2 전극들을 갖고, 상기 제1 기판에 대향배치된 제2 기판:상기 제1 기판상에 배치된 스위칭 소자 어레이:상기 제1 기판과 제2 기판 사이에 배치된 액정층: 및상기 스위칭 소자 어레이의 스위칭 소자에 각각 접속되는 복수의 투명 화소 전극:을 포함하고,상기 스위칭 소자 어레이의 각 스위칭 소자는상기 제1 전극들로부터 분기된 복수의 주사 전극들:상기 제1 전극들과 상기 주사 전극들상에 배치된 적어도 하나의 제1 절연체층:상기 제1 절연체층상에 배치된 적어도 하나의 반도체층: 및상기 반도체층상에 배치된 적어도 하나의 제2 절연체층을 포함하며:상기 적어도 하나의 반도체층은 상기 제1 전극들과 제2 전극들 사이에 인가되는 전압에 따라 전기적으로 도통 또는 비도통 상태로 되며, 상기 스위칭 소자 어레이의 각 스위칭 소자에 대응하는 복수의 독립된 영역으로 구성되는 것을 특징으로 하는 액정 표시 장치.
  7. 제6항에 있어서, 상기 반도체층의 독립된 영역들이 상기 주사 전극들 각각의 위에만 형성되는 것을 특징으로 하는 액정 표시 장치.
  8. 제1항에 있어서, 상기 반도체층의 재료가 Ⅱ-Ⅵ족 화합물, Zn 화합물, Cd 화합물 및 비정질 실리콘으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 스위칭 소자 어레이.
  9. 제2항에 있어서, 상기 반도체층의 재료가 II-VI족 화합물, Zn 화합물, Cd 화합물 및 비정질 실리콘으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 액정 표시 장치.
  10. 제3항에 있어서, 상기 반도체층의 재료가 II-VI족 화합물, Zn 화합물, Cd 화합물 및 비정질 실리콘으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 액정 표시 장치.
  11. 제4항에 있어서, 상기 반도체층의 재료가 II-VI족 화합물, Zn 화합물, Cd 화합물 및 비정질 실리콘으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 스위칭 소자 어레이.
  12. 제5항에 있어서, 상기 반도체층의 재료가 II-VI족 화합물, Zn 화합물, Cd 화합물 및 비정질 실리콘으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 스위칭 소자 어레이.
  13. 제6항에 있어서, 상기 반도체층의 재료가 II-VI족 화합물, Zn 화합물, Cd 화합물 및 비정질 실리콘으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 액정 표시 장치.
  14. 제7항에 있어서, 상기 반도체층의 재료가 II-VI족 화합물, Zn 화합물, Cd 화합물 및 비정질 실리콘으로 이루어지는 군으로부터 선택되는 것을 특징으로 하는 액정 표시 장치.
KR1019930014180A 1992-07-24 1993-07-23 스위칭 소자 어레이 및 이를 이용한 액정표시장치 KR0128815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-198848 1992-07-24
JP19884892A JPH0643497A (ja) 1992-07-24 1992-07-24 液晶表示装置

Publications (2)

Publication Number Publication Date
KR940005981A KR940005981A (ko) 1994-03-22
KR0128815B1 true KR0128815B1 (ko) 1998-04-10

Family

ID=16397917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930014180A KR0128815B1 (ko) 1992-07-24 1993-07-23 스위칭 소자 어레이 및 이를 이용한 액정표시장치

Country Status (6)

Country Link
US (1) US5396354A (ko)
EP (1) EP0580445B1 (ko)
JP (1) JPH0643497A (ko)
KR (1) KR0128815B1 (ko)
DE (1) DE69331252T2 (ko)
TW (1) TW249845B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3051627B2 (ja) * 1993-02-03 2000-06-12 シャープ株式会社 表示装置およびその製造方法
JPH06313899A (ja) * 1993-04-30 1994-11-08 Sharp Corp 液晶表示装置
JPH07152049A (ja) * 1993-11-29 1995-06-16 Sharp Corp 液晶表示装置およびその製造方法
US5600458A (en) * 1994-06-01 1997-02-04 Sharp Kabushiki Kaisha Active matrix display having at least one nonlinear element composed of a sulfide film
US5734452A (en) * 1994-09-26 1998-03-31 Sharp Kabushiki Kaisha Two-terminal non-linear resistive device and a method for producing the same in which nickel or iron is an impurity in the zinc sulfide layer
US5680182A (en) * 1994-11-11 1997-10-21 Hitachi, Ltd. Nonlinear resistance films suitable for an active matrix LCD
DE69621396T2 (de) * 1995-10-12 2002-11-14 Canon K.K., Tokio/Tokyo Flüssigkristallvorrichtung und Verfahren zu ihrer Herstellung
JP3739523B2 (ja) * 1997-04-16 2006-01-25 富士写真フイルム株式会社 反射型２次元マトリクス空間光変調素子
KR20010040487A (ko) 1998-02-02 2001-05-15 유니액스 코포레이션 Ｘ-ｙ 번지지정 가능한 전기 마이크로스위치 어레이 및이를 사용한 센서 매트릭스
GB9803764D0 (en) 1998-02-23 1998-04-15 Cambridge Display Tech Ltd Display devices
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2006153904A (ja) * 2004-11-25 2006-06-15 Sony Corp 液晶表示装置
TWI344560B (en) * 2006-06-02 2011-07-01 Au Optronics Corp Array substrate and panel of liquid crystal display

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4975096A (ko) * 1972-11-21 1974-07-19
FR2484141A1 (fr) * 1980-06-06 1981-12-11 Thomson Csf Element bipolaire a conduction non lineaire, et dispositif a commutation, de visualisation notamment, incorporant un tel element
FR2581781B1 (fr) * 1985-05-07 1987-06-12 Thomson Csf Elements de commande non lineaire pour ecran plat de visualisation electrooptique et son procede de fabrication
EP0234429B1 (en) * 1986-02-17 1995-05-24 Sel Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device with a charge strage structure
US4832456A (en) * 1986-03-04 1989-05-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal disc memory with circular grooves for auto-focusing of write-in beam
US5042917A (en) * 1986-04-25 1991-08-27 Matsushita Electric Industrial Co., Ltd. Liquid crystal matrix display unit
FR2599171B1 (fr) * 1986-05-20 1989-12-08 Thomson Csf Ecran de visualisation electrooptique et procede de realisation

Also Published As

Publication number Publication date
DE69331252D1 (de) 2002-01-17
EP0580445B1 (en) 2001-12-05
EP0580445A3 (en) 1994-08-24
JPH0643497A (ja) 1994-02-18
US5396354A (en) 1995-03-07
TW249845B (ko) 1995-06-21
KR940005981A (ko) 1994-03-22
DE69331252T2 (de) 2002-08-08
EP0580445A2 (en) 1994-01-26

Similar Documents

Publication Publication Date Title
KR100209281B1 (ko) 액정 표시 소자 및 그 제조방법
JP4483235B2 (ja) トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
US5459595A (en) Active matrix liquid crystal display
EP0376437B1 (en) An active matrix type liquid crystal display
KR100494638B1 (ko) 능동매트릭스형 액정표시장치 및 그 제조방법
KR100271067B1 (ko) 액정표시장치 및 그 제조 방법
KR100247628B1 (ko) 액정 표시 소자 및 그 제조방법
KR0128815B1 (ko) 스위칭 소자 어레이 및 이를 이용한 액정표시장치
EP0329887B1 (en) Liquid crystal display device
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
KR100218293B1 (ko) 박막트랜지스터 액정표시소자 및 그의 제조방법
US5604358A (en) Device of thin film transistor liquid crystal display
EP1049956B1 (en) Active matrix liquid crystal display devices
EP0468711B1 (en) Matrix-addressed type display device
US5432625A (en) Display screen having opaque conductive optical mask and TFT of semiconductive, insulating, and conductive layers on first transparent conductive film
EP0488802B1 (en) An active matrix display device
JPH04326329A (ja) 液晶表示装置およびその製造方法
KR20040055688A (ko) 전기 광학 기판의 제조 방법, 전기 광학 장치의 제조방법, 전기 광학 장치
US5929949A (en) Liquid crystal displays including light shading films that are electrically connected to pixel electrodes, and methods of manufacturing the same
US5875009A (en) Sequential staggered type thin film transistor
KR100714819B1 (ko) 박막 반도체 장치, 전기 광학 장치 및 전자 기기
KR100777850B1 (ko) 어레이 기판 및 평면 표시 장치
JPH0225A (ja) 駆動装置
JPH0289029A (ja) 記憶装置および液晶表示装置
US20190081076A1 (en) Thin film transistor substrate and display panel

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19930723

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19930723

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970331

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970908

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971105

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971103

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001025

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011101

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021025

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20031023

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20041025

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20051025

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20061026

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20071026

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20081024

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20091022

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20101027

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20111019

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20121023

Start annual number: 16

End annual number: 16

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20140123

Termination category: Expiration of duration