[go: up one dir, main page]

KR0127666B1 - 세라믹전자부품 및 그 제조방법 - Google Patents

세라믹전자부품 및 그 제조방법

Info

Publication number
KR0127666B1
KR0127666B1 KR1019930024830A KR930024830A KR0127666B1 KR 0127666 B1 KR0127666 B1 KR 0127666B1 KR 1019930024830 A KR1019930024830 A KR 1019930024830A KR 930024830 A KR930024830 A KR 930024830A KR 0127666 B1 KR0127666 B1 KR 0127666B1
Authority
KR
South Korea
Prior art keywords
ceramic
holes
hole
substrate
laminate
Prior art date
Application number
KR1019930024830A
Other languages
English (en)
Other versions
KR940011403A (ko
Inventor
케이이치 나카오
노보루 모오리
Original Assignee
모리시다 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시다 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시다 요이찌
Publication of KR940011403A publication Critical patent/KR940011403A/ko
Application granted granted Critical
Publication of KR0127666B1 publication Critical patent/KR0127666B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029—Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1056—Perforating lamina
    • Y10T156/1057—Subsequent to assembly of laminae
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은, 각종 전기기기에 사용되는 디지틀회로등의 노이즈대책부품등의 용도로 사용되고 있는 각종 세라믹전자부품에 있어서, 구멍의 주변에는 세라믹적층체를 형성할 수 없었다고 하는 과제를 해결하고, 소형의 세라믹전자부품과, 그것을 제조하는 방법을 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 복수개의 구멍(12)을 가진 베이스기판(11) 표면에 상기 구멍(12)을 막도록 형성된 세라믹적층체(8)에 대해서, 상기 베이스기판을 마스크로해서 샌드블라스트방법등을 사용하여, 상기 세라믹적층체(8)에 복수개의 관통구멍(24)을 형성한 후, 상기 관통구멍(24)을 외부전극(10)의 형성에 용융함으로써, 상기 베이스기판의 구멍주변까지 각종 세라믹적층부분을 형성할 수 있는, 소형화를 실현할 수 있는 것을 특징으로 한다.

Description

세라믹전자부품 및 그 제조방법
제1도는 본 발명의 일실시예에 있어서의 세라믹전자부품의 외관을 표시한 사시도,
제2도는 마찬가지로 세라믹전자부품의 단면구조를 표시한 사시도,
제3도(A),(B)는 본 발명의 일실시예에 의한 칩형노이즈필터의 제조방법을 설명하기 위한 사시도 및 X-Y선 단면도,
제4도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제5도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제6도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제7도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제8도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제9도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제10도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제11도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제12도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제13도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제14도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제15도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제16도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제17도는 마찬가지로 사시도,
제18도는 마찬가지로 사시도,
제19도(A),(B),(C)는 구멍이 뚫린 세라믹기판위에 세라믹잉크를 직접 인쇄함으로써 세라믹생적층제의 형성을 행하는 모양을 설명하기 위한 단면도,
제20도는 세라믹생적층체가 세라믹기판보다 작은 경우를 설명하기 위한 사시도,
제21도는 본 발명의 다른 실시예에 의한 칩부품의 단면구조를 표시한 사시도,
제22도는 본 발명의 다른 실시예에 있어서의 어레이형의 세라믹전자부품을 부분 단면도로 표시한 사시도,
제23도는 본 발명의 다른 실시예에 의한 세라믹전자부품의 전체를 표시한 사시도,
제24도는 어레이용의 세라믹기판을 설명하기 위한 사시도,
제25도는 본 발명의 다른 실시예에 있어서의 어레이형의 세라믹전자부품을 부분단면으로 표시한 사시도,
제26도는 본 발명의 다른 실시예에 있어서의 어레이형의 세라믹전자부픔을 부분단면으로 표시한 사시도,
제27도는 관통전극을 가진 어레이용의 세라믹기판을 설명하기 위한 사시도,
제28도는 본 발명의 다른 실시예에 의한 제조방법에 있어서, 관통전극의 형성공정을 표시한 단면도,
제29도는 마찬가지로 단면도,
제30도는 마찬가지로 단면도,
제31도는 관통전극을 가진 본 발명의 다른 실시예에 의한 세라믹전자부품을 부분단면으로 표시한 사시도,
제32도는 본 발명의 다른 실시예에 있어서의 부분관통점극을 가진 세라믹전자부품을 부분단면으로 표시한 사시도,
제33도는 부분관통전극의 구조를 설명하기 위한 단면도,
제34도는 부분관통전극의 작성공정의 일예를 표시한 단면도,
제35도는 마찬가지로 단면도,
제36도는 마찬가지로 단면도,
제37도는 마찬가지로 단면도,
제38도는 본 발명의 다른 실시예에 있어서 세라믹생적층체에의 관통구멍의 형성을 양면으로부터 행하는 모양을 설명하는 단면도,
제39도는 마찬가지로 세라믹기판을 한가운데로 해서, 양쪽에 다른 종류재료의 세라믹 적층체를 형성한 모양을 설명하기 위한 단면도,
제40도는 마찬가지로 외부전극을 제품의 측면에만 형성하고, 제품의 윗면에는 형성하지 않은 예를 설명하기 위해 부분단면으로 표시한 사시도,
제41도는 마찬가지로 관통구멍과 관통구멍 사이의 볼록부에 외부전극을 형성한 모양을 설명하기 위해 부분단면으로 표시한 사시도,
제42도는 마찬가지로 사시도,
제43도는 본 발명의 다른 실시예에 있어서 어레이형의 세라믹전자부품의 제조방법을 설명하기 위한 사시도,
제44도는 마찬가지로 사시도,
제45도는 마찬가지로 사시도,
제46도는 마찬가지로 사시도,
제47도는 마찬가지로 사시도,
제48도는 마찬가지로 사시도,
제49도는 마찬가지로 사시도,
제50도(A),(B)는 본 발명의 다른 실시예에 의한 외부전극의 형성을 설명하기 위한 사시도 및 X-Y선 단면도,
제51도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제52도(A),(B)는 마찬가지로 사시도 및 X-Y선 단면도,
제53도는 종래의 세라믹전자부품을 표시한 사시도,
제54도는 마찬가지로 세라믹전자부품의 제조방법을 설명하기 위한 사시도,
제55도는 마찬가지로 사시도.
* 도면의 주요부분에 대한 부호의 설명 *
7,11,30 : 세라믹기판8,31 : 세라믹층체
9,32 : 내부전극10,33,34,35a,100 : 외부전극
12 : 구멍13 : 브레이크라인
14a,14b,14,18,29,36 : 세라믹생적층체
15,17,45 : 내부전극16 : 비어구멍
22 : 연마입자24,37 : 관통구멍
25a,25b,28 : 관통구멍인쇄형성부분
35a,35c,46 : 관통전극39,41 : 마스크
40 : 관통전극재료42 : 페라이트 적층체
43 : 유전체층44 : 콘덴서용전극
47 : 접착층48 : 레지스트
본 발명은, 주로 하이브리드 IC나 세라믹다층기판을 포함한 각종 회로기판, 각종 고주파필터를 포함한 복합후막전자부품등의 단일품 또는 어레이상태의 세라믹전자부품 및 그 제조방법에 관한 것이다.
최근, 하이브리드 IC나 세라믹당층기판을 포함한 각종 회로기판, 각종 필터관계를 포함한 복합후막전자부품의 단일체 또는 어레이상태의 세라믹전자부품에 있어서는, 소형화 고성능화를 위하여, 관통구멍, 비어홀등을 사용한 내부도체의 다층화 및 각종 외부전극의 형상이 행하여지고 있다.
이하, 세라믹기판에 형성된 구멍에 관통구멍인쇄함으로써, 외부전극에 응용한 예에 대해서, 어레이형칩저항의 제조방법을 예로들어 제53~제55도를 사용해서 설명한다. 제53도는 외관을 표시한 도면이며, 제53도에 있어서 (1a)는 세라믹기판, (2)는 저항체, (3)은 전극배선, (4)는 외부전극이다. 제53도에 있어서, 전극배선(3)은 저항체(2)위에 인쇄되어, 관통구멍인쇄되어 외부전극(4)도 형성하고 있다.
제54도는, 세라믹기판위에 저항체를 형성한 후의 상태를 설명하기 위한 것이며, 제54도에 있어서, 세라믹기판(1b)은, 브레이크라인(5)이 들어간 구멍뚫린 세라믹기판이며, 브레이크라인(5) 및, 구멍(56)이 미리 형성되어 있다.
제55도는, 저항체(2)에 접속되는 외부전극을 형성한 상태를 표시한 도면이며, 제55도의 저항체(2)위에 전극배선(3)을 인쇄한 후, 세라믹기판(1b)의 뒷쪽으로부터 흡인함으로써, 구멍(56) 내부에 전극배선(3)의 전극잉크가 흡인된다. 이렇게 해서, 구멍(6)의 내벽에 전극배선(3)을 형성하는 전극재료를, 균일한 막두께로 부착(관통구멍인쇄)시킬 수 있다.
이와 같이 저항체(2), 전극 배선(3)을 형성한 세라믹기판(1b)을, 소정의 온도로 소성한 후, 브레이크라인(6b)을 따라서, 세라믹기판을 몇 조각으로 분할한다. 구멍(6)은 2분할되며, 제53도에 있어서의 외부전극(4)이 되어, 제53도에 표시한 어레이형 칩형저항이 완성된다.
이와 같은 관통구멍인쇄기술은, 널리 회로기판이나 하이브리드회로기판에 있어서 상용되고 있다. 그리고, 관통구멍, 특히 구멍내벽에의 잉크막두께가 균일한 부착수법에 대해서는, 여러가지 수법이 검토되고 있다.
그러나 상기의 종래와 같이, 세라믹기판에 형성된 구멍을 기판뒷면의 접속용의 관통구멍이나, 혹은 외부 전극으로서 사용하는 경우에는, 상기 세라믹기판의 구멍주변을 노출시킬 필요가 있어, 상기 구멍의 주변에 각종 회로를 형성하는데는 한도가 있었다. 이 때문에 특히 세라믹 기판위에 세라믹다층회로를 형성한 경우는, 관통구멍을 사용한 외부전극의 형성을 행할 수 없었다.
구체적으로 설명하면, 종래의 경우, 세라믹기판에 미리 형성된 주변까지 유전체재료나 자성체재료를 형성코저하면, 상기 재료가 상기 구멍이 내부에 흘러들어가기 쉽게 되어, 상기 구멍을 막아버린다. 그리고 구멍이 막히면, 관통구멍흡인때, 구멍의 단면적의 상위에 의해서 공기의 흐름이 흩어져서, 이 불균일한 공기흐름때문에, 구멍내부로의 잉크흡인정도가 불균일하게 되며, 이 결과 상기 구멍내벽의 잉크량이 불규칙하게 된다.
이 때문에 종래에는, 세라믹기판에 미리 형성된 구멍을 관통구멍이나 외부전극등으로 사용하는 경우, 상기 구멍부근에는 외부전극이외의 재료를 도포(또는 형성)시킬 수가 없었다. 이 결과 세라믹기판위에 세라믹생적층체를 형성해서 소성할 때, 소형화에 한도가 있었다.
본 발명은 상기 종래의 문제점을 해결하는 것이며, 소형화가 가능한 세라믹전자부품 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명의 세라믹전자부품은, 복수개의 구멍을 가진 베이스기판표면에 상기 구멍을 막도록 내부전극을 가진 미소성의 세라믹적층체를 형성하여, 그 후에 상기 베이스기판을 마스크로서 상기 세라믹적층체의 상기 구멍과 대응하는 위치에 복수개의 관통구멍을 형성하고, 그 후 상기 베이스기판의 구멍 및 세라믹 적층체의 관통구멍에 상기 내부전극에 접속되는 외부전극을 형성함과 동시에, 세라믹 적층체를 소성한 후, 상기 세라믹기판 및 세라믹적층체를 상기 외부전극이 끝부분에 형성되도록 낱개 조각으로 분할하는 것이다.
이 구성에 의해, 외부전극 바로 앞까지 전자부품을 구성하는 부품을 형성할 수가 있어 세라믹전자부품의 소형화를 실현할 수 있다.
[실시예 1]
이하 본 발명의 제1의 실시예에 대해서 도면을 참조하며서 설명한다. 제1도는 본 발명의 제1의 실시예에 있어서의 세라믹전자부품으로서, 칩형노이즈필터를 표시한 도면이며, 또 제2도는 제1도의 노이즈필터의 단면을 표시한 것이다. 제1도 및 제2도에 있어서, (7)는 베이스기판으로서 세라믹기판, (8)은 이 세라믹기판(7)위에 형성된 세라믹기판(7)과 동일치수의 세라믹적층체로, 이 세라믹적층체(8)은 유리페라이트재료로부터 구성되어, 내부에는 나선형상의 코일이 형성되도록 내부전극(9)이 형성되어 있다. (10)은 이 세라믹적층체(8)의 내부전극(9)의 양끝이 각각 접속되는 외부전극으로, 세라믹기판(7)과 세라믹적층체(8)와의 적층물의 양끝부분에 형성되어 있다.
다음에, 본 발명의 제조방법에 대해서 제3도~제18도를 사용해서 설명한다.
먼저, 본 실시예의 칩형노이즈필터의 베이스로서 사용하는 베이스기판으로는 알루미나제의 세라믹기판을 사용하였다. 세라믹기판에 대해서는, 제3도(A),(B)에 표시한 구조이며, 제3도에 있어서, (11)은 크기 80mm×60mm의 세라믹기판, (12)는 1.27mm 피치로 형성된 구멍직경 0.3mm의 구멍이다. 또 제3도(B)는, 제3E(A)의 X-Y선에서 절단한 단면도이다.
여기서 구멍(12)은 세라믹기판(11)의 작성시에 금형을 사용해서 형성하고 있다. 또, 브레이크라인(13)은, 세라믹 기판(11) 표면에 미리, 금형 혹은 레이저가공에 의해 형성되어 있다. 브레이크라인(13)은 세라믹기판(11)의 두께의 20~50% 정도의 깊이까지 형성되어, 세라믹기판(11)은, 분할기 또는 수동으로 간단히 소정형상으로 분할할 수 있다.
다음에 제4도(A),(B)에 표시한 바와 같이, 구멍이 뚫린 세라믹기판(11)위에, 구멍(12)을 막도록 두께 0.4mm의 세라믹생적층체(14a)를 형성한다. 구멍이 뚫린 세라믹기판(11)위에 세라믹생적층체(14a)를 형성하는 데는, 소정매수의 세라믹생시트를 소정두께가 될때까지 열압착, 또는 열전사시킴으로써, 제4도의 상태에서 형성할 수 있다.
본 실시예에서 설명하는 칩형노이즈필터의 경우, 세라믹생시트는, 페라이트를 주성분으로 하여, 이 속에 소결로제로서 유리재료를 첨가해서 임시소성, 분쇄함으로써 유리페라이트재료를 얻고 이 유리페라이트재료를 수지용액속에 분산시킴으로써 세라믹슬러리(세라믹 잉크)를 작성하였다. 그리고 이 세라믹슬러리를 코터에 의해 도포, 건조시킴으로써 얻은 세라믹생시트를 사용하였다.
다음에 제5도(A),(B)에 표시한 바와 같이 세라믹기판(11)위에 형성된 세라믹적층체(14a)의 표면에, 온파라듐 잉크에 의한 내부전극(15)이 코일패턴의 일부로서 인쇄형성된다. 제5도에 있어서, 내부전극(15)의 패턴의 미세부분은 코일패턴으로서, 굵은 부분은 외부전극과의 접속부분으로서 각각 기능한다.
다음에 제6도(A), (B)에 표시한 바와 같이, 세라믹생적층체(14a)위에, 내부전극(15a)을 묻어 넣도록 형성한다. 이때, 내부전극(15)의 일부(접속부분에 상당한 부분)가, 세라믹생적층체(14b)의 비어구멍(16)으로부터 노출된다. 또, 세라믹생적층체(14a)와 세라믹생적층체(14b)가 일체화됨으로써, 제7도에 표시한 바와 같이 내부전극(15)을 내부에 묻어넣은 세라믹생적층체(14)를 형성하게 된다.
다음에 제8도(A),(B)에 표시한 바와 같이 세라믹생적층체(14)위에 2층째의 내부전극(17)을 형성한다. 이 내부전극(17)의 인쇄형성에는, 스크린인쇄등을 사용할 수 있다. 또 2층째의 내부전극(17) 인쇄시, 비어구멍(16) 내부에 노출된 1층째의 내부전극(15) 부분에도, 전극잉크가 흘러들어감으로써, 1층째의 내부전극(15)과 2층째의 내부전극(17)이 전기적으로 접속되어, 코일형성(혹은 나선형상의) 내부전극(9)을 형성하게 된다.
이와 같이 제5도~제8도에서 설명한 인쇄과정을, 복수회반복함으로써, 필요한 만큼의 소정패턴에 의해, 내부전극을 코일형상으로 인쇄형성할 수 있다.
제9도(A),(B)에 소정매수의 세라믹생시트를 소정두께가 될때까지 열압착 또는 열전사시켜, 두께 0.4mm의 세라믹생적층체(18)를 형성한 상태를 표시하고 있다.
본 실시예에서 설명하는 칩형노이즈필터의 경우, 코일형상의 내부전극을 사이에 둔 세라믹생적층체의 두께를 변화시켰던 바, 내부전극이 되는 코일의 직경에 대해서 일정 이상의 두께가 없으면, 이 부분이 자기저항이 되어, 코일의 주위에 충분한 자속(磁束)이 돌지 않는 것을 알았다. 또 이 부분을 자꾸 두껍게 하였을 경우는, 반대로 코일의 직경이 자기저항이 되어 자속을 강하게 할 수 없게 되었다. 그래서 실험하였던 바, 코일상하의 세라믹적층체의 두께는, 코일직경의 0.3배 이상 5배이하의 범위가 실용적인 것을 알았다.
제9도에 표시한 바와 같이, 세라믹생적층체(18)를 형성한 후, 내부전극(17)위에 형성된 세라믹생적층체(18)와, 내부전극(15)을 묻어 넣은 세라믹생적층체(14)를 일체화함으로써, 두께 1.3mm의 세라믹생적층체(19)를 형성하였다. 이에 의해, 제10도(A),(B)에 표시한 바와 같이, 세라믹생적층체(19) 내부에 내부전극(15),(17)을 묻어 넣을 수 있다.
다음에 제11도~제14도에 표시한 바와 같이, 내부전극을 완전히 묻어 넣은 세라믹생적층체에 대해서, 샌드블라스트 방법을 사용해서 관통구멍을 형성하는 것이나, 먼저 제11도에 표시한 바와 같이, 제10도에 표시한 샘플을 뒤집어서 세라믹기판(11)에 형성된 구멍(12)을 샌드블라스트장치의 노즐방향을 향하게 한다. 제1도에 있어서, 세라믹기판(11)의 구멍(12)의 내부에는, 내부전극(15)을 묻어 넣은 세라믹생적층체(19)의 표면이 노출되어 있다.
다음에 제12도, 제13도에 표시한 바와 같이, 샌드블라스트방법에 의해, 세라믹생적층체을 가공한다. 제12도는, 샌드블라스트에 의한 세라믹생적층체의 가공도중의 모양을 설명한 것이고, 제13도는 샌드블라스트에 의한 세라믹생적층체의 가공이 종료한 모양을 설명한 것이다. 먼저 제12도에 있어서, (20)은 세라믹제노즐, (21)은 압력 4kg/㎠압축공기, (22)는 알루미나를 주성분으로 하는 연마입자, (23)은 절반까지 뚫린 구멍이다. 또 제13도에 있어서, (24)는 관통구멍이다.
먼저 제12도를 사용해서 설명하면, 제12도에 있어서, 샌드블라스트장치(도시않음)에 접속된 노즐(20)에 의해, 압축공기(21)와 같이 연마재로서의 연마입자(22)가 내뿜어진다. 이때 연마입자(22)(예를 들면 알루미나분말 등)는, 압축공기(21)로부터 운동에너지를 받아, 피가공물표면에 힘차게 부딪치고, 피가공물을 연마한다. 제12도에 있어서는, 세라믹기판(11)과 세라믹생적층체(19)가, 상기 피가공물에 상당한다. 세라믹기판(11)과 세라믹생적층체(19)의 예칭성을 비교하면, 세라믹생적층체(19)쪽이 세라믹기판(11)에 비해, 매우 에칭속도가 높다. 이 때문에 세라믹기판(11)의 구멍(12)내부에, 노출된 세라믹생적층체(19)가 제12도(B)에 표시한 바와 같이, 에칭되어, 절반까지 뚫린 구멍이 형성되게 된다. 또 압축공기(21)는, 피가공물표면에 부착한 연마입자(불요한 연마입자)를, 피가공물표면으로부터 날려버리는 역할도 한다. 이와 같이 피가공물표면에 항상 새로운(운동에너지를 가진) 연마입자가 날라붙게 된다. 또 노즐(20)의 수를 증가하거나, 노즐(20) 또는 피가공물을 회전시킴으로써, 보다 균일한 가공을 행할 수 있다.
여기서 연마입자의 크기를 변화시키는 경우, 연마입자가 클수록 가공속도가 빨라졌으나, 세라믹기판(11)의 구멍(12)이 0.4mm인 때에는 연마입자의 입자직경이 100㎛~150㎛을 초과하면 반대로 가공속도가 저하되므로, 적절한 입자직경을 설정하는 것이 필요하다.
또, 이와 같이 샌드블러스트하는 경우, 노즐의 계수를 증가함으로써, 관통구멍의 형성에 요하는 시간을 단축할 수 있다.
이와 같이해서, 제13도, 제14도에 표시한 관통구멍(24)이, 세라믹생적층체(10)에 형성되게 된다. 또, 제13도, 제14도에서 명백한 바와 같이 관통구멍(24)은, 세라믹생적층체(19)뿐 아니라, 내부전극(15),(17)에 대해서도 형성되게 된다. 이것은 세라믹생적층체(19)도, 내부전극(15),(17)과 같이, 수지속에 세라믹분말 혹은 금속미분말이 분산된 것으로 구성되어 있기 때문이다.
이상에서 설명한 바와 같이, 세라믹 기판을 에칭용마스크로서 유용함으로써, 세라믹생적층체에 자체정합적으로, 즉 새로운 위치맞춤 등을 행하는 일없이, 값싸고 또한 고정밀도의 관통구멍을 다량으로 형성할 수 있다.
다음에 제15도, 제16도에 표시한 바와 같이, 관통구멍에 관통구멍인쇄를 행하는 것이나, 제15도, 제16도에 있어서, (25a) 및 (25b)는 관통구멍인쇄형성부분이다.
먼저, 샘플을 제15도에 표시한 바와 같이 관통구멍(24)이 형성된 쪽을 윗면으로 해서, 관통구멍(24)에 외부전극잉크재료를 관통구멍인쇄함으로써, 관통구멍인쇄형성부분(25a)을 형성하여, 세라믹적층체(19)의 내부에서, 내부전극(15),(17)과 접속한다. 또 관통구멍인쇄형성부분(25a)은 세라믹적층체(19)의 외부에서는, 납땜성이 안정되는 패턴형상으로 인쇄한다. 또 필요에 따라서 신뢰성을 향상시키기 위해 제16도에 표시한 바와 같이, 세라믹기판(11)쪽으로부터도 관통구멍인쇄를 행하여, 관통구멍인쇄형성부분(25b)을 형성함으로써, 보다 확실한 관통구멍인쇄형성부분을 얻게 된다.
여기서, 관통구멍인쇄에는, 관통구멍인쇄용의 흡인테이블을 가진 스크린인쇄기를 사용하였다. 또 관통구멍인쇄용의 전극 잉크는, 관통구멍내부에 균일하게 부착되기 쉽게, 점도조절한 것을 사용하였다.
다음에 제17도에 표시한 바와 같이, 세라믹생적층체(19)를, 소정치수로 다이싱한다. 제17도에 있어서, (2,6)은 다이싱홈이다. 이 다이싱에는, 실리콘웨이퍼의 다이싱용의 다이싱장치등을 사용할 수 있다. 또 다이싱의 깊이는, 자유로히 설정되나, 세라믹 기판(11)까지 다이싱해버리면, 다이싱의 속도를 올릴 수 없고, 또 다이싱장치의 칼날의 수명도 짧아지므로, 다이싱의 깊이는 제17도에 표시한 바와 같이, 세라믹생적층체(19)의 도중까지가 좋다. 그 후, 이와 같이 가공이 끝난 샘플을 950℃의 온도에서 소성함으로써, 제18도에 표시한 소결체를 형성할 수가 있다. 제18도에 있어서, (27)은 세라믹소결체이며, 세라믹생적층체(19)가 소성된 것이다. (28)은 소정후의 관통구멍인쇄형성부분이며, 제17도의 관통구멍인쇄형성부분(25a)이 소성된 것이다. 최후로, 세라믹기판(11)에 미리 형성되어 있는 브레이크라인(13)(제3도 참조)을 따라서, 세라믹기판(11) 및 세라믹소결체(27)를 관통구멍인쇄형성부분이 끝부분에 형성되도록 브레이크함으로써, 제1도, 제2도에 표시한 칩형노이즈 필터를 복수개 얻을 수 있다.
이상 설명한 바와 같이, 본 발명에 있어서는, 세라믹기판(11)의 구멍(12)은, 세라믹생적층체에 의해서 완전히 막히고, 또한 구멍(12)에 기인되는 오목부도 없고, 완전플랫으로 할 수 있으므로, 내부전극을 선폭 30~40㎛에서 선명패턴으로 용이하게 인쇄할 수 있다.
또한, 본 발명에 있어서 구멍이 뚫린 세라믹기판위의 세라믹생적층체의 형성은, 세라믹잉크를 직접 세라믹기판위에 인쇄하는 것으로도 가능하다. 제19도는 이것을 설명하기 위한 것이다. 제19도(A)은, 세라믹기판(11)의 구멍(12)의 절반까지 세라믹생적층체(29)가 들어간 상태를 표시하며, 그리고 제19도(B)는, 세라믹기판(11)의 구멍(12)에 세라믹생적층체(29)가 들어가 있지 않는 상태를 표시하며, 그리고 제19도(C)는, 세라믹기판(11)의 구멍(12)에 세라믹생적층체(29)가 들어가 뒷면까지 돌아들어간 상태를 표시하고 있다. 제19도(A)~(C)의 어느 상태에 있어서도, 샌드블라스트를 세라믹기판쪽으로 행함으로써, 정확한 관통구멍을 세라믹생적층재로 형성할 수 있다.
또 본 발명에 있어서는, 제20도에 표시한 바와 같이 세라믹생적층체(19)가, 세라믹기판(11)보다 작은 경우에도, 세라믹생적층체(19)의 크기에 관계없이, 샌드블러스트를 세라믹기판(11)쪽으로부터 행함으로써, 세라믹생적층체(29)에 관통구멍을 형성할 수 있다.
또 본 발명에 있어서는, 제21도에 표시한 바와 같이, 내부전극(9)의 일부가 세라믹기판(11)에 접한 구성으로 해도 된다.
또, 본 실시예에서는 외부전극을, 관통구멍인쇄에 의해 형성하였으나, 외부전극의 형성방법은, 관통구멍인쇄에 한정될 필요는 없다. 또, 관통구멍인쇄는, 세라믹인쇄적층에 대해서 뿐만 아니라, 소성후의 세라믹적층체에 대해서도 가능하다.
예를 들면 실시예 1에 있어서, 제14도의 공정을 행한 후, 제15도 및 제16도에서 설명한 관통구멍인쇄를 생략하고(필요하면 제17도의 공정도생략), 제18도에서 설명한 바와 같이 소성하여, 최후에 관통구멍인쇄를 행하는 것도 가능하다. 또 이렇게 함으로써, 관통구멍인쇄에 사용하는 전극재료의 소성온도를 800℃ 정도로 내릴 수 있어, 보다 값이 싼, 예를 들면은 100%의 전극재료를 사용할 수 있다.
또 세라믹생시트의 적층은, 베이스기판표면에 행할 필요는 없다. 미리적층된 세라믹적층체를, 베이스기판에 고정해도 같은 효과를 얻게 된다.
[실시예 2]
이하 본 발명의 제2의 실시예로서, 어레이형의 세라믹전자부품에 대해서 도면을 참조하면서 설명한다.
제22도는 상기 제1의 실시예에 있어서의 외부전극을 어레이형의 세라믹전자부품의 외부전극에 응용한 예를 표시한 도면이다. 제22도에 있어서, (30)은 세라믹기판, (31)은 세라믹적층체이며, 세라믹생적층체를 소성함으로써 구성되어 있다. (32)는 세라믹적층체(31)내에 형성한 내부전극, (33)은 내부전극(32)과 접속된 외부전극이다.
본 실시예에 있어서는, 외부전극(33)이 세라믹생적층체(31)의 내부에 복수층에 걸쳐서 형성된 내부전극(32)과 복수위치에서 접속할 수가 있다.
또, 제23도에는, 이 제22도에 표시한 것의 다른 예를 표시하고 있고, 제23도에 있어서, (34)는 외부전극이다. 이 제23도에 표시한 바와 같이, 관통구멍을 이용해서 외부전극을 형성할 때, 세라믹생적층체 혹은 세라믹기판위에서는, 외부전극의 패턴을 넓게 형성하거나, 외부전극부분의 관통구멍의 충전정도를 조절함으로써 표면을 플랫으로 할 수도 있다. 구체적으로는 관통구멍을 완전히 매우고 난 후, 세라믹기판을 분할함으로써, 외부전극의 표면을 플랫으로 할 수가 있다.
그런데 종래의 경우, 세라믹기판위에 인쇄등으로 세라믹생적층체를 형성한 후, 소성하는 수법으로 작성한 세라믹전자부품의 경우에는, 구멍의 주변까지 각종 회로를 형성하는 것은 곤란하였다. 한편, 본 실시예에 의하면, 상기 관통구멍부근까지 세라믹적층체의 형성이 가능하게 됨으로써, 각종 세라믹전자부품의 설계 및 제조에 있어서, 기능부분의 면적확대를 행할 수 있고, 또한 외부전극의 계수증가에 대응할 수 있는 소형화 고성능화가 가능해진다.
제24도에 본 실시예의 어레이용의 세라믹기판을 표시하고 있으며, 제24도에 있어서, 브레이크라인(13)을 따라서, 세라믹기판(11)을 낱개조작으로 분할함으로써, 최종적으로 1개의 낱개조작에 복수개의 외부전극을 형성할 수 있게 된다. 제24도와 같이, 구멍이 뚫린 세라믹기판(11)을 사용, 이 위에 내부전극을 내장한 세라믹생적층체를 형성하고, 세라믹기판(11)의 구멍(12)을 사용해서 관통구멍을 형성하여, 관통 구멍인쇄함으로써, 제22도에 표시한 바와 같이 어레이형세라믹전자부품을 작성할 수 있다.
다음에 구체적으로 설명한다. 먼저, 세라믹기판으로서는 3.2mm×6.4mm사이즈의 세라믹어레이부품을 취할 수 있도록 브레이크라인을 넣은 96% 세라믹기판(80mm×55mm 두께 0.635mm)을 사용하였다. 구멍직경은 0.3mm로 하고, 구멍은 피치 1.27mm에서 브레이크 라인위에 형성함으로써, 외부전극으로서 이용할 수 있도록 하였다(이하 단지외부전극형성용 구멍이라 칭함).
상기 세라믹기판을 브레이크함으로써, 상기 사이즈의 어레이부품의 주위에, 4개의 외부전극이 형성된 2개의 변과, 2개의 외부전극이 형성된 2개의 변으로 이루어진 합계 12개의 외부전극이 형성된 어레이부품을 작성하였다.
다음에 이 구멍뚫린 세라믹기판에 페라이트잉크를 스크린인쇄기술을 사용해서, 상기 기판 전체면에 7cm×5cm 네모꼴의 균일도장패턴을 인쇄하였다. 또 구멍뚫린 기판의 구멍에 잉크재료가 흘러들어감으로써, 상기 균일도장패턴에 미세한 오목부가 생겼으나 인쇄/건조/인쇄로, 인쇄공정을 반복하는 사이에, 상기 구멍은 완전히 막히고, 상기 미세한 오목부도 없어졌다. 이렇게 해서 100㎛ 상당의 막두께를 얻은 후에는, 상기 구멍뚫린 세라믹기판표면의 미세구멍은, 상기 페라이트재료에 의해서 완전히 덮혔다(이하 단지 균일도장기판이라 칭함). 이 균일도장기판은 마치, 세라믹기판에 세라믹 그린 시트를 형성한 것과 같았다. 특히 이 균일도장기판의 특징은, 베이스가 기판임으로, 작업성이나 치수정밀도를 고정밀도로 유지할 수 있는 것과, 인쇄표면이 평탄한 그린시트상태라는 것 때문에 인쇄성에 뛰어난 점이였다. 다음에 상기 균일도장기판의 표면에, 내부전극(온파라듐사용)이 8층으로 되는 다층세라믹기판패턴(절연체층도 포함하면 20층 이상이 된다)을 인쇄형성하여, 이것을 세라믹생적층체로 하였다.
다음에 상기 균일도장기판의 세라믹기판쪽(즉, 세라믹생적층체가 형성되어 있지 않는 쪽)으로부터, 실시예 1과 마찬가지로 샌드블러스트장치를 사용해서 상기 세라믹생적층체에 관통구멍을 형성하였다. 다음에 이 관통구멍이 뚫린 세라믹생적층체에, 제15도 제16도에서 설명한 바와 같이, 외부전극재료를 관통구멍인쇄하였다. 최후로 제17도에서 표시한 바와 같이, 세라믹생적층체를 소정형상으로, 분단하고 최후에 소성하여, 세라믹기판의 브레이크라인을 따라서 분할함으로써 제22도에 상당하는 적층세라믹전자 부품을 얻을 수 있었다.
또 소성시의 세라믹생적층체의 수축에 따르는 외부전극의 단선발생가능성이 고려되나, 실제로는 관통구멍의 단면적을 일정하게 해서 관통구멍인쇄를 균일화하거나, 세라믹적층체와 알루미나기판과 밀착성이나 열팽창계수의 매칭을 높임으로써 해결할 수 있다.
또 관통구멍인쇄를 10㎛이상 두껍게 하거나, 세라믹기판표면에 미리 세라믹생적층체의 소결시의 치수 변화에 대응한 전극패턴을 형성해도 된다. 세라믹기판의 구멍보다도, 세라믹생적층체에 형성하는 구멍을 적게 한다고 하는, 수축분을 예견한 설계도 할 수 있다.
[실시예 3]
제25도는 본 발명의 제3의 실시예에 있어서의 어레이형의 세라믹전자부품을 표시한 도면이다. 실시예 2와 실시예 3의 차이는 어레이형 세라믹전자부품에 세라믹기판에 포함하고 있는지, 어떤지의 차이이다. 세라믹전자부품의 두께가 문제가 되는 경우, 예를 들면, 한정된 두께속에서, 내부전극의 적층수나 탄수를 증가시킬 필요가 있는 경우, 제25도에 표시한 바와 같이 베이스가 되는 세라믹기판을 제거할 수가 있다.
더 상세하게 설명한다. 먼저 실시예 1에서 설명한 과정을 사용해서, 제16도와 같은 세라믹생적층체를 형성하였다. 다음에 상기 세라믹생적층체를 세라믹기판으로 부터 박리한다. 세라믹기판으로부터, 세라믹생적층체를 박리하는데는, 세라믹기판위에 수용성수지를 얇게 도포해 놓거나, 세라믹기판의 표면거칠기를 작게해서 앵커효과에 의한 부착력을 약하게 하거나, 세라믹기판 대신 표면처리한 금속판을 사용할 수 있다. 다음에 박리된 세라믹생적층체를 다이싱장치에 의해, 소정형상으로 절단한다.
이와 같이 해서, 낱개조작으로 분할된 세라믹생적층체를 소성함으로써, 제25도에 표시한 바와 같이 세라믹기판이 없는 상태의 세라믹전자부품을 작성할 수 있고, 예를 들면 세라믹적층콘덴서와 같은 것이라도, 용이하게 어레이화할 수 있다.
또, 실시예 3에서 설명한 세라믹기판의 제거는, 일레이형 세라믹부품일 뿐 아니라, 실시예 1에서 설명한 칩형세라믹부품에도 용융 가능하다. 특히 칩형세라믹부품은, 보다 소형화(또 경량화도)를 요구하고 있고, 세라믹기판의 제거는 효과적이다. 또 칩사이즈가 작아질수록, 항절(抗折) 강도면에서 유리하므로, 세라믹기판이 없이도 기계적강도면에서 문제되는 일이 적어진다.
[실시예 4]
제26도는 본 발명의 제4의 실시예에 있어서의 어레이형의 세라믹전자부품을 표시한 도면이다. 실시예 2와 실시예 4의 차이는, 어레이형 세라믹전자부품의 외부전극이, 상기 세라믹전자부품의 에지뿐만 아니라, 상기 세라믹부품의 내부에도 관통전극으로서 형성되어 있는 점이다. 제26도에 있어서, (35a)는 외부전극, (35b)는 관통전극이며, 상기 세라믹전자부품의 내부에 있어서, 세라믹기판(30) 및 세라믹적층체(31)를 관통한 상태에서 전극이 형성된 것이다. 여기서 관통구멍(35b)은, 세라믹적층체(31)에 묻어 넣은 내부전극(32과, 필요에 따라서 전기적으로 접속시킬 수 있다. 이와 같이 관통구멍(35b)과 외부전극(35a)의 차이는, 세라믹전자부품의 에지부분에 있는지, 내부에 있는지의 차이이다. 이렇게 해서 세라믹전자부품의 측면이외에도 전극을 형성할 수 있다.
다음에, 제27~제30도를 사용해서 관통전극의 형성방법에 대해서 설명한다.
먼저 제27도에 표시한 바와 같이, 에지부분 및 내부에 구멍(12a) 및 (12b)를 형성한 세라믹기판(11)위에, 내부전극(32)을 내장한 세라믹생적층체(36)를 형성한다. 다음에 제29도에 표시한 바와 같이, 관통구멍(37)을 형성한다. 여기서 내부전극(32)이 노출하게 된다. 다음에 관통구멍에 전극재료를 충전, 소성함으로써, 제30도에 표시한 관통구멍(35b)을 형성할 수 있다.
또 제31도 표시한 바와 같이, 베이스가 되는 세라믹기판(30)을 제거해도 된다. 즉, 제31도에 표시한 바와 같이, 각종 복합전자부품의 소형화, 고성능화가 용이해진다.
구체적으로는, 먼저 세라믹기판에 분해온도나 용해성이 다른 수지층이나, 소결온도가 다른 세라믹층등을 형성해 둠으로써, 세라믹생적층체를 소성하여 세라믹적층체로 한 후에는 세라믹기판을 제거할 수 있다.
[실시예 5]
제32도는 본 발명의 제5실시예에 있어서 세라믹전자부품의 일예를 표시한 도면이다. 실시예 4와 실시예 5의 차이는, 어레이형 세라믹전자부품의 관통전극이, 완전 관통하고 있는지, 도중에서 그치고 있는지의 차이이다. 제32도에 있어서, 관통구멍(35C)는, 세라믹 기판(11)쪽에서는 완전관통하고 있으나, 세라믹적층체(31)쪽에서는 표면에는 노출되지 않았다. 이와 같이, 관통전극(35c)을 임의면에만 노출시킴으로써 보다 회로설계가 용이한 세라믹전자부품을 제조할 수가 있다. 제33도는 부분관통전극의 구조를 설명하기 위한 단면도이다. 제33도에 있어서, 관통전극(35C)은 부분관통되어 있고, 관통전극(35b)는 완전관통되어 있다.
다음에 부분관통전극의 작성방법의 일예에 대해서, 제34도~37도를 사용해서, 설명한다. 제34도~제37도에 있어서, (38)은 밀봉재, (39)는 마스크, (40)은 자동전극재료이다. 먼저 제34도에 표시한 바와 같이, 내부전극(32)을 내장한 세라믹생적층체(36)가 형성된 세라믹기판(30)의 세라믹생적층체(36)가 형성되어 있지 않는 쪽에 마스크(39)를 세트한다.
여기서, 마스크(39)는 감광성드라이필름등의 통상마스크재료를 사용해도 되나, 여기서는, 구멍뚫린 세라믹기판을 마스크로서 사용하는 수법에 대해서 설명한다. 먼저 마스크(39)로서 사용되는 구멍뚫린 세라믹기판은, 세라믹생적층체(36)를 형성하고 있는 세라믹기판(30)과, 동일로트의 것(소성에 의한 치수불균일을 분류한 것)을 사용한다.
다음에 마스크(39)의 구멍을 뚫고 싶지 않는 부분을, 고무계의 수지재료등을 밀봉재(38)를 사용해서 밀봉한다. 그리고, 화살표방향으로부터, 샌드블러스트등의 수법을 사용해서 제35도에 표시한 바와 같이 세라믹생적층체(36)에 관통구멍을 형성한다. 이때 밀봉재(38)에 의해 막힌 위치에 상당하는 부분에는, 관통구멍은 형성되지 않는다.
그후, 제36도에 표시한 바와 같이, 관통구멍에 관통전극재료(40)를 충전함과 동시에, 표면에 내부전극(32)이나 세라믹생적층체(31)를 또 형성한다. 다음에 제36도에 표시한 바와 같이, 관통구멍을 형성하고 싶지 않는 부분을 밀봉재(38)를 사용해서 밀봉한 마스크(39)를 세트하여, 화살표방향으로부터 샌드블러스트등의 수법을 사용하여, 제37도에 표시한 바와 같이 세라믹생적층체(31)에 재차 관통구멍을 형성한다.
이때 제34도의 경우와 마찬가지로, 밀봉재(38)에 의해 막힌 위치에 상당하는 부분의, 세라믹생적층체(31)에는, 관통구멍은 형성되지 않는다. 또, 그후는 관통구멍에 재차 소정의 관통전극재료를 충전, 소성함으로써, 제33도에 표시한 바와 같은 적층세라믹전자부품을 제조할 수 있다.
[실시예 6]
제38도는 본 발명의 제6실시예를 표시한 도면이며, 세라믹적층에의 관통구멍의 형성을 양면으로부터 행하는 것이다. 제38도에 있어서, 절반까지 뚫린 구멍(23)을 가진 세라믹생적층체(19)는, 제12도에 표시한 것과 마찬가지의 것이다. 제38도에 있어서는, 세라믹생적층체(19)의 세라믹기판(11)이 없는 방향으로부터, 마스크(41)를 사용해서 구멍을 뚫으려고 하는 것이다. 이와 같이 양쪽으로부터 구멍뚫음으로써 관통구멍의 형성시간을 1/2이하로 할 수가 있어, 생산성을 향상할 수 있다.
다음에 더 상세히 설명한다. 먼저 세라믹기판으로서는 2.5mm 피치로 7cm 네모꼴의 기판내의 전체면에 0.5mm 직경의 구멍을 뚫은 세라믹기판(이하, 단지 구멍뚫린 세라믹기판이라 호칭)을 사용하였다. 또한 구멍 뚫린 세라믹기판은, 알루미나그린시트의 단계에서 금형을 사용해서 일괄적으로 구멍뚫은 것을, 세라믹기판과 소성치수가 대략 동등한 것을 사용하였다.
다음에 구멍뚫린 세라믹기판위에 유전체유리재료를 스크린인쇄기술을 사용해서 상기 기판전체면에 6cm 네모꼴의 균일도장패턴으로 인쇄하였다. 또 구멍뚫린 기판의 구멍에 잉크재료가 흘러 들어감으로서, 상기 균일도장패턴에 미세한 오목부가 생겼으나, 인쇄/건조/인쇄로, 인쇄공정을 반복하는 사이에, 상기 구멍은 완전히 막히고, 상기 미세한 오목부분도 없어졌다. 이렇게 해서 100㎛ 상당의 막두께를 얻은 후에는, 상기 구멍뚫린 세라믹기판표면의 미세구멍은, 상기 유전체유리재료에 의해서 완전 덮혔다(이하 단순히 균일도장기판이라 칭함). 이 균일도장기판은, 마치 세라믹기판위에 세라믹그린시트(정확하게는 유리페라이트제의 그린시트)를 형성한 것과 같은 것이었다.
특히 이 균일강도기판의 특징은, 베이스가 세라믹기판이므로, 작업성이나 치수정밀도를 고정밀도로 유지할 수 있는 것과, 인쇄표면이 평탄한 그린시트상태라는 것 때문에, 인쇄성에 뛰어난 점이었다.
다음에 상기 배터기판의 표면에, 내부전극(온파라듐사용) 및 유리페라이트잉크를 교호로 인쇄적층에서 5턴상당의 코일패턴을 형성하고, 최후로 유리페라이트의 두껍게 칠한 층을 형성하여 이것을 세라믹생적층체로 하였다.
다음에 상기 균일도장기판의 세라믹기판쪽, 즉 세라믹생적층체가 형성되어 있지 않는 쪽으로부터 샌드블라스트장치를 사용해서 상기 세라믹생적층체에 연마입자를 조사하였다. 이때, 상기 세라믹기판이 샌드블러스트용 마스크가 되어, 세라믹기판위의 세라믹생적층체는 연마되지 않는다.
그러나 상기 세라믹기판에 미리 형성되어 있던 구멍의 내부의 경우, 세라믹생적층체가 노출이 되기 때문에, 이 부분의 세라믹생적층체가 연마되게 된다. 본 실시예에 있어서는, 보다 가공시간을 짧게 하는 것이 목적이 된다. 그 때문에, 샌드블러스트조건에 대해서도, 재차 검토를 행하였다.
블러스트재료로서는, 알루미나미립자를 선택하고, 50메시~3000메시까지 입자직경을 변화시켜서 실험하였다. 이 결과 연마입자의 입자직경이 1500메시 정도로, 매우 작을 때에는, 연마입자의 운동에너지도 작고, 에칭속도가 느리게 되는 동시에 세라믹기판 구멍 내부에 상기 연마입자가 막혀 메워지기 쉬었다. 한편, 연마입자를 크게한 경우에는, 상기 연마입자의 운동에너지가 크고, 에칭속도가 커졌으나, 상기 연마입자가 너무 크게 된 경우(예를 들면 50메시), 상기 세라믹기판의 구멍내부에 들어가기 어렵게 되어, 구멍내부에서의 에칭속도는 격감하였다.
이와 같이, 연마입자의 크기와, 에칭속도는, 세라믹기판구멍크기에 따라서, 그 최적치가 변화해버린다. 이 최적치는 실험한 결과, 연마입자의 직경이 알루미나구멍의 직경의 1/3~1/5정도의 경우가, 큰 에칭속도를 얻게 되었다.
구체적으로는 320메시에서, 세라믹생적층체의 두께가 1mm일때, 한쪽면으로부터 1개의 샌드블러스트노즐을 사용해서 연마재를 조사하였을 경우, 100초이내에서 상기 세라믹기판전체면에 있어서, 총계 2000개의 관통구멍(직경 0.5mm)를 형성시킬 수 있다. 한편, 양면으로부터 샌드블러스트를 조사한 경우는, 마찬가지의 샘플에서 30초 이내에서 상기 세라믹기판전체면에 있어서, 총계 2000개의 관통구멍(직경 0.5mm)을 형성시킬 수 있다.
여기서, 연마입자를 내뿜는 에어압력은, 클수록 효과적이었으나, 샌드블러스트의 장치를 고려하면, 5×105Pa(5kg/㎠)~10×105Pa(10kg/㎠)정도가 실용적이었다. 또 샌드블러스트의 노즐수를 증가시킬수록, 가공시간을 짧게 할 수 있었다.
또, 샌드블러스트의 조사는, 샘플의 안팎으로부터 동시에 행하는 것보다, 먼저 세라믹 기판쪽(제38도에 있어서의 세라믹기판(11)쪽)으로부터 행하여, 그 후, 제38도 표시한 마스크를 개재해서 세라믹행적층쪽으로부터 행하는 것이, 더욱 정밀도 좋은 관통구멍을 형성할 수 있다.
다음에, 이 구멍이 뚫린 세라믹생적층체를, 세라믹기판과 함께 소성함으로써, 세라믹기판에 차체 정합적으로 관통구멍이 있는 세라믹소결체를 얻을 수 있고, 또 관통구멍을 외부전극으로서 사용함으로써, 유리파레이트제의 노이즈대책부품을 제작할 수 있었다.
또, 관통구멍은 외부전극형성이외에, 코일 등의 인쇄형성에 사용하는 비어구멍등으로 이용할 수도 있다. 또한, 본 실시예에 있어서, 세라믹기판의 구멍과 마스크구멍의 계수를 바꾸거나, 구멍직경을 바꾸어도 된다.
[실시예 7]
제12도, 제34도, 제36도, 제38도 등에서 관통구멍의 형성에 사용한 샌드블러스트장치를 분사수방법으로 치환할 수 있어, 이 분사수방법을 사용함으로써, 관통구멍 가공시의 미분말의 날라올라가는 것을 방지할 수 있다.
이하, 구체적으로 설명한다. 먼저 세라믹기판으로서는 3.2mm×6.4mm사이즈의 세라믹어레이부품을 취할 수 있도록 브레이크라인이 들어있는 96% 세라믹기판(80 mm ×55mm 두께 0.635mm)을 사용하였다. 구멍 직경은 0.4mm로 하고, 구멍은 피치 1.27mm로 브레이크라인위에 형성함으로써, 외부전극으로서 이용할 수 있도록 하였다(이하, 외부전극형성용 구멍이라 칭함).
상기 세라믹기판을 브레이크함으로써, 상기 사이즈의 어레이부품의 주위에, 4개의 외부전극이 형성된 2개의 변과, 2개의 외부전극이 형성된 2개의 변으로 이루어진 합계 12개의 외부전극이 형성된 어레이부품을 작성할 수 있도록 하였다.
다음에 상기 세라믹기판에, 유리를 주체로 한 시판의 절연체잉크 및 은파라듐분말을 주체로한 시판의 도체잉크를 인쇄적층하고, 세라믹생적층체를 작성하였다. 먼저 인쇄에는 스크린인쇄방법을 사용하기로 하고, 소정의 패턴을 설계하였다. 패턴설계에 있어서는, 상기 세라믹기판에 형성된 외부전극 형성용 구멍을, 절연체 잉크 혹은 도체잉크를 사용해서 묻을 수 있도록 설계하였다. 또, 내부 전극의 폭은 100㎛, 절연체층에 형성하는 비어의 구멍직경은 200㎛로 하였다.
다음에 이 패턴을 근거로 해서, 스크린판을 십수판 준비하였다. 이 스크린판과 상기 절연체 잉크 및 도체 잉크를 내부전극의 총수가 6층이 되도록, 상기 세라믹기판위에 인쇄적층하였다.
건조는 1층을 인쇄할 때마다, 100℃에서 10분행하였다. 또, 절연층은 핀홀에 의한 층간쇼트를 방지할 목적으로, 인쇄/건조/인쇄/건조로 층수를 증가시켰다. 이렇게 해서 상기의 외부전극형성용 구멍은, 초기의 인쇄적층과정에 있어서, 각종 잉크를 사용해서 완전히 묻었기 때문에, 그후의 인쇄작업은, 마치 구멍없이 세라믹기판위에 연쇄적층하는 경우와 같이 행하여졌다. 이상과 같이 함으로써, 상기 외부전극형성용구멍에 의한 악영향(예를 들면 인쇄작업성의 불량도, 잉크의 번지기, 구멍주변의 인쇄부풀어오름 등)의 발생도 방지할 수 있었다.
다음에, 상기 세라믹기판쪽으로부터 시판의 물분사(water jet) 가공장치를 사용해서 가공하였다. 이때 상기 세라믹기판을, 마치 가압물에 대한 에칭마스크로서 기능시킴으로써, 상기 전극형성용구멍에 노출된 세라믹생적층체를 자체 정합적으로 제거할 수 있었다. 이것은 절연체잉크부분(및 묻어넣은 도체잉크)과, 세라믹을 가진 세라믹기판위에 형성한 생세라믹적층체에, 자체 정합적으로 관통구멍을 형성할 수 있었다.
다음에 제15도~제16도 표시한 바와 같이해서, 외부전극의 관통구멍인쇄는 통상의 스크린인쇄기에 관통구멍형성용의 진공기구를 추가한 것을 사용하여, 관통구멍에 외부전극잉크를 관통구멍인쇄하였다. 본 실시예에서는, 외부전극은 관통구멍인쇄로 행하였으나, 필요에 따라서 제23도와 같은 형성의 외부전극을 형성할 수 있다.
이상과 같이해서 관통구멍의 내부벽부분에만 전극재료를 부착시켜서 형성한 기판을 소정형상으로 브레이크하고, 850℃에서 소성함으로써, 제22도에 표시한 형식으로 소형의 다층기판을 얻을 수 있었다.
다음에 본 실시예의 다층기판을 종래의 인쇄방법, 즉 외부전극형성용구멍을 막는 일없이, 구멍뚫린 상태 그대로, 인쇄적층을 행하는 방법으로 작성하였다. 인쇄용재료나 세라믹기판은, 발명예에 사용한 것과 같은 것을 사용하였다. 이때 세라믹기판에 미리 형성되어 있는 구멍을 절연체잉크 혹은 전극잉크가 막거나, 혹은 상기 구멍내부에 흘러들어가거나 하면, 외부전극의 관통구멍인쇄를 할 수 없게 되는 가능성이 있다. 이 때문에 상기 구멍주변에는 절연체나 전극패턴이 형성되지 않는 패턴설계를 행하였다.
그러나 상기 외부전극형성용구멍을 막거나 하지 않게 하기 위해서는, 최저로도 상기 구멍의 주위 200㎛ 이상은, 패턴이 오지 않도록 하지 않으면 안되었다. 이 결과 1개의 어레이에 대해서, 외전용관통구멍(직경 0.4mm)과 그 주변마진(0.2mm폭)을 합계해서, 직경 0.8mm의 면적이 외부전극형성용으로 필요하게 되고 가변면적에 대한 외부전극으로서 필요한 면적의 비율은 12.7%이며, 환언하면, 나머지 87.3%의 면적부분에 각종 디바이스로서의 기능을 짜넣을 수 밖에 없다.
한편, 본 발명의 실시예의 경우, 외부전극으로서 필요한 면적비율이 3.2%이고, 환언하면, 나머지 96.8%의 면적부분에 각종 디바이스로서의 기능을 짜넣을 수 있고, 칩어제이의 면적이 작아질수록, 또 외부전극의 계수가 증가할수록, 본 발명의 실시예 쪽이 종래예에 비해 보다 넓은 부품으로서의 유효면적을 얻게 된다.
이와 같이 본 발명의 실시예에서 얻게된 세라믹전자부품은, 종래의 그린시트적층방법으로 형성된 것과 비교해서, 같은 정도의 고밀도화가 가능하며, 베이스에 세라믹기판을 사용할 수 있기 때문에, 소성시의 수축이 없고, 제품으로서 높은 수율을 얻을 수 있다.
[실시예 8]
제39도는 세라믹기판을 한 가운데로 해서, 양쪽에 다른 종류재료의 세라믹적층체를 형성한 모양을 설명하기 위한 도면이다. 제39도에 있어서, (42)는 페라이트적층체 (43)은 유전체층이며, 납을 함유한 유전체재료를 주성분으로 하고 있다. 또 (44)는 콘덴서용전극이며, 유전체층(43)을 개재해서 대향시킴으로써 콘덴서가 형성되어 있다. 또 내부전극(45)은, 페라이트적층체(14)의 내부에서 코일형상으로 형성되며, 관통전극(46)에 접속되어 있다. 또 관통전극(46)은, 내부전극(45)과, 세라믹기판(11)의 반대쪽에 형성된 콘덴서용전극(44)을 접속하고 있다. 이와 같이, 세라믹기판(30)을 1종의 확산방지층으로서 사용함으로써, 페라이트재료와, 유전체 재료의 확산에 의한 특성의 열화를 방지할 수 있다.
더 상세하게 설명한다. 먼저 세라믹기판위에 유리페라이트를 주성분으로한 세라믹생시트를 0.4mm 두께로 형성하였다. 이 위에 은파라듐제의 전극잉크를 제5도~제8도의 공정을 반복함으로써, 코일형상으로 인쇄하였다. 최후에 유리페라이트를 주성분으로 하는 세라믹생시트를 0.4mm 두께로 형성하였다. 이상과 같이해서, 유리페라이트제의 세라믹생적층체 내부에, 20턴의 코일 패턴을 묻어넣었다.
다음에 상기 코일패턴의 인출부분에 제28도~제30도에서 설명한 바와 같이, 관통구멍의 형성, 전극잉크의 충전, 950℃에서의 소성을 행함으로써, 제26도에 표시한 바와 같은, 어레이형의 세라믹전자부품을 형성하였다. 다음에, 상기 세라믹전자부품의 윗쪽(세라믹기판이 노출된 쪽)에, 두꺼운 막의 콘덴서를 형성하고, 700℃에서 소성함으로써, 제39도에 표시한 바와 같은 부품을 작성한다. 일반적으로 유전체의 소성온도를 내리거나, 유전율을 올리기 위해서는 유전체재료에 납성분(정확하게는 PDO)을 함유시킬 필요가 있다. 그러나 이 납성분은 소성시에 확산되기 쉽고, 페라이트등 재료의 특성을 열화시키기 쉬우나, 본 실시예에 있어서는 세라믹기판이, 확산방지층으로서 기능하고, 완성된 복합부품의 전기적특성을 측정한 결과, 페라이트에의 한 코일부분의 특성 및, 유전체재료에 의한 콘덴서부분의 특성은, 단일품으로 소성한 것과 마찬가지의 특성을 얻게 된다.
참고로 제39도의 구성에 있어서, 세라믹기판만을 제외하여 시작하였던 바, 소정의 특성을 얻지 못하였다. 이 일로부터도 세라믹기판이 확산방지층으로서 기능하고 있음을 확인할 수 있었다. 또 세라믹기판을 제외해서 시작한 샘플의 기계적강도를 EIAJ방법(RCX-0104/104)에 준거해서 측정하였던 바, 세라믹기판을 포함한 샘플에 비해 절반이하의 항절강도였다. 이일로부터, 세라믹기판이 제품의 기계적강도를 유지하는 효과도 있는 것을 확인할 수 있었다. 이와 같이 기계적강도를 세라믹기판에 가지게 할 수 있는 것은, 금후 세라믹전자부품에 있어서 실장코스트를 내리기 위하여, 어레이화나 복합화를 추진하는 경우나 코스트면에서 세라믹적층체부분을 얇게 하는 경우에도, 매우 유리한 것이 된다.
[실시예 9]
제40도는, 외부전극을 제품의 측면, 혹은 측면 및 하면에 형성하고, 제품의 상면에는 형성하지 않는 예를 설명하기 위한 것이다. 실시예 1~8과, 본 실시예 9의 차이는, 외부전극을 필요한면에만 구성하는 일이다. 구체적으로 제40도에 있어서, 외부전극(33)은, 제40도에 있어서 세라믹적층체(31) 내부에 묻어넣어지고, 제품의 상면까지는 노출되어 있지 않다.
그런데, 실장속도나, 실장정밀도를 향상시키기 위해서는, 전자부품두께의 불균일이나 부품상면의 평탄성(실장기의 진공노즐로 샘플을 흡착하기 위해)에 있어서 정밀도를 향상시킬 필요가 있으나, 실시예 9와 같이, 외부전극을 기판의 상면에 노출하지 않음으로써, 실장성이나 소형화에 효과가 있다. 또, 실장상태를 자동검사할 때의 인식을 올릴 수 있다.
또한, 실시예 9에서 설명하는 외부전극은, 제32도에 있어서의 관통전극의 형성방법을 사용함으로써 용이하게 작성할 수 있다.
[실시예 10]
다음에, 본 발명의 제10실시예에 대해서 설명한다. 실시예 1~9에 있어서, 외부전극은 관통구멍내부에 형성하였으나, 실시예 10에 있어서는 외부전극을 관통구멍과 관통구멍의 사이의 볼록부분에 형성한 것이다. 제41도~제42도는 관통구멍과 관통구멍 사이의 볼록부에 외부전극을 형성한 모양을 설명하기 위한 도면이다. 제41도는 세라믹기판을 가진 경우, 제42도는 세라믹기판을 제거한 경우를 설명하는 것이다. 본 실시예의 경우, 외부전극을 형성코저 하는 부분이, 볼록하기 때문에 관통구멍 인쇄를 행하지 않아도 용이하게 외부 전극재료를 도포할 수 있다. 도포방법으로서는, 고무형상탄성체위에 외부전극을 바이코터나 도포기등을 사용해서 5~30㎛ 정도의 막두께로 균일하게 도포하여, 여기에 도포코저 하는 세라믹적층체를 밀어붙임으로서, 상기 볼록부에만 전극재료를 부착시킬 수 있다. 이때 고무형상탄성체위에 외부전극재료를 도포해 둠으로서, 세라믹적층체의 제조시(예를 들면, 브레이크라인과 다이싱의 위치어긋남)의 오차, 예를 들면 세라믹적층체보다 세라믹기판부분이 약간 튀어나오는 것을 흡수할 수 있다.
혹은, 세라믹생적층체를 다이싱한 후에, 베이스기판을 마스크로 해서 상기 세라믹생적층체에 관통구멍을 형성해도 된다. 예를 들면, 세라믹생적층체에 다이싱되어 형성된 홈에, 외부전극재료를 유입시킨 후, 상기 세라믹생적층체에 관통구멍을 형성한다.
이렇게 하면 관통구멍의 형성에 의해서, 상기 유압된 외부전극재료는 분단할 수 있다. 마지막으로 베이스기판을 제거함으로써, 제42도에 표시한 바와 같은 형상으로 형성할 수 있다.
특히 본 실시예에 있어서는, 관통구멍의 위치에서 샘플을 분할했을 때에, 2개의 관통구멍에 끼워진 볼록부에만 내부전극이 노출하게 된다. 이렇게 해서 외부전극형성직전까지, 내부전극을 노출시키는 일없이, 세라믹전자부품의 제조를 진행시킬 수 있고, 이 때문에 제조도중에서의 전극의 산화나 디라미네이션(층간박리)등도 발생하기 어렵게 된다.
[실시예 11]
다음에, 이하 본 발명의 제11실시예에 대해서 설명한다. 실시예 11은, 구멍없는 베이스기판위에 미소성의 세라믹적층체를 형성한 후에, 베이스기판에만 구멍을 형성하고, 이 구멍을 사용해서 세라믹적층체에 관통구멍을 형성시키는 것이다. 여기서는 세라믹 적층체에는, 그린시트를 사용하게 된다. 이렇게 해서 세라믹생시트에 대해서도, 복수개의 구멍을 용이하게 형성할 수가 있다.
먼저 75㎛ 두께의 구멍없는 수지필름으로서의 폴리에스테르필름위에, 리버스코터를 사용해서 30㎛두께의 세라믹생시트를 작성하였다. 다음에 폴리에스테르필름에 엑시머레이저를 마스크를 개재해서 조사하고, 폴리에스테르필름에 직경 50㎛~200㎛의 구멍을 400개/㎠의 밀도로 형성하였다. 또한 여기서 사용한 엑시머레이저의 조사따위는, 폴리에스테르필름에 구멍이 형성되는 정도로 하고, 세라믹생시트까지는 구멍이 형성되지 않았다. 다음에 이 구멍뚫린 폴리에스테르필름을 마스크로해서, 구멍뚫린 폴리에스테르필름쪽으로부터, 샌드블러스트장치를 사용하여, 세라믹생시트에 내뿜는다. 이렇게 해서 세라믹생시트까지는 관통구멍을 형성할 수 있었다. 이렇게 해서 비어구멍이 형성된 세라믹생시트에 비어인쇄 및 내부전극인쇄를 행하면서, 소정매수적층하여, 소성함으로써 세라믹다층회로기판을 작성하였다.
특히 본 실시예의 경우는, 금형을 사용하지 않고도, 구멍직경이나 구멍밀도에 관계없이 일괄적으로 구멍뚫기를 행할 수 있다. 이와 같이 본 실시예에서는, 구멍의 50구멍/㎠ 이상의 고밀도화나, 구멍 직경을 100㎛ 이하로 한다고 하는 미세화에도 대응할 수 있다. 또 폴리에스테르필름에 형성된 구멍은, 그린시트의 구멍뚫기에 사용한 후에 비어묻기인쇄용마스크로 이용할 수 있다.
또 폴리에스테르필름의 구멍뚫기에는, 액시머레이저이외에, YAG 레이저나 탄산가스레이저를 사용할 수 있다.
또 폴리에스테르필름위에 형성된 그린시트에, 구멍뚫린 마스크를 개재해서 직접 샌들블러스트장치로부터 연마제를 내뿜어도 된다. 이 경우, 그린스트에만 구멍을 뚫게 하는 것도 가능하나, 뒤공정에서 비어묻기인쇄에 폴리에스테르필름을 사용하는 것을 고려하면 그린시트와 동시에 폴리에스테르필름에도 구멍을 뚫는 것이 바람직하다. 그린스트와 동시에 베이스필름에도 구멍을 뚫는 경우, 폴리에스테르필름의 두께는, 100㎛ 이하일 것이 바람직하다. 특히 구멍의 크기가 작은 경우나, 가공정밀도가 필요한 경우는 그린시트의 두께는 50㎛이하가 바람직하다.
또 연마제로서는, 그린시트에 함유되어 있는 세라믹재료를 그대로 사용함으로써, 다른 종류의 재료의 혼입을 방지할 수 있다.
[실시예 12]
다음에, 이하 본 발명의 제12실시예에 대해서 제42도~제48도를 사용해서 설명한다. 실시예 12는 베이스 기판위에 세라믹적층체를 형성한 상태에서, 볼록부에 외부전극을 형성하는 방법에 일예에 대해서 설명하는 것이다. 제43도에 있어서, 세라믹생적층체(19)는, 접착층(47)을 개재해서, 세라믹기판(11)에 접착되어 있다.
다음에 제44도에 표시한 바와 같이, 세라믹생적층체(19)에, 다이싱홈(26)을 형성한다. 이때, 다이싱홈(26)의 깊이는 세라믹기판(11)의 바로 앞까지로 함으로써, 세라믹기판(11)에 상처내는 일이 없다. 다음에 제45도에 표시한 바와 같이, 다이싱홈(26)에 잉크형상의 외부전극(100)을 유입한다. 다음에 제46도에 표시한 바와 같이, 구멍(12)에 대응한 위치의, 접착층(47) 및 세라믹생적층체(19)에 관통구멍을 형성한다. 이렇게 해서 외부 전극(100)은 분단된다. 다음에 접착층(47)을 제거, 소성함으로써, 제48도에 표시한 바와 같은 세라믹전자부품을 제조할 수 있다.
여기서 접착층(47)으로서는, 가열에 의해 발포하는 수지층을 사용할 수도 있다.
이와 같은 발포성의 수지층은 가열에 의해, 체적이 2~10배 정도로 발포하는 성질을 가진 수지재료로 이루어지며, 1.0~500㎛의 두께로 형성할 수 있다. 이 위에 세라믹생적층체를 형성한다. 이렇게 해서 세라믹기판과 세라믹생적층체의 사이에, 발포성의 수지층을 끼운 상태로 형성한다. 다음에 이것을, 세라믹기판을 상처내는 일없이, 세라믹생적층체만을 소정형상으로 다이싱한다. 그후 120° 정도로 가열해서, 발포성의 수지층을 발포시킴으로써, 세라믹기판으로부터 다이싱된 세라믹생적층체를 박리할 수 있다. 이 경우, 베이스가 되는 세라믹기판은 상처나지 않으므로, 몇번이고 반복사용할 수 있어, 코스트를 내릴 수 있다. 또 세라믹기판 대신에, 초경금속판등을 사용함으로써, 베이스가 되는 기판의 정밀도를 향상할 수 있고, 또 기판의 고정이나 이동시에 사용하는 핀구멍등의 가공도 행할 수 있다. 이렇게 해서 각 공정에서의 자동화를 도모할 수 있다.
또 구멍(12)에 형상을, 네모꼴구멍으로 함으로써, 제49도에 표시한 외관을 가진 세라믹전자부품을 형성할 수 있다.
본 발명의 세라믹전자부품은, 외부전극에 요철(凹凸)을 형성할 수 있어, 납땜실장성이 우수하다.
[실시예 13]
다음에, 관통구멍에 도금방법을 사용해서 외부전극을 형성하는 방법의 일예에 대해서, 제50도~52도를 설명한다. 제50도는, 관통구멍(12)을 남기고, 세라믹기판(11) 및 세라믹생적층체(19) 표면을, 레지스트(48)로 씌운다. 다음에 제51도에 표시한 바와 같이, 레지스트(48)로 씌워있지 않는 부분에, 도금(49)을 행한다. 이렇게 해서 관통구멍내부에, 인쇄등의 방법을 사용하지 않고도 외부전극재료를 충전할 수 있다.
또한 도금(49)대신, 도금핵이 되는 것을 형성할 수 있다. 이 경우는, 뒤에 도금하게 된다. 또 레지스트(48)로서는, 수지이외에 유리화재료를 사용할 수도 있다.
또 제52도의 (A)에 표시한 바와 같이, 세라믹기판(11)과 세라믹생적층체(19)를 고정하는 접착층(47)에, 미리 묻어넣어진 전극재료(50)를 형성할 수 있다. 이렇게 하면 제52도(B)에 표시한 바와 같이, 접착층(47)을 제거한 경우, 묻어넣어진 전극재료(50)를 외부전극(49)으로서 이용할 수 있다.
이와 같은 관통구멍을 사용한 외부 전극의 형성에 있어서, 도금은 세라믹생적층체(19)가, 소성된 뒤라도 된다. 또 제50도~제52도에서 설명한 도금방법에, 무전해 도금을 사용할 수가 있다. 무전해도금의 경우, 전기도금에 비교해서, 도금부분이 우묵하게 들어가 있어도 문제는 없다. 이 무전해도금의 경우, 관통구멍내부에, 은 또는 은파라듐의 전극재료를 형성해 둠으로써, 외부전극 부분에 소정형상으로 니켈, 금의 순서로 납땜성이 뛰어난 도금을 행할 수 있다.
또 제48도 등에 표시한 외부전극이 볼록하게 되는 경우, 배럴에 의한 전기도금이 용이하다. 전기도금의 경우, 외부전극 부분에 소정형상으로 니켈, 땜납등을 값싸게 작업성 좋게 형성할 수 있다. 특히 본 실시예의 경우, 2개의 외부전극은 오목부가 되기 때문에, 도금쇼트발생율도 적다.
또한, 예를 들면 제50도~제52도의 공정에 있어서, 도금방법 대신 외부전극부재를 스프레이나 전착, 혹은 디프방법을 사용해서 부착시킬 수도 있다.
[실시예 14]
다음에, 이하 본 발명의 제14의 실시예에 대해서 설명한다. 상기 실시예 1~실시예 13에 있어서는, 관통구멍의 형성은 세라믹생적층체에 대해서 행하였으나, 본 실시예 14에서는 세라믹생적층체를 임시소성(이하 제1의 소성으로 한다)한 후에 관통구멍을 형성하여, 상기 관통구멍에 전극재료등을 충전한 후, 소정의 온도에서 본소성(이하 제2의 소성으로 한다. 또한 제1의 소성온도는 제2도의 소성온도보다 낮은 것으로 한다)으로 하는 것이다. 또한 가공수단은, 샌드블러스트방법, 물분사방법, 레이저가공방법, 드릴에 의한 가공방법등을 선택할 수 있으나, 실시예 14에서는 샌드블라스트방법을 예로들어 설명한다.
먼저 본 실시예의 관통구멍의 가공은, 제1의 소성상태에서 행한다. 이것은 피가공물(구체적으로는 내부전극등이 내장된 세라믹생적층체)에 제1의 소성온도에서 가소한 것, 구체적으로는, 세라믹기판위에 형성된 세라믹생적층체를 700~800℃에서 소성한 제품으로서는 충분한 기계강도를 얻지 못하고, 있는 상태의 샘플에 대해서, 구멍가공을 행하는 것이다.
즉 상기 샘플에 대해서, 750℃ 1시간의 제1소성을 행하고, 이것은 샌드블러스트 가공하였다. 샌드블러스트가공은, 세라믹기판쪽으로부터 자체정합적으로 행하여, 그후에 제2의 소성(소결시키기 위한 소성이며, 본 실시예의 경우는 950℃에서 1시간)을 행하였다.
이렇게 해서 작성한 세라믹적층체의 노이즈제거성을 주파수와 임피던스등의 면에서 평가하였던바, 제1의 소성전에(세라믹생적층체 상태에서) 가공한 것과 마찬가지의 결과를 얻게 되었다. 비교를 위해, 세라믹생적층체에 관통구멍을 형성시키지 않은 그대로, 제2의 소성을 행하여 충분히 소결(제품으로서 충분한 기계강도 및 특성을 얻을 수 있을 때까지) 시킨후, 세라믹기판쪽으로 샌드블러스트 가공하였으나, 당연하게도 관통구멍의 가공성은 매우 떨어진 것이었다. 제2의 소성후의 샌드블러스트가공성이 떨어지는 원인은, 세라믹적층체의 소결이 진행됨으로써, 세라믹입자사이가 강고히 서로 부착한 때문이다.
한편, 세라믹생적층체 상태에서는 세라믹입자끼리는 수지의 힘으로, 또 제1의 소결상태에서는, 세라믹입자끼리는 가볍게 소결한 상태에서 그 구조를 유지하고 있을 뿐 임으로, 샌드블러스의 가공성이 뛰어난 것이었다고 생각된다.
또 샌드블러스트의 연마입자가, 제2의 소성온도에 있어서 불순물로서 문제가 되지 않는 것을 선택할 수 있다. 혹은, 관통구멍의 가공후에, 각종 재료를 혼입시켜(실리콘 웨이퍼에 각종 이온을 박아넣듯이) 각종 특성을 향상시키는 것이 가능하다.
또 소성은 몇개의 온도로 구분해서 행할 수 있다. 구체적으로는, 제1의 소성온도(예를 들면 600℃)에서 소성하여, 세라믹적층체에 가공을 행하고, 전극재료를 충전하여 제2의 소성온도(예를 들면 800℃)에서 전극재료를 소성할 수 있다. 이때 제1의 소성온도를 제2의 소성온도보다 낮게 함으로써, 제2의 소성이 본소성이 된다. 여기서 제1의 소성온도와 제2의 소성온도의 매칭을 취함으로써, 각 재료의 소성시의 수축화를 완화(디러미네이션의 방지)시키기 쉽다.
또, 제1의 소성온도에서(예를 들면 700℃) 소성한 후, 세라믹적층체에 가공을 행하여, 제2의 소성온도(예를 들면 900℃)에서 소결을 진행시킨다. 그리고 최후에 전극재료를 관통구멍에 충전하여, 소정온도(예를 들면, 600~800℃)에서 전극재료를 베이킹할 수도 있다.
또 본 실시예에 있어서는 레이저를 사용해서 가공해보았다. 레이저가공에는 YAG 레이저를 사용했으나, YAG 레이저이외에, 탄산가스레이져나 엑시머레이저를 사용할 수가 있다. 이와 같이 레이저를 사용한 경우는, 비접촉상태 그대로 소성도중의 상태에서 관통구멍가공을 행할 수 있다.
또한, 여기에 본 발명에 있어서는, 관통구멍에 충전하는 전극재료와 세라믹생적층체내부에 내장되는 전극재료성분을 별도의 것으로 할 수 있다. 구체적으로는, 전극재료로서 필요에 따라서 내부전극에, 배선저항은 낮지만 이동이 발생되기 쉬운 파라듐의 함유량이 적은(은의 함유율이 높은)은파라듐전극재료를 사용할 수 있다. 이 경우, 외부로 면하는 부분에는, 배선저항은 높으나, 내이동성이 뛰어난 파라듐의 함유율이 높은(은의 함유율이 낮은)은 파라듐전극재료를 사용할 수 있다.
이와 같이 본 발명의 경우, 전극재료로서, 내부전극용에는, 유리성분이 적고(금속성분의 함유율이 높은)소성후의 체적저항이 낮아지는 전극재료를 사용, 관통구멍에 충전되는 전극재료에는, 유리성분이 많은, 혹은 납땜침해가 적은, 박리강도가 높아지는 제2의 전극재료를 선택할 수가 있다. 이와 같은 내부전극과 외부전극의 재질을 용이하게 변경할 수 있다.
또, 본 발명에 있어서, 제1의 소성(및 구멍가공)이나 제2의 소성은 산화분위기속에서 행하여, 최후에 환원분위기속에서 소성함으로써 산화한 전극재료등을 환원할 수도 있다. 이렇게 해서 관통구멍을 형성하여, 관통구멍에 전극재료를 노출시키게 됨으로써, 전극재료의 환원도 용이하게 행할 수 있다.
또, 본 발명에 있어서는 관통구멍내부에서 내부전극을 노출시킨 후, 상기 관통구멍 내부에 내부전극을 노출시킨 후, 전극재료등을 충진함으로써, 내부전극간의 접속이나 외부전극과의 접속, 혹은 외부전극의 형성을 행하게 된다. 이 때문에 산화되기 쉬운 내부전극재료일지라도 용이하게 전기접속을 행할 수 있다. 또한, 본 발명의 경우는 세라믹생적층체의 가공을 세라믹기판위에 행함으로써, 가공시의 취급성이 뛰어나다.
또 본 발명에서는, 관통구멍내부에 전극재료를 충전하는 것을 중심으로 설명하였으나 충전재료는 전극재료에 한정될 필요는 없고, 세라믹기판, 세라믹적층체와 다른 유전체 재료나 자성재료를 충전해도 된다. 예를 들면, 코일의 주파수 특성을 조절하기 위한 자성재료를 충전하거나, 혹은 코일부분을 공심화하는 등의 수법으로 사용할 수 있다. 혹은, 관통구멍 그대로 남겨도, 샘플의 브레이크성이나 세라믹생소결체의 소성을 더욱 균일하게 진행하는 등의 효과가 있다. 또 관통구멍내부에 내부전극을 노출시킨 그대로 남겨두면, 샘플의 특성조정이나 검사에 사용할 수 있다.
또 구멍뚫기 방법은, 이상으로 설명한 것은 대량 생산성에 풍부한 것이나, 이들 이외에는 드릴 등을 사용하는 일반적인 가공수단이 있다. 이와 같이 본 발명은, 전자부품을 주로한 세라믹생적층체(혹은 가볍게 소결한 단계에서의 세라믹적층체)의 가공을 가능하게 하는 것이다.
또, 실시예 1에 있어서, 외부전극의 형성은 관통구멍인쇄에 의해서 행하였으나, 관통구멍인쇄를 행하지 않고도 관통구멍내벽에 외부전극용의 전극재료를 도포할 수는 있다.
또 관통구멍내벽에 외부전극형성용의 전극재료를 도포하는 것은, 세라믹생적층체가 소성되어 세라믹생적층체가 된 후에도, 혹은 세라믹적층체(또는 세라믹생적층체)가 분할된 후에도, 가능하다.
또, 외부전극은 모든 관통구멍에 대해서 형성할 필요는 없고, 필요한 장소의 관통구멍에 대해서만 관통구멍인쇄를 행할 수 있다. 이와 같이 외부 전극으로서는 불요한 위치의 관통구멍에 대해서, 내부전극을 노출시키지 않음으로써, 가령 관통구멍인쇄한 경우에도 외부전극으로서 기능을 제거할 수 있다. 이 경우에는, 관통구멍인쇄에 의해서 형성된 외부 전극은, 납땜후의 회로기판에 대한 부착성(박리강도) 강도를 높이는 더미전극으로서 기능시킬 수 있다.
또, 베이스기판에 세라믹기판 대신에 수지필름이나 금속판을 사용함으로써, 인쇄 또는 적층시의 정밀도를 올리거나 지그를 사용한 자송화가 용이해진다. 또 금속판의 표면에 수지등을 복합화시키면, 샌드블러스트나 분사수에 의한 파손을 방지한다. 또 베이스기판에는, 띄형상의 연속체를 사용함으로써 연속작업성을 향상시킬 수 있다.
이상과 같이 본 발명은, 복수개의 구멍을 가진 베이스기판표면에 상기 구멍을 막도록 해서 형성한 세라믹적층체에 대해서, 상기 구멍의 위치에, 베이스기판을 마스크로해서, 상기 세라믹적층체에 자체 정합적으로 복수개의 구멍을 형성하여, 외부전극을 형성함으로써, 상기 구멍까지 외부전극재료 이외의 유전체등의 재료를 형성할 수 있고, 각종 전자부품을 보다 고밀도화시킬 수 있어, 이에 의해 세라믹전자부품을 더욱 한층 소형화시킬 수 있다.
또 본 발명에 있어서는, 관통구멍등의 가공은 세라믹적층체가 미소성의 상태 혹은 제1의 온도에서 소성된 만큼의 소결이 완료되지 않은 상태에서도 가공을 행하는 것이며, 미소성의 세라믹적층체의 경우, 세라믹분말이 수지를 주로한 바인더내부에 매트릭스적으로 분산되어 있는 구조를 하고 있으며, 또 제1의 온도에서 소성된 만큼의 상태는, 세라믹입자의 소결밀도가 낮기 때문에 피가공물의 가공성은 뛰어나고, 가공속도(에칭속도)나, 가공빈형(마이크로 크랙이나, 위스커 등의 발생)도 발생되기 어렵다.

Claims (4)

  1. 복수개의 구멍을 가진 베이스기판의 표면에 상기 기판의 구멍에 대응하여 배치된 내부전극을 가진 세라믹생시트재로 이루어진 세라믹생적층체를 형성하는 공정과, 샌드블라스트장치를 사용해서 상기 세라믹생시트재로부터 준비된 연마입자로 상기 기판의 구멍을 통해서 상기 세라믹생적층체내에 상기 구멍과 대응하는 위치에 복수개의 관통구멍을 형성하는 공정과, 상기 관통구멍에 상기 내부전극과 접속된 외부전극을 형성하는 공정과, 상기 세라믹생적층체를 소성하는 공정으로 이루어진 것을 특징으로 하는 세라믹전자부품의 제조방법.
  2. 복수개의 구멍을 가진 베이스기판의 표면에 제1의 세라믹생적층체를 형성하기 위하여 상기 기판의 구멍에 대응하여 배치된 내부전극을 가진 세라믹생적층체를 형성하는 과정과, 상기 관통구멍내에서 상기 제1의 세라믹 생적층체내에 복수개의 관통구멍을 형성하는 과정과, 상기 관통구멍내에서 상기 내부전국과 접속된 외부전극을 형성하는 공정과, 상기 제1의 세라믹생적층체를 소성하는 공정과, 주로 페라이트재료로 이루어진 상기 제1의 세라믹적층체를 가진 표면과 반대의 기판표면에 납을 함유하는 주로 유전체재료로 이루어진 제2의 세라믹적층체를 형성하는 공정으로 이루어지고, 상기 제1의 세라믹적층체와 상기 제2의 세라믹적층체는 상기 외부 전극에 의해 서로 전기적으로 접속되는 것을 특징으로 하는 세라믹전자부품의 제조방법.
  3. 복수개의 구멍을 가진 베이스기판의 표면에 상기 기판의 구멍에 대응하여 배치된 내부전극을 가진 세라믹생적층체를 형성하는 공정과, 상기 기판의 구멍을 통해 세라믹생적층체내에 복수개의 관통구멍을 형성하는 공정과, 상기 관통구멍내에 상기 내부전극과 접속된 외부 전극을 형성하는 공정과, 상기 세라믹생적층체를 소성하는 공정으로 이루어진 세라믹전자부품의 제조방법에 있어서, 상기 세라믹생적층체는 현재의 관통구멍에 더하여 유전체 재료 또는 자성재료로 채워지는 여분의 관통구멍을 가진 것을 특징으로 하는 세라믹전자부품의 제조방법.
  4. 복수개의 구멍을 가진 베이스기판의 표면에 상기 기판의 구멍에 대응하여 배치된 내부전극을 가진 세라믹생적층체를 형성하는 공정과, 상기 기판의 구멍을 통해 세라믹생적층체내에 복수개의 관통구멍을 형성하는 공정과, 상기 관통구멍내에 상기 내부전극과 접속된 외부전극을 형성하는 공정과, 상기 세라믹생적층체를 소성하는 공정으로 이루어진 세라믹전자부품의 제조방법에 있어서, 상기 세라믹생적층체는 두께 0.1~500㎛의 접착층에 의해 상기 기판에 접착되는 것을 특징으로 하는 세라믹전자부품의 제조방법.
KR1019930024830A 1992-11-25 1993-11-20 세라믹전자부품 및 그 제조방법 KR0127666B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-314730 1992-11-25
JP31473092 1992-11-25

Publications (2)

Publication Number Publication Date
KR940011403A KR940011403A (ko) 1994-06-21
KR0127666B1 true KR0127666B1 (ko) 1997-12-30

Family

ID=18056887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930024830A KR0127666B1 (ko) 1992-11-25 1993-11-20 세라믹전자부품 및 그 제조방법

Country Status (4)

Country Link
US (1) US5599413A (ko)
EP (1) EP0599595B1 (ko)
KR (1) KR0127666B1 (ko)
DE (1) DE69318110T2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7926154B2 (en) 2007-11-16 2011-04-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multi-layer ceramic condenser
KR20150019279A (ko) * 2013-08-13 2015-02-25 삼성전기주식회사 적층 세라믹 부품 및 그 제조방법
US11450474B2 (en) 2018-10-12 2022-09-20 Samsung Electro-Mechanics Co., Ltd. Coil component

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774025A (en) * 1995-08-07 1998-06-30 Northrop Grumman Corporation Planar phase shifters using low coercive force and fast switching, multilayerable ferrite
CA2245176A1 (en) * 1996-01-30 1997-08-07 Sarnoff Corporation Plasma display and method of making same
US5857883A (en) * 1997-05-09 1999-01-12 International Business Machines Corporation Method of forming perforated metal/ferrite laminated magnet
US6096635A (en) * 1997-10-21 2000-08-01 Microjet Technology Co., Ltd. Method for creating via hole in chip
US6653776B1 (en) 2000-06-28 2003-11-25 International Business Machines Corporation Discrete magnets in dielectric forming metal/ceramic laminate and process thereof
JP2002057459A (ja) * 2000-08-09 2002-02-22 Mitsubishi Gas Chem Co Inc 複合セラミックスプリント配線板の製造法
JP4674397B2 (ja) * 2000-11-09 2011-04-20 パナソニック株式会社 セラミック素体の製造方法
JP4012375B2 (ja) * 2001-05-31 2007-11-21 株式会社ルネサステクノロジ 配線基板およびその製造方法
JP4638626B2 (ja) * 2001-08-01 2011-02-23 北川工業株式会社 磁性体の成形方法、磁性体、およびプリント基板
US7357486B2 (en) 2001-12-20 2008-04-15 Hewlett-Packard Development Company, L.P. Method of laser machining a fluid slot
US20030155328A1 (en) 2002-02-15 2003-08-21 Huth Mark C. Laser micromachining and methods and systems of same
US7582270B2 (en) 2002-10-28 2009-09-01 Geo2 Technologies, Inc. Multi-functional substantially fibrous mullite filtration substrates and devices
US7574796B2 (en) 2002-10-28 2009-08-18 Geo2 Technologies, Inc. Nonwoven composites and related products and methods
US7572311B2 (en) 2002-10-28 2009-08-11 Geo2 Technologies, Inc. Highly porous mullite particulate filter substrate
KR100489820B1 (ko) * 2002-11-19 2005-05-16 삼성전기주식회사 세라믹 다층기판 및 그 제조방법
DE10319020B4 (de) * 2003-04-27 2006-06-14 Mtu Aero Engines Gmbh Verfahren zum Verrunden von Kanten an Schaufeln von Turbomaschinen
JP2006173483A (ja) * 2004-12-17 2006-06-29 Fuji Photo Film Co Ltd セラミック集合基板、セラミック基板及びセラミック集合基板の製造方法
JP4736526B2 (ja) * 2005-05-11 2011-07-27 パナソニック株式会社 コモンモードノイズフィルタ
US7615161B2 (en) * 2005-08-19 2009-11-10 General Electric Company Simplified way to manufacture a low cost cast type collimator assembly
US7451849B1 (en) 2005-11-07 2008-11-18 Geo2 Technologies, Inc. Substantially fibrous exhaust screening system for motor vehicles
US7682577B2 (en) 2005-11-07 2010-03-23 Geo2 Technologies, Inc. Catalytic exhaust device for simplified installation or replacement
US7211232B1 (en) 2005-11-07 2007-05-01 Geo2 Technologies, Inc. Refractory exhaust filtering method and apparatus
US7682578B2 (en) 2005-11-07 2010-03-23 Geo2 Technologies, Inc. Device for catalytically reducing exhaust
US7444805B2 (en) 2005-12-30 2008-11-04 Geo2 Technologies, Inc. Substantially fibrous refractory device for cleaning a fluid
US7722828B2 (en) 2005-12-30 2010-05-25 Geo2 Technologies, Inc. Catalytic fibrous exhaust system and method for catalyzing an exhaust gas
US7563415B2 (en) 2006-03-03 2009-07-21 Geo2 Technologies, Inc Catalytic exhaust filter device
US20090126857A1 (en) * 2007-11-15 2009-05-21 Shin Hyun-Ok Manufacturing method of low temperature co-fired ceramics substrate
US8161609B2 (en) * 2008-05-21 2012-04-24 Intel Corporation Methods of fabricating an array capacitor
CN102142430B (zh) * 2010-12-24 2012-12-26 深圳顺络电子股份有限公司 一种贴片式高分子静电放电保护元件及其制造方法
US8801889B2 (en) 2011-02-04 2014-08-12 Apple Inc. Water jet shaping of displays and structures for electronic devices
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
US20150114554A1 (en) * 2013-10-31 2015-04-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Optical multiplexer and demultiplexer and a method for fabricating and assembling the multiplexer/demultiplexer
US9437458B2 (en) * 2013-11-12 2016-09-06 Infineon Technologies Ag Method of electrically isolating leads of a lead frame strip
US9324642B2 (en) 2013-11-12 2016-04-26 Infineon Technologies Ag Method of electrically isolating shared leads of a lead frame strip
US9287238B2 (en) 2013-12-02 2016-03-15 Infineon Technologies Ag Leadless semiconductor package with optical inspection feature
CN107926122B (zh) * 2015-10-09 2020-06-30 日立金属株式会社 多层陶瓷基片的制造方法
US9812446B2 (en) 2016-03-30 2017-11-07 Toyota Motor Engineering & Manufacturing North America, Inc. Electronic apparatus with pocket of low permittivity material to reduce electromagnetic interference
KR20180007865A (ko) * 2016-07-14 2018-01-24 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10312563B2 (en) * 2016-11-08 2019-06-04 LGS Innovations LLC Ceramic filter with differential conductivity

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3102213A (en) * 1960-05-13 1963-08-27 Hazeltine Research Inc Multiplanar printed circuits and methods for their manufacture
US3541223A (en) * 1966-09-23 1970-11-17 Texas Instruments Inc Interconnections between layers of a multilayer printed circuit board
US3770529A (en) * 1970-08-25 1973-11-06 Ibm Method of fabricating multilayer circuits
US3742182A (en) * 1971-12-27 1973-06-26 Coherent Radiation Method for scanning mask forming holes with a laser beam
US3948706A (en) * 1973-12-13 1976-04-06 International Business Machines Corporation Method for metallizing ceramic green sheets
US3956052A (en) * 1974-02-11 1976-05-11 International Business Machines Corporation Recessed metallurgy for dielectric substrates
US4258468A (en) * 1978-12-14 1981-03-31 Western Electric Company, Inc. Forming vias through multilayer circuit boards
JPS58154293A (ja) * 1982-03-10 1983-09-13 株式会社日立製作所 グリ−ンシ−トの寸法安定化法
US4551746A (en) * 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
JPS6112054A (ja) * 1984-06-22 1986-01-20 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 半導体パツケ−ジ製造方法
US4766671A (en) * 1985-10-29 1988-08-30 Nec Corporation Method of manufacturing ceramic electronic device
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
DE3713987A1 (de) * 1987-04-27 1988-11-10 Siemens Ag Verfahren zur herstellung einer strukturierten keramikfolie bzw. eines aus solchen folien aufgebauten keramikkoerpers
US4799983A (en) * 1987-07-20 1989-01-24 International Business Machines Corporation Multilayer ceramic substrate and process for forming therefor
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
JP2861368B2 (ja) * 1990-11-05 1999-02-24 住友電気工業株式会社 回路基板の加工方法
JPH04225297A (ja) * 1990-12-27 1992-08-14 Fujitsu Ltd セラミック基板の製造方法
US5276963A (en) * 1992-02-21 1994-01-11 Coors Electronic Package Company Process for obtaining side metallization and articles produced thereby

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7926154B2 (en) 2007-11-16 2011-04-19 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing multi-layer ceramic condenser
KR20150019279A (ko) * 2013-08-13 2015-02-25 삼성전기주식회사 적층 세라믹 부품 및 그 제조방법
US11450474B2 (en) 2018-10-12 2022-09-20 Samsung Electro-Mechanics Co., Ltd. Coil component
US12106885B2 (en) 2018-10-12 2024-10-01 Samsung Electro-Mechanics Co., Ltd. Coil component

Also Published As

Publication number Publication date
US5599413A (en) 1997-02-04
EP0599595B1 (en) 1998-04-22
DE69318110D1 (de) 1998-05-28
EP0599595A3 (en) 1994-12-21
DE69318110T2 (de) 1998-08-13
EP0599595A2 (en) 1994-06-01
KR940011403A (ko) 1994-06-21

Similar Documents

Publication Publication Date Title
KR0127666B1 (ko) 세라믹전자부품 및 그 제조방법
JP3070364B2 (ja) セラミック電子部品の製造方法
CN109074900B (zh) 高频多层互连衬底及其制造方法
US7833370B2 (en) Method for manufacturing a ceramic multi-layered substrate
KR100862537B1 (ko) 세라믹 기판의 제조방법 및 비소성 세라믹 기판
KR100521941B1 (ko) 다층 세라믹 기판의 제조 방법
JP4557417B2 (ja) 低温焼成セラミック配線基板の製造方法
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
EP2120522A1 (en) Method for the production of laminated ceramic electronic parts
US20070248802A1 (en) Laminated Ceramic Component and Method for Manufacturing the Same
EP0993242B1 (en) Method of producing ceramic multilayer substrate
JP4049073B2 (ja) スクリーン印刷用チャック板
EP1189495A1 (en) Method of manufacturing multilayer ceramic substrate, and conductor paste
US8241449B2 (en) Method for producing ceramic body
JP4196730B2 (ja) セラミック多層基板の製造方法
JPH0786739A (ja) 多層セラミック基板の製造方法
JP2004146701A (ja) ガラスセラミック基板の製造方法
JPH1140922A (ja) セラミックス配線基板の製造方法
JP2002290040A (ja) セラミック基板の製造方法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP4404366B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP3748400B2 (ja) ガラスセラミック基板の製造方法
US20040238099A1 (en) Economical method of manufacturing features in a ceramic circuit board
JPS6239558B2 (ko)
JPH0645762A (ja) 多層セラミック基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19931120

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19931120

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960731

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19970224

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970827

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19971023

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19971023

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20001018

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20011017

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20021008

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20031013

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20041012

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20060909