KR0118725Y1

KR0118725Y1 - 과부하 감지회로

Info

Publication number: KR0118725Y1
Application number: KR2019950024629U
Authority: KR
Inventors: 강언구
Original assignee: 석진철; 대우중공업주식회사
Priority date: 1995-09-13
Filing date: 1995-09-13
Publication date: 1998-08-01
Also published as: KR970015480U

Abstract

본 고안은 DC서보모터를 이용한 서보 메카니즘의 과부하 감지회로에 관한 것으로, 기 설정된 소정의 기준전압 이상미녀 과부하가 입력된 것으로 판단하고 그 이하인 전압상태에서 는 정상상태의 전압이 입력되는 것으로 판단하였던 종래의 감지회로가 기준전압 이상이 조그마한 노이즈나 임펄스성 전압이 인가될 경우에도 시스템이 과부하 입력상태로 판단함으로써 폴트신호에 의해 수시로 시스템이 작업공정이 자주 중단되는 문제점을 해결하기 위하여, 본 고안은 기준전압 이상의 입력신호가 입력되면 소정시간동안 하이신호를 출력하는 타이머(10)와, 실제 입력신호를 상기 타이머와 동기시키기 위한 동기회로부(20)와, 　기 타이머(10)와 상기 동기회로부(20)의 출력신호를 바아 기준전압과 비교하기 위한 비교회로부(30)와, 상기 비교회로부(30)의 신호가 하이상태이면 이 신호를 계속 유지시키기 위한 래치회로부(40)로 구성하여 노이즈 및 임펄스성 잡음이면 무시하고 과부하일 경우만 시스템의 구동을 정지시키도록 하여 시스템이 소손되는 것을 방지할 수 있을 뿐만 아니라 시스템 자업공정의 효율화를 기할 수 있도록 한 것이다.

Description

과부하 감지회로

제1도는 본 고안의 과부하 감지회로를 설명하기 위한 구성도

제2도는 본 고안의 과부하 감지회로도

제3도는 제2도의 타이머 입출력 신호파형도

제4도는 본 고안에 의한 과부하로 판단하지 않는 경우를 설명하기 위한 신호파형도

제5도는 본 고안에 의한 과부하로 판단하는 경우를 설명하기 위한 신호파형도

* 도면의 주요부분에 대한 부호의 설명

10:타이머 20:동기회로부

30:비교회로부 40:래치회로부

R1~R12 C1, C2:콘덴서

OP1~OP3:오피앰프

본 고안은 과부하상태의 입력신호를 감지하는 회로에 관한 것으로, 보다 상세하게는 DC 서보모터를 이용한 서보 메카니즘의 과부하 감지 회로에 관한 것이다.

종래이 과부하 감지회로는 기 설정된 소정의 기준전압 이상이며 과부하가 입력된 것으로 판단하였고 그 이하인 전압상태에서는 정상상태이 전압이 입력되는 것으로 판단하였다. 이와같이 기준전압 상태만을 판단하게 됨으로써 기준전압 이상의 조그마한 노이즈나 임펄스성 전압이 인가될 경우에도 시스템의 과부하 입력상태로 판단하여 수시로 폴트(FAULT)신호가 래치되는 경우가 발생하였다. 따라서 이 폴트신호에 의해 수시로 시스템의 작업공정이 자주 중단되는 문제점이 있었다.

본고안은 상기 문제점을 해결하기 위하여 안출된 것으로, 입력되는 신호가 과부하상태의 전압인지 아니면 기준전압이상으로 입력되는 미약한 노이즈나 임펄스성 전압인지를 정확히 판단하여 과부하에 의한 신호 입력시만 폴트신호를 래치시키도록 함으로써 시스템이 소손되는 것을 방지하고 작업공정의 효율화를 기할 수 있도록 하는데 그 목적이 있다.

상기 목적을 달성하기 위한 수단으로, 기준전압이상의 입력신호가 입력되면 설정된 소정시간동안 하이신호를 출력하는 타이머와; 실제 입력신로를 상기 타이머와 동기시키기 위한 동기회로부와; 상기 타이머와 상기 동기회로부터 출력신호를 받아 기준전압과 비교하기 위한 비교회로부와; 상기 비교회로부의 신호가 하이상태이면 이 신호를 계속 유지시키기 위한 래치회로부로 구성함으로써 달성된다.

이하, 본 고안의 바람직한 실시예를 첨부된 도면에 의거 상세히 설명하면 다음과 같다.

제1도는 본 고안의 과부한 감지회를 설명하기 위한 구성도이고, 제2도는 본 고안의 과부하 감지회로도이다.

제1도는 도시한 바와 같이 본 고안은 기준전압이상의 입력신호가 입력되면 소정시간동안 하이신호를 출력하는 타이머(10)와, 실제 입력신호를 상기 타이머와 동기시키기 위한 동기회로부(20)와, 상기 타이머(10)와 상기 동기회로부(20)의 출력신호를 받아 기준전압과 비교하기 위한 비교회로부터(30)와, 상기 비교회로부(30)의 신호가 하이상태이면 이 신호를 계속 유지시키기 위한 래치회로부(40)로 구성된다. 제1도의 구성도를 제2도에 도시된 회로도에 의거 설명하면 저항(R1) 및 콘덴서(C1)의 시정수 값에 의해 출력되도록 연결된 타이머(10)와, 상기 타이머(10)의 입출력간의 딜레이 시간(Td)동안 만큼을 동기시키기 위해 오피엠프(OP1)의 입력측 비반전단자(+)에 저항(R2) 및 콘덴서(C2)가 병렬연결된 동기회로부(20)와, 상기 타이머(10)의 출력(U1)과 동기회로부(20)의 출력(U2)이 각각 저항(R3, R4)을 통해 일측이 접지된 저항(R5) 및 오피앰프(OP2)의 반전단자(+)에 연결된 비교회로부터(30)와, 상기 비교회로부(30)의 출력(U3)이 저항(R9)을 통해 오피앰프(OP3)의 비반전단자(+) 및 역방향 다이오드(D1)를 거친 오피앰프(OP3)의 반전단자(-)에 연결된 래치회로부(40)로 이루어진다.

이와 같이 구성된 본 고안의 작용(작동)효과를 상세히 설명하면 다음과 같다.

정상상태의 전압이 인가될 경우에는 타이머(10)의 입력을 통해 하이신호가 인가된다. 이와 같은 상태에서 이상전압이 발생하게 되면 제3도에 도시된 바와 같이 입력신호(Vi)는 로우상태로 되면 타이머(10)의 출력(U1)은 매우 짧은 딜레이 시간(Td)을 거쳐 설정된 소정시간(T)동안 하이상태로 인가된다.

이와 동시에 동기회로부(20)에는 이상상태 전압의 입력신호(Vi)가 인가되면 저항(R2) 및 콘덴서(C2)의 시정수 값에 의해 상기 타이머(10)의 딜레이 시간(Td)만큼 딜레이되어 입력신호가 출력디고 이에 의해 상기 타이머(10)와 신호가 동기된다.

제4도는 본 고안에 의한 과부하로 판단하지 않는 경우를 설명하기 위한 신호파형도로서, 타이머(10)의 출력(U1)을 통한 설정기간(T)보다 동기회로부(20)의 출력(U2)을 통한 이상전류 유입시가(T1)이 적을 경우에 출력(U1, U2)은 각각 ①번지점에서는 로우, 하이상태가 되고, ②번지점에서는 하이, 로우상태가 되며, ③번지점에서는 하이, 하이상태가 되고, ④번지점에서는 로우, 하이상태의 전압이 된다.

따라서 오피앰프(OP2) 의 반전단자(-)에 입력되는 신호는 오아게이트의 특성으로 인해 하이상태의 정압(V_A)이 인가되고 오피앰프(OP2)의 비반전단자(+)에 연결된 분배저항(R6, R7)에 의한 기준전압값(V_R1) 보다 크게 되어 오피앰프(OP2)의 출력(U3)은 로우상태가 된다. 즉 풀트신호가 출력되지 않게 되어 래치회로부(40)는 작동하지 않게 된다.

이와 같이 타이머(10)에 의해 설정된 소정시간(T)내에 입력되는 미약한 노이즈나 임펄스성 전압잡음은 과전압으로 판단하지 않게 딘다.

반면에 타이머(10)에 의해 설정된 소정시간(T)보다 긴 입력신호(Vi)가 입력되었을 경우 제4도를 참조하여 설명하면, 타이머(10)의 출력(U1)을 통한 설정시간(T)보다 동기회로부(20)의 출력(U2)을 통한 이상전류 유입시간(T1)이 길 경우에 출력(U1, U2)은 각각 ①번지점에서는 로우, 하이상태가 되고, ②번지점에서는 하이, 로우상태가 되며, ③번지점에서는 로우, 로우상태가 되고, ④번지점에서는 로우, 하이상태의 전압이 된다.

여기서 오피앰프(OP2)의 반전단자(-)에 입력되는 신호는 오아게이트의 특성으로 인해 ① 및 ②번지점에서는 하이상태의 전압(V_A)이 인가되어 오피앰프(OP2)의 비반전단자(+)에 연결된 분배저항(R6, R7)에 의한 기준전압값(V_A1)보다 크게 되어 오피앰프(OP2)의 출력 (U3)은 로우상태가 된다.

그러나 ③번지점에서는 로우, 로우상태이기 때문에 오피앰프(OP2)의 비반전단자(+)에 연결된 분배저항(R6, R7)에 의한 기준전압값(V_A1)이 더 크게 되어 오피앰프(OP2)의 출력은 하이상태의 전압이 인가된다. 즉 폴트신호가 출력되어 래치회로부(40)가 작동하게 된다.

래치회로부(40)의 오피앰프(OP3)의 비반전단자(+)에 인가되는 하이신호는 분배저항(R10, R11)에 의해 설정딘 기준전압값(V_R2)보다 크게 되어 오피앰프(OP3)의 출력(VO)은 하이상태가 되고 이 출력은 다이오드(D1)를 통해 피이드백되어 리셋시키기 않는 한 계속 하이상태를 유지하게 된다.

따라서 래치회로부(40)의 작용에 의해 ④번지점에서의 출력(U1, U2)이 로우, 상이상태의 전압이 되더라도 오피앰프(OP3)의 출력(VO)은 계속 하이상태를 유지하게 된다.

이와 같이 타이머(10)에 의해 설정된 소정시간(T)을 경과하는 입력전압(Vi)일 경우에는 미약한 노이즈나 임펄스성 전압잡음이 아닌 과전압 상태, 즉 오버로드(OVER LOAD)로 판단하게 되는 것이다.

상술한 바와 같이 본 고안은 입력되는 신호가 과부하상태의 전압인지 아니면 단지 기분전압이상으로 입력되는 미약한 노이즈나 임펄스성 전압인지를 정확히 판단하여 과부하에 의한 신호 입력시민 폴트신호를 래치시키도록 함으로써 시스템이 소손되는 것을 방지할 수 있을 뿐만 아니라 시스템 작업공정의 효율화를 기할 수 있는 유용한 효과가 있다.

Claims

과부하 감지회로에 있어서, 기준전압이상의 입력신호가 입력되면 소정시간동안 하이신호를 출력하는 타이머(10)와; 실제 입력신호를 상기 타이머와 동기시키기 위한 동기회로부(20)와; 상기 타이머(10)와 상기 동기회로부(20)의 출력신호를 받아 기준전압과 비교하기 위한 비교회로부(30)와; 상기 비교회로부(30)의 신호가 하이상태이면 이 신호를 계속 유지시키기 위한 래치회로부(40)로 구성됨을 특징으로 하는 과부하 감지회로.
제1항에 있어서, 상기 동기회로부(20)는 상기 타이머(10)의 입출력간의 딜레이 시간(Td)동안 만큼을 동기시키기 위해 오피엠프(OP1)이 입력측 비반전단자(+)에 저항(R2) 및 콘덴서(C2)가 병렬연결됨을 특징으로 하는 과부하 감지회로.
제1항에 있어서, 상기 비교회로부(30)는 상기 타이머(10)의 출력(U1)과 동기회로부(20)의 출력(U2)이 각각 저항(R3, R4)을 통해 일측이 접지된 저항(R5) 및 오피앰프(OP2)의 반전단자(-)에 병렬연결되고 분배저항(R6, R7)이 오피앰프(OP2)의 비반전단자(+)에 연결됨을 특징으로 하는 과부하 감지회로.
제1항에 있어서, 상기 래리회로부(40)는 상기 비교회로부(30)의 출력(U3)이 저항(R9)을 통해 오피앰프(OP3)의 비반전단자(+) 및 역방향 다이오드(D1)를 거친 오피앰프(OP3)의 출력(VO)에 각각 연결되고 분배저항(R10, R11)이 오피앰프(OP3)의 반전단자(-)에 연결됨을 특징으로 하는 과부하 감지회로.