[go: up one dir, main page]

JPWO2007043124A1 - オーバーサンプリング・トランスバーサル等化器 - Google Patents

オーバーサンプリング・トランスバーサル等化器 Download PDF

Info

Publication number
JPWO2007043124A1
JPWO2007043124A1 JP2007539747A JP2007539747A JPWO2007043124A1 JP WO2007043124 A1 JPWO2007043124 A1 JP WO2007043124A1 JP 2007539747 A JP2007539747 A JP 2007539747A JP 2007539747 A JP2007539747 A JP 2007539747A JP WO2007043124 A1 JPWO2007043124 A1 JP WO2007043124A1
Authority
JP
Japan
Prior art keywords
output
tap coefficient
oversampling
signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007539747A
Other languages
English (en)
Inventor
辰昭 橘田
辰昭 橘田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Publication of JPWO2007043124A1 publication Critical patent/JPWO2007043124A1/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L25/03012Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B3/00Line transmission systems
    • H04B3/02Details
    • H04B3/04Control of transmission; Equalising
    • H04B3/14Control of transmission; Equalising characterised by the equalising network used
    • H04B3/142Control of transmission; Equalising characterised by the equalising network used using echo-equalisers, e.g. transversal
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006Arrangements for removing intersymbol interference
    • H04L2025/0335Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375Passband transmission
    • H04L2025/0342QAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Filters That Use Time-Delay Elements (AREA)

Abstract

タップ係数の演算精度を向上させ、等化器の等化能力を増大させることを目的とし、等化器1が、シンボル間隔毎のタップ係数を演算する手段2と、その演算結果を用いて、シンボル間隔のタップ係数を含み、オーバーサンプリングによって必要となったタップ係数を補間によって求める手段3と、手段3の出力を用いて入力信号の等化を行う手段4と、手段4の出力するサンプリング間隔のデータをシンボル間隔のデータに間引きする手段5とを備える。

Description

本発明は、通信システムにおける受信信号の等化方式に係り、さらに詳しくは例えば多値QAM変調を用いた無線受信装置の復調部に使用されるオーバーサンプリング・トランスバーサル等化器に関する。
デジタル無線通信システムにおいて、多値QAM(直交振幅変調)方式は限られた帯域で多くの情報を伝送できるために広く用いられている。この多値QAM方式では、位相がπ/2異なる(直交する)2つの搬送波をそれぞれ多値(2値、4値..n値)の振幅を有するベースバンド信号で搬送波抑圧AM変調して、合成した信号を送信し、受信側では、受信信号を例えば不要な信号を除くための受信フィルタに通した後に中間周波数(IF)の信号に変換し、さらに伝送路で生じた歪みなどを補償するために伝送路の状態に適応可能な等化器によって信号の等化が行われた後に、復調が行われる。
図14は、例えば多値QAM変調を用いたデジタルCATV受信装置などの復調部に使用されるオーバーサンプリング・トランスバーサル等化器の従来例である。この従来例は、特許文献1において誤差信号の補間生成が開示されているオーバーサンプリング・トランスバーサル等化器に、例えば4倍オーバーサンプリングを適用したものである。
図14においてFF100はサンプリングクロックで動作する、例えばサンプリングクロックの立ち上がりエッジで入力データをラッチするフリップフロップである。遅延器101は、入力信号の遅延器101による遅延結果としてのデータD(または極性信号)と、等化器の出力と目標信号との比較結果に基づく誤差信号E(ともに乗算器102に入力される)とがセンタータップにおいて同一時刻のデータとなるように、入力信号を遅延させるものである。5つの遅延器101による遅延時間は同一である。すなわち、入力側に最も近い乗算器106には、現在の入力信号が与えられ、これと乗算させるべき積分器105の出力は、センタータップのタップ係数に相当する。
誤差信号Eとしては、目標信号と等化器の出力との差に基づいてシンボル間隔の誤差信号Enが誤差信号識別部103によって生成され、そのシンボル間隔の誤差信号Enの値に基づいて、オーバーサンプリングによって必要となった時刻における誤差データが誤差補間部104によってフィルタ補間、直線補間などの各種の方法を用いて補間生成され、サンプリングクロック動作、すなわちサンプリング間隔の誤差データEとして、入力識別データD、またはそのFF100による遅延結果の信号と、乗算器102によって乗算されるように出力される。すなわち、5つの遅延器101の出力する識別信号はサンプリング間隔で変化するが、この識別信号と乗算されるべき誤差データは補間によって生成される。
乗算器102の出力は、積分器105によって積分され、その積分結果が乗算器106によって入力信号、または入力信号がFF100を通過した後の信号と乗算され、それらの乗算結果は加算器107によって加算され、レート変換器108によって1/4間引きされ、等化器の出力として出力される。なおこのレート変換器108の入力、すなわち加算器107の出力がサンプリングクロック動作となっているため、レート変換器108の内部に、例えばシンボルクロック間隔で動作するフリップフロップを備えることによってレート変換器108の出力はシンボル間隔となる。なおこの従来例は、積分器105の前段の乗算器102に入力される極性信号が等化前の信号から取り出されているため、MZF(モデファィド・ゼロ・フォーシング)法と呼ばれる等化方式を適用したものである。さらに図14の従来例における目標信号は、後述する図15の信号波形では+2、+1、−1、および−2に相当する。
特開平5−90896号 「オーバーサンプリングトランスバーサル等化器」 図14の従来例では、オーバーサンプリングによって必要となった時刻における誤差データを誤差補間部104によって補間生成しているために、必ずしも正確な誤差データを算出することができず、その誤差データに基づいて演算されるタップ係数の精度も低下し、等化器の等化性能が劣化するという問題点があった。
図15はこの問題点の説明図である。オーバーサンプリング・トランスバーサル等化器を高い精度で動作させるために本来必要となる誤差データは、サンプリングポイントのそれぞれにおける信号の理想包絡線と実際の包絡線との差分、すなわち図15の白矢印と黒矢印によって表される差分である。例えば図14の従来例では、EYEパターン開口部の誤差データのみ、すなわち白矢印を使って補間によってオーバーサンプリングによって必要となる誤差データ、すなわち黒矢印の差分を求めているが、この方法では実際の包絡線の軌跡を正しく反映することができない。すなわち例え同じ歪みが発生している場合であっても、包絡線の軌跡が異なれば異なった誤差データが得られるはずであるが、従来例では補間を用いるために誤差データの実際の包絡線の軌跡の変化を反映することができず、正確な誤差データを算出することができないという問題点があった。
本発明の目的は、シンボル間隔のタップ係数、すなわち図15のEYEパターン開口部に対応するタップ係数の演算結果に基づいて、オーバーサンプリングによって必要となったタップ係数をシンボル間隔のタップ係数から補間によって求めることによって、オーバーサンプリング・トランスバーサル等化器の等化精度を向上させることである。
本発明のオーバーサンプリング・トランスバーサル等化器は、シンボル間隔ごとのタップ係数を演算するタップ係数演算手段と、演算されたシンボル間隔のタップ係数を用いて、シンボル間隔のタップ係数を含み、オーバーサンプリングによって必要となったタップ係数を補間によって求めるタップ係数補間手段と、求められたタップ係数を用いて入力信号に対する等化を行うフィルタ手段とを備える。
発明の実施の形態においては、フィルタ手段が出力するサンプリングクロック間隔のデータをシンボル間隔のデータに間引きして、オーバーサンプリング・トランスバーサル等化器の出力とするフィルタ出力間引き手段をさらに備え、目標信号とこのフィルタ出力間引き手段の出力とを比較して、その比較結果に基づいてタップ係数演算手段がシンボル間隔のタップ係数を演算することもできる。
また実施の形態においては、シンボル間隔のタップ係数の演算に必要な識別データを等化器の入力側から得る(MZF法)ことも、あるいは等化器の出力側、すなわちフィルタ出力間引き手段の出力から得る(ZF法)こともできる。
以上のように本発明によれば、オーバーサンプリングによって必要となった時刻における誤差データを補間によって生成し、生成された誤差データを用いてサンプリングクロック間隔のタップ係数を演算する代わりに、シンボル間隔のタップ係数の演算結果に基づいてオーバーサンプリングによって必要となった時刻におけるタップ係数を補間によって直接に求めることによってタップ係数の演算精度を向上させ、オーバーサンプリング・トランスバーサル等化器の等化性能を改善することによって、例えばQAM変調方式を用いる通信システムにおける通信性能向上に寄与することができる。
本発明のオーバーサンプリング・トランスバーサル等化器の原理構成ブロック図である。 本発明のオーバーサンプリング・トランスバーサル等化器が用いられるQAM復調部の全体構成ブロック図である。 本発明の第1の実施例の基本構成ブロック図である。 第1の実施例の詳細構成ブロック図である。 第1の実施例における誤差信号と極性信号の時刻合わせを説明する図である。 第1の実施例における積分器の構成例である。 第1の実施例における補間フィルタの構成例である。 図7の補間フィルタの動作の説明図である。 図7の補間フィルタのインパルス応答を示す図である。 タップ係数補間部の詳細構成例を示す図である。 第1の実施例におけるタップ係数出力までの動作タイムチャートである。 本発明の第2の実施例の基本構成ブロック図である。 第2の実施例の詳細構成ブロック図である。 オーバーサンプリング・トランスバーサル等化器の従来例の構成ブロック図である。 図14の従来例における問題点の説明図である。
図1は、本発明のオーバーサンプリング・トランスバーサル等化器の原理構成ブロック図である。同図においてオーバーサンプリング・トランスバーサル等化器1はタップ係数演算手段2、タップ係数補間手段3、およびフィルタ手段4を少なくとも備え、またさらにフィルタ出力間引き手段5を備えることもできる。
タップ係数演算手段2はシンボル間隔ごとのタップ係数を演算するものであり、タップ係数補間手段3はその演算結果としてのシンボル間隔ごとのタップ係数を用いて、シンボル間隔のタップ係数を含み、オーバーサンプリングによって必要となったタップ係数を補間によって求めるものであり、フィルタ手段4はタップ係数補間手段3によって求められたタップ係数を用いて入力信号に対する等化を行うものである。
フィルタ出力間引き手段5はフィルタ手段4が出力するサンプリングクロック間隔のデータをシンボル間隔のデータに間引き(レート変換)してオーバーサンプリング・トランスバーサル等化器の出力とするものであり、本発明においてはタップ係数演算手段2がフィルタ出力間引き手段5の出力と目標信号とを比較して、比較結果に基づいて誤差信号を出力する誤差信号識別部をさらに備えることもできる。
後述する第1の実施例においては、図1に点線で示すように、タップ係数演算手段2が、フィルタ手段4への入力としてのサンプリングクロック間隔のデータを、シンボル間隔のデータに間引き(レート変換)する入力信号間引き部と、入力信号間引き部の出力から識別信号を抽出する入力信号識別部とを誤差信号識別部に加えてさらに備え、前述の誤差信号識別部の出力と入力信号識別部の出力とを用いてシンボル間隔のタップ係数を演算することもできる。この場合入力信号間引き部と入力信号識別部との位置は逆でも良い。
後述する第2の実施例においては、タップ係数演算手段2が、フィルタ出力間引き手段5の出力から識別信号を抽出する出力信号識別部を前述の誤差信号識別部に加えてさらに備え、この出力信号識別部の出力と誤差信号識別部の出力とを用いて、シンボル間隔のタップ係数を演算することもできる。
図2は、本発明のオーバーサンプリング・トランスバーサル等化器が使用される多値QAM変調を用いた受信装置内の復調部の全体構成ブロック図である。この復調部の動作の全体は、本発明のオーバーサンプリング・トランスバーサル等化器の動作とは直接の関係がないが、本発明の位置を説明するために、この復調部の動作の内容を説明する。
図2において、IF信号の入力はA/D変換器10に与えられ、IF信号はデジタル化される。このIF信号は帯域伝送された信号であり、ある帯域内で台形の形状を有するスペクトルを持つものである。デジタル化されたIF信号のパワーが所望の値より大きいか、小さいかを判定して、RF側のアンプのゲインを調整するために、デジタル化された信号は自動ゲイン・コントローラ(AGC)11に与えられる。
A/D変換器10の出力信号をIチャネルとQチャネルとに分離するために、乗算器12によってCos(ωT)、乗算器16によってSin(ωT)の乗算が行われる。ここで各周波数ωに対応する周波数として、IF信号スペクトルの台形の中心周波数が用いられる。ミキシングによって上側と下側の周波数の信号が生成されるために、乗算器12、16の出力は、それぞれローパスフィルタ(LPF)13、17に与えられ、上側の周波数の成分がカットされ、それぞれインタポレータ14、18に与えられる。
インタポレータ14、18は、それぞれIチャネル、Qチャネルに対するタイミング再生を行うものであり、そのタイミング再生はCLK部20からの制御信号によって制御される。図2の復調部では、後段に備えられているイコライザから与えられるエラー信号を用いて、CLK部20の内部のループフィルタを用いたデジタルPLLの動作によって、タイミング誤差を補正するための制御信号が生成され、その制御信号は2つのインタポレータ14、18に与えられる。
タイミング再生されたIチャネル、Qチャネルの信号は、それぞれルート・ナイキスト・フィルタ15、19に入力される。このフィルタは送信側にも備えられており、送信側と受信側とでナイキストフィルタとしての帯域制限を行うものである。
帯域制限された信号は複素FIRフィルタ21に与えられる。この複素FIRフィルタ21は、さらに後段に備えられる複素FIRフィルタ23とともに、線形イコライザ(等化器)として動作する。複素FIRフィルタ21は、主として希望波の前側にゴーストが存在する時、すなわち前ゴースト時(ノン・ミニマムフェーズ時)の干渉波を除去するものであり、その出力はバタフライ演算器22に与えられる。
バタフライ演算器22は、CR部24からの制御信号によってキャリア周波数の誤差を補正し、キャリア再生を行うものである。すなわち復調後のIチャネル、Qチャネルの出力信号による、コンスタレーションの回転からキャリア周波数のずれを検出し、コンスタレーションの回転を止める方向にバタフライ演算器22に対する制御が行われる。ここでコンスタレーションとは、例えば4QAM(QPSK)におけるベクトル図上の4点を頂点とする四角形の配置を示し、その四角形の4つの角度が全て90度である場合にコンスタレーションの傾きが“0”であり、90度でなく四角形が傾いている場合にコンスタレーションが傾いているものと判定される。キャリア再生回路は、この傾き(瞬時の位相誤差)を積分することにより周波数誤差を求めている。
バタフライ演算器22の出力は、後段の線形等化器としての複素FIRフィルタ23に与えられる。このフィルタは主として希望波の後側にゴーストが存在する時、すなわち後ゴースト時(ミニマムフェーズ時)の干渉波を除去するものである。2つのフィルタ21、23に対しては、それぞれタップ係数演算部26、27によって演算されるタップ係数が与えられる。2つのタップ係数演算部26、27に対しては識別、誤差信号生成部25によって生成される識別信号と誤差信号が与えられる。
後述するようにZF(ゼロ・フォーシング)法を適用する場合には、復調部の出力としてのIチャネル、Qチャネルの出力信号が、誤差データ、識別データの生成に用いられ、またMZF(モデファィド・ゼロ・フォーシング)法を適用する場合には、誤差データの生成に使用される。また全体的にイコライザを構成する2つのフィルタのうちの、前段の複素FIRフィルタ21に対するIチャネル、Qチャネルの入力信号が識別、誤差信号生成部25に与えられ、MZF法を適用する場合の識別データの生成に使用される。なお後述する実施例としてのオーバーサンプリング・トランスバーサル等化器は、図2において後段の線形等化器としての複素FIRフィルタ23に相当するものと考えられる。これは後述するようにセンタータップが先頭にきているためである。
ここでZF法とMZF法の適用の考え方について説明する。ZF法では識別信号も等化器の出力からとるために、通信環境が悪く、符号間干渉がひどいような条件では、等化動作が収束していない等化器の出力が使われるために、引き込みが適切に行われないことがある。そこで等化器が適切に動作していなければ、識別信号をむしろ等化器への入力からとる方がよいというのがMZF法の考え方である。
しかしながらMZF法では等化前の信号を使うために、等化器に収束誤差が残り、コンスタレーションが大きくなる傾向がある(収束時のBER特性がZF法に比べ劣化する傾向がある)。このため、一般的には引き込みの最初の段階ではMZF法を適用し、引き込みの最終段階でZF法に切り替えることにより、最終的にコンスタレーションの小さい(BER特性劣化が少ない)等化出力を得ることができる。
図3は、MZF法を用いるオーバーサンプリング・トランスバーサル等化器の第1の実施例の基本構成ブロック図である。同図において等化器は入力信号に対する等化作用を行うデジタルフィルタ30、デジタルフィルタ30に対してシンボル間隔、すなわち各シンボルに対応するタップ係数を含み、図15ではEYEパターン開口部に対するタップ係数以外にオーバーサンプリングによって必要となったタップ係数を補間によって求め、デジタルフィルタ30に与えるタップ係数補間部31、シンボル間隔のタップ係数を、例えばLMS(リースト・ミーン・スクエア)アルゴリズムを用いて演算し、その演算結果をタップ係数補間部31に与えるタップ係数演算部32、入力信号、すなわちサンプリングクロック間隔の信号を間引きしてシンボル間隔の信号を取り出す(レート変換用の)入力信号間引き部33、入力信号間引き部33の出力から識別信号の値を求め、タップ係数演算部32に与える入力信号識別部34、デジタルフィルタ30の出力するサンプリングクロック間隔の信号からシンボル間隔の信号を取り出す(レート変換用の)フィルタ出力間引き部35、フィルタ出力間引き部35の出力としてのシンボル間隔の信号を目標信号の値と比較し、その比較結果に基づく識別誤差信号をタップ係数演算部32に与える誤差信号識別部36を備えている。ここで本実施形態の等化器を16QAMのIチャネル、Qチャネルで4値の振幅を持つ信号に適用するとすれば、目標信号は+2、+1、−1、−2の4点となる。
前述のように図3は、MZF法を用いた等化器の実施例であり、誤差信号は等化器の出力を用いて生成され、また識別信号は等化器への入力を用いて生成される。またシンボルクロックの周波数をf、サンプリングクロックの周波数をそのn倍のnfとすると、入力信号間引き部33は周波数nfの信号から周波数fの信号を生成するものであり、フィルタ出力間引き部35も周波数nfの信号から周波数fの信号を生成するものである。
入力信号識別部34の与える識別信号としては、例えば16QAMでは信号が中間レベルより大きいか、小さいかを示す極性信号のみを用いてもよいが、さらに多値のQAMでは、例えば+2、−2のように重み付けされた値を用いることができる。さらに図3において入力信号間引き部33と入力信号識別部34との順序を逆にすることも可能である。
なお、本発明の特許請求の範囲の請求項1におけるタップ係数演算手段は、請求項2、3などにあるように、タップ係数演算部32に、誤差信号識別部36、入力信号間引き部33、および入力信号識別部34を加えたものに相当する。
図4は、オーバーサンプリング・トランスバーサル等化器の第1の実施例の詳細構成ブロック図である。同図において等化器は、タップ係数補間部31、誤差信号識別部36に加えて、例えば等化器への入力信号から求められる識別信号と、等化器の出力から求められる誤差信号との時刻を同一にするための5つの遅延器40、遅延器40の出力をシンボル間隔、例えばシンボルクロックの立ち上がりエッジでラッチするためのフリップフロップである5つのFFsym41、FFsym41の出力と等化器の出力から求められる誤差信号とを乗算する5つの乗算器42、各乗算器42の出力を積分し、その結果をタップ係数補間部31に与える5つの積分器43、サンプリング間隔、例えばサンプリングクロックの立ち上がりエッジで入力データをラッチし、4個直列の構成で信号をシンボル間隔分だけ遅延させる16個のFF44、タップ係数補間部31から出力されるタップ係数T1からT17と、入力信号、または16個のFF44の出力とを乗算する17個の乗算器45、17個の乗算器45の出力を加算するための加算器46、47、および48、加算器46、47、および48の出力を、例えばサンプリングクロックの立ち上がりエッジでそれぞれラッチするための3つのFF49、50、および51、FF51の出力を4分の1間引きするレート変換器52、および誤差信号識別部36と5つの乗算器42との間に挿入される、例えばシンボルクロックの立ち上がりエッジで動作するフリップフロップFFsym53を備えている。
5つの遅延器40は、前述のように入力に最も近い乗算器42に与えられる識別信号と誤差信号との時刻を同一にするために挿入されるものであり、全て同一の遅延量を持っている。そしてこのような遅延と、図11で説明する動作タイムチャートを実現するための実際のインプリメントにおける必要な遅延を実現するために、3つのサンプリング間隔で動作するフリップフロップ49から51、およびシンボル間隔で動作するフリップフロップ53が用いられている。
図3の基本構成図における各ブロックと、図4の詳細構成図の各ブロックとの基本的対応について説明する。図4の5つの遅延器40は、入力信号の識別を行う入力信号識別部34を兼ねている。5個存在するFFsym41はその全てが入力信号間引き部33に相当する。乗算器42と積分器43の組の全てがタップ係数演算部32に相当する。レート変換器52がフィルタ出力間引き部35に相当する。これらの各ブロックとタップ係数補間部31、および誤差信号識別部36を除いた全ての構成要素がデジタルフィルタ30に相当する。
図5は、遅延器40による信号遅延動作の説明図である。前述のように5つの遅延器40は、同一の遅延量を持つものであり、この遅延によってシンボル間隔のタップ係数の演算が実現される。なお図5では基本的動作の説明のために、図4のFF49〜51、およびFFsym53は省略されている。
すなわち図5において、入力信号から直接に遅延器40、FFsym41を介して乗算器42に与えられる識別信号(極性信号)D1と、等化器の出力から求められる誤差信号Enが同一時刻のものとなるように、遅延器40の遅延量が定められる。入力信号とタップ係数が入力される乗算器45、加算器46、48、レート変換器52などを介して等化器出力信号となり、その出力信号から誤差信号が求められて、誤差信号Enとして乗算器42に与えられるまでの誤差信号の経路における遅延時間が遅延器40の遅延量として決定され、そして例えば入力側に最も近い積分器43からタップ係数Eがタップ係数補間部31に与えられる。
入力信号は、4つのFF44を通過した後、遅延器40によって同じ遅延量が与えられ、識別信号D2として入力側から見て2番目の乗算器42に与えられる。すなわちこの識別信号D2は1シンボル分前(過去)の識別信号であり、現在時刻の等化器出力から求められる誤差信号Enと乗算器42によって乗算されて、積分器43からシンボル間隔のタップ係数Dがタップ係数補間部31に与えられることになる。
図4の第1の実施例の動作についてさらに詳細に説明する。図6は図4における積分器43の構成例である。同図において積分器43は、加算器55とシンボル間隔で動作するフリップフロップFFsym56とから構成され、図4の乗算器42からの入力とFFsym56にラッチされている内容との加算結果を、例えばシンボルクロックの立ち上がりエッジに同期してFFsym56にラッチする動作を繰り返し、その結果をシンボル間隔ごとのタップ係数A、B、C、D、およびEとしてタップ係数補間部31に出力する。
図7は図4のタップ係数補間部31の主要構成要素としての補間フィルタの構成ブロック図である。後述するようにタップ係数補間部31にはこのような補間フィルタが5つ用いられ、図4におけるタップ係数T1からT17が出力される。その詳細は図10で説明する。
図7において補間フィルタは、シンボル間隔ごとに図4の積分器43によって出力されるタップ係数A、B、C、D、およびEの入力に対応して、オーバーサンプリングによって必要となったタップ係数を補間するためのデータが格納されているタップテーブル58、5つの乗算器59、およびこれらの乗算器59の出力を加算する加算器60を備えている。タップテーブル58には、オーバーサンプリングのサンプリングクロックの周期と同一間隔でπ/2だけ変化する位相角、すなわちシンボルの間隔を2πradとする時、0、π/2、π、および3π/2radの位相角の入力に対応して、5つの乗算器59に対して出力すべきt1からt5のデータが格納されており、タップテーブル58から出力されるこれらのデータが、図10で説明するように入力aからeに対して与えられるシンボル間隔のタップ係数A、B、C、D、およびEと、乗算器59によって乗算され、その乗算結果が加算されて加算器60から出力される。図10で説明するように5つの補間フィルタに対する入力aからeは異なるものとなり、その入力に対応してタップ係数T1からT17が、位相角の値に応じて出力されることになる。
図8は補間フィルタの動作の説明図である。図7のタップテーブル58からはタップテーブル出力としてt1からt5が出力されるが、これらの出力の値はタップテーブル58に入力される位相角の値に応じてユニークに決定される。図8において上から最初の4行の、位相角0から3π/2の部分が5つの補間フィルタのうちの第1の補間フィルタの動作を説明するものである。すなわち位相角が0の時には入力aとしてシンボル間隔のタップ係数C、入力bとしてタップ係数B、入力cとしてタップ係数A、入力d、入力eとしてともに“0”が与えられ、タップテーブルの出力のうちt3だけが“1”、その他が“0”であることから、タップ係数T1としてAが出力される。
位相角π/2が与えられると、この補間フィルタからはタップ係数T2として、
−0.1145×C+0.2938×B+0.8982×A
が補間されたオーバーサンプリング間隔に対するタップ係数T2として出力され、以下位相角がπ、3π/2の時に、同様に補間されたタップ係数としてT3、T4が出力される。すなわち、本発明の等化器は4倍オーバーサンプリングを用いているため、シンボル間隔のタップ係数の間に3個のタップ係数が必要となる。位相角が0のときにシンボル点のタップ係数が出力され、π/2のときにシンボル点から1サンプリングクロック、πのときに2サンプリングクロック、3π/2のときに3サンプリングクロック離れた位置のタップで係数が出力される。
図8の次の4行は第2の補間フィルタの動作を説明するものである。この第2の補間フィルタに対しては入力aとしてD、bとしてC、cとしてB、dとしてA、eとして“0”が与えられ、位相角が0の時にはタップ係数T5、π/2の時にT6、πの時にT7、3π/2の時にT8が補間されたタップ係数として出力される。同様に次の4行、およびその次の4行は第3、第4の補間フィルタの動作を説明するものであり、最後の位相角0の行は、第5の補間フィルタの動作を説明するものである。すなわち、後述するように第5の補間フィルタは位相角が0の時だけ動作し、タップ係数T17としてシンボル間隔のタップ係数Eを出力することになる。なおこのタップ係数T17はセンタータップのタップ係数である。
図9は、図8のタップテーブル出力を与えるための補間フィルタのインパルス応答の説明図である。図9のインパルス応答から、タップテーブルの出力値t1からt5が次のように決定される。まず位相角0では、横軸の位相角が0の値におけるインパルス応答のゲイン“1”がt3の値とされ、そこから右、すなわちプラス側に4目盛、すなわち2πrad、および4πrad(8目盛)離れたゲインの値がt4、およびt5の値とされる。また左、すなわちマイナス側に2πrad、および4πrad離れた点のゲインの値がt2、およびt1の値とされる。
位相角がπ/2radの時には、位相角が0の位置から1目盛右側の三角印のゲインの値がt3とされ、それより右側に2π、4πrad離れた三角印の点のゲインの値がt4、およびt5とされる。また左側に2π、および4πrad離れた点のゲインの値がt2、およびt1とされる。位相角がπ、および3π/2の時のタップテーブル出力の値も同様にして求められる。
図9のインパルス応答は、偶関数として表現されており、このインパルス応答にフィルタの遅れに対応する時間遅れを導入することによって、因果性を持つインパルス応答が得られる。いずれにせよ、このインパルス応答によって決定される補間データ、すなわちシンボル点以外のオーバーサンプリングによって必要となったタップ係数演算のための補間データを格納するタップテーブルを、例えばROMに焼き付けておき、位相角のπ/2rad間隔に相当するオーバーサンプリングのサンプリングクロックを、例えばカウンタによってカウントし、そのカウント値によってタップテーブルの出力を切り替えることによって、図8で説明した補間フィルタの動作が実現される。
図10は、図4のタップ係数補間部の詳細構成ブロック図である。前述のようにタップ係数補間部31は、図7で説明した補間フィルタ、すなわちタップテーブル58、5つの乗算器59、および加算器60から構成される補間フィルタを5つ備えており、各補間フィルタの出力としての加算器60の出力はセレクタ62に入力され、セレクタ62は位相角の値に応じて加算器60の出力を4つのFFsym63のいずれかに出力し、FFsym63にラッチされたデータは、さらにFFsym64にそれぞれラッチされた後にタップ係数として出力される。
ここでFFsym63、および64はそれぞれシンボルクロック間隔で動作するフリップフロップである。ただし、この動作のためのクロックはシンボルクロックそのものではなく、必要に応じてオーバーサンプリングのサンプリングクロックの1クロックを単位としてシンボルクロックを時間的に移動させたものである。4つのFFsym63は位相角に応じてセレクタ62から出力される加算器60の加算結果をシンボル間隔でラッチするためのものであり、またFFsym64は4つのFFsym63にラッチされたデータを、全てのタップ係数を同一時刻で更新するために、同一時刻でラッチする、シンボル間隔で動作するフリップフロップである。
図8で説明したように5つの補間フィルタのうち、第1の補間フィルタに対する入力a、b、c、d、およびeとしてC、B、A、“0”、および“0”が与えられ、この補間フィルタの後段のFFsym64からはタップ係数T1からT4が出力される。
同様に第2の補間フィルタには入力としてD、C、B、A、および“0”が与えられ、4つのFFsym64からはタップ係数T5からT8が出力され、第3の補間フィルタには入力としてE、D、C、B、およびAが与えられ、タップ係数T9からT12が出力され、第4の補間フィルタには入力として“0”、E、D、C、およびBが与えられ、タップ係数T13からT16が出力される。第5の補間フィルタには入力として“0”、“0”、E、D、およびCが与えられ、この補間フィルタは位相角が0radの時だけ加算器60の加算結果を出力し、その結果は1つのFFsym64からタップ係数T17として出力される。
図11は、第1の実施例におけるタップ係数出力までの動作タイムチャートである。同図において一番上のサンプリングクロックは4倍オーバーサンプリングのクロックであり、シンボルクロックの周波数が1MHzであるとすれば、サンプリングクロックの周波数は4MHzである。
図4において入力EQinからデータD1が入力されると、遅延器40による遅延量を、例えばサンプリングクロックで6クロック分とすると、入力に最も近い遅延器40からは6クロック遅れてデータD1が出力される。このデータD1は、例えばその直後のシンボルクロックの立ち上がりエッジにおいて入力に最も近いFFsym41にラッチされ、タップ係数演算部を構成する乗算器42に入力される。
一方誤差信号系としての誤差信号識別部36から誤差データEnが出力され、そのデータはFFsym53に同様にシンボルクロックの立ち上がりエッジでラッチされ、タップ係数演算部を構成する5つの乗算器42に入力される。これによって図4において入力に最も近い積分器42に対する信号としては、同時刻の識別信号D1と誤差信号Enとが与えられる。
前述のように、例えば入力側からみて2番目の乗算器42に対して与えられる識別信号は、誤差信号Enより1シンボル分遅れたものとなり、タップ係数演算部を構成する乗算器42と積分器43によって、現在の誤差信号と1シンボル分遅れた過去の識別信号との相関結果に応じたタップ係数Dがタップ係数補間部31に与えられる。同様にして5つの積分器43から出力されるシンボル間隔のタップ係数A、B、C、D、およびEは、例えばシンボルクロックの立ち上がりエッジにおいて同時に更新されることになる。
タイムチャートの下の部分はタップ係数補間部31の動作を示す。シンボル間隔のタップ係数がタップ係数補間部31に与えられると、図10で説明したように5つの補間フィルタを用いて位相角の切り替わりごとに次々とタップ係数の演算が行われ、各セレクタ62から次々とタップ係数が出力される。図10では、タップ係数T17は第5の補間フィルタから出力されるものとしているが、タイムチャートでは簡単のために第1の補間フィルタに対応し、タップ係数T1、T5、T9、T13を出力するセレクタ62からタップ係数T17も出力されるものとしている。加算器60から加算結果が出力されるごとにセレクタ62によってFFsym63のいずれかにラッチされた加算結果は、シンボルクロックと同一の周波数を持つクロックの立ち上がりエッジにおいて全てのFFsym64に同時にラッチされ、図3においてデジタルフィルタ30に与えられる全てのタップ係数は同時に更新される。なお、図11のセレクタ出力は図10のFFsym63の格納内容を示し、タップ係数出力はFFsym64の格納内容の出力を示す。
図12は、オーバーサンプリング・トランスバーサル等化器の第2の実施例の基本構成ブロック図である。この第2の実施例では、ZF法が適用され、誤差信号とともに識別信号も等化器の出力側から求められ、シンボル間隔のタップ係数が演算され、シンボル間隔のタップ係数を用いてオーバーサンプリングによって必要となったタップ係数の補間が行われる。したがって、図12を第1の実施例の基本構成を示す図3と比較すると、入力信号間引き部33と入力信号識別部34に代わって、等化器の出力側から識別信号を求めるための出力信号識別部66が追加されている点が異なっている。なお第2の実施例では、請求項1のタップ係数演算手段は、タップ係数演算部32に、請求項2、7にあるように誤差信号識別部36と出力信号識別部66とを加えたものに相当する。
図13は、第2の実施例の詳細構成ブロック図である。同図を第1の実施例に対する図4と比較すると、等化器の入力側から識別信号を得るための5つの遅延器40、および5つのFFsym41に代わって、出力信号識別部66と、その識別結果の信号をシンボルクロック間隔遅延させるための4つのFFsym68が追加され、出力信号識別部66の出力、あるいはそれぞれのFFsym68の出力はタップ係数演算部を構成する乗算器42のそれぞれに対して、現在時刻の誤差信号と乗算すべき識別信号として与えられる。

Claims (16)

  1. シンボル間隔毎のタップ係数を演算するタップ係数演算手段と、
    該タップ係数演算手段が出力するシンボル間隔のタップ係数を用いて、該シンボル間隔のタップ係数を含み、オーバーサンプリングによって必要となったタップ係数を補間によって求めるタップ係数補間手段と、
    該タップ係数補間手段によって求められたタップ係数を用いて、入力信号に対する等化を行うフィルタ手段とを備えることを特徴とするオーバーサンプリング・トランスバーサル等化器。
  2. 前記フィルタ手段が出力するサンプリング間隔のデータを、前記シンボル間隔のデータに間引きして、前記オーバーサンプリング・トランスバーサル等化器の出力とするフィルタ出力間引き手段をさらに備えるとともに、
    前記タップ係数演算手段が、目標信号と該フィルタ出力間引き手段の出力とを比較して、比較結果に基づく識別信号を出力する誤差信号識別部をさらに備えることを特徴とする請求項1記載のオーバーサンプリング・トランスバーサル等化器。
  3. 前記タップ係数演算手段が、前記フィルタ手段への入力としてのサンプリング間隔のデータを、前記シンボル間隔のデータに間引きする入力信号間引き部と、
    該入力信号間引き部の出力から識別信号を抽出する入力信号識別部とをさらに備えることを特徴とする請求項2記載のオーバーサンプリング・トランスバーサル等化器。
  4. 前記タップ係数演算手段が、前記入力信号識別部の出力と、前記誤差信号識別部の出力とを乗算する乗算器と、
    該乗算器の出力を積分する積分器とを備えることを特徴とする請求項3記載のオーバーサンプリング・トランスバーサル等化器。
  5. 前記タップ係数演算手段が、前記フィルタ手段への入力としてのサンプリング間隔のデータから識別データを抽出する入力信号識別部と、
    該入力信号識別部の出力するサンプリング間隔のデータを、前記シンボル間隔のデータに間引きする入力信号間引き部とをさらに備えることを特徴とする請求項2記載のオーバーサンプリング・トランスバーサル等化器。
  6. 前記タップ係数演算手段が、前記入力信号間引き部の出力と前記誤差信号識別部の出力とを乗算する乗算器と、
    該乗算器の出力を積分する積分器とを備えることを特徴とする請求項5記載のオーバーサンプリング・トランスバーサル等化器。
  7. 前記タップ係数演算手段が、前記フィルタ出力間引き手段の出力から識別信号を抽出する出力信号識別部をさらに備えることを特徴とする請求項2記載のオーバーサンプリング・トランスバーサル等化器。
  8. 前記タップ係数演算手段が、前記出力信号識別部の出力と、前記誤差信号識別部の出力とを乗算する乗算器と、
    該乗算器の出力を積分する積分器とを備えることを特徴とする請求項7記載のオーバーサンプリング・トランスバーサル等化器。
  9. 前記タップ係数補間手段が、前記シンボル間隔のタップ係数を用いて内挿補間によりオーバーサンプリングによって必要となったタップ係数を求める補間フィルタを複数個備えることを特徴とする請求項1記載のオーバーサンプリング・トランスバーサル等化器。
  10. 前記複数個の各補間フィルタが、それぞれ連続する2つのシンボル点に対応して、該2つのシンボル点のうちの1つに対応するタップ係数と、該2つのシンボル点の間でオーバーサンプリングによって必要となった時点に対応するタップ係数とを補間によって求めることを特徴とする請求項9記載のオーバーサンプリング・トランスバーサル等化器。
  11. 前記各補間フィルタが、該補間フィルタのインパルス応答に対応するデータを格納するタップテーブルと、
    前記シンボル間隔のタップ係数、または“0”と該タップテーブルからの出力データとを乗算する複数の乗算器と、
    該複数の乗算器の乗算結果を加算する加算器とを備えることを特徴とする請求項10記載のオーバーサンプリング・トランスバーサル等化器。
  12. 前記タップテーブルが、前記インパルス応答における横軸の変数としての位相角に対応したデータを前記複数の乗算器に出力することを特徴とする請求項11記載のオーバーサンプリング・トランスバーサル等化器。
  13. 前記タップ係数補間手段が、前記複数の各補間フィルタにそれぞれ対応して、該補間フィルタの出力を一時的に保持するための複数のラッチ回路と、
    前記位相角に対応して該補間フィルタの出力を該複数のラッチ回路の何れかに出力するセレクタとを備えることを特徴とする請求項10記載のオーバーサンプリング・トランスバーサル等化器。
  14. 前記複数のラッチ回路が、ラッチしたデータを前記シンボル間隔で同時に前記フィルタ手段に与えることを特徴とする請求項13記載のオーバーサンプリング・トランスバーサル等化器。
  15. 前記オーバーサンプリング・トランスバーサル等化器が、多値直交振幅変調方式を用いる無線受信装置の復調部に備えられることを特徴とする請求項1記載のオーバーサンプリング・トランスバーサル等化器。
  16. 受信信号のシンボル位置に対応するタップ係数を算出する第1のタップ係数算出手段と、
    オーバーサンプリング動作を行う場合に、受信信号のシンボル位置以外のサンプリング点に対応するタップ係数を、前記シンボル位置に対応するタップ係数より算出する第2のタップ係数算出手段と、
    前記シンボル位置に対応するタップ係数と、前記シンボル位置以外のサンプリング点に対応するタップ係数より、入力信号に対する等化を行うフィルタ手段と
    を備えることを特徴とするオーバーサンプリング・トランスバーサル等化器。
JP2007539747A 2005-09-30 2005-09-30 オーバーサンプリング・トランスバーサル等化器 Pending JPWO2007043124A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/018196 WO2007043124A1 (ja) 2005-09-30 2005-09-30 オーバーサンプリング・トランスバーサル等化器

Publications (1)

Publication Number Publication Date
JPWO2007043124A1 true JPWO2007043124A1 (ja) 2009-04-16

Family

ID=37942394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007539747A Pending JPWO2007043124A1 (ja) 2005-09-30 2005-09-30 オーバーサンプリング・トランスバーサル等化器

Country Status (4)

Country Link
US (1) US20080175311A1 (ja)
JP (1) JPWO2007043124A1 (ja)
CN (1) CN101278495A (ja)
WO (1) WO2007043124A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008146421A1 (ja) * 2007-05-30 2008-12-04 Panasonic Corporation 情報再生装置及び映像表示装置
WO2009151246A2 (en) * 2008-06-09 2009-12-17 Lg Electronics Inc. Transmitting/receiving system and method of processing broadcast signal in transmitting/receiving system
KR101527036B1 (ko) * 2008-06-09 2015-06-09 엘지전자 주식회사 송/수신 시스템 및 방송 신호 처리 방법
US9106461B2 (en) * 2012-07-20 2015-08-11 Fujitsu Limited Quarter-rate speculative decision feedback equalizer
CN106301664A (zh) * 2015-05-22 2017-01-04 深圳市中兴微电子技术有限公司 一种插值滤波的方法及装置
KR102673322B1 (ko) * 2018-11-14 2024-06-10 삼성전자주식회사 영상 및 오디오 처리 장치 및 그 동작 방법
CN111478952B (zh) * 2020-03-26 2023-05-12 宁波泰芯微电子有限公司 用于处理采样点的通信设备及方法
CN113783811A (zh) * 2020-06-10 2021-12-10 英业达科技有限公司 计算接头系数的方法及其装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137526A (ja) * 1988-11-18 1990-05-25 Matsushita Electric Ind Co Ltd データ伝送装置
JPH10308784A (ja) * 1997-05-02 1998-11-17 Fujitsu Ltd 復調装置
JP2003077230A (ja) * 2001-09-03 2003-03-14 Sony Corp 伝送信号処理装置およびそれを使用したデジタル再生装置
JP2005094500A (ja) * 2003-09-18 2005-04-07 Nippon Hoso Kyokai <Nhk> ダイバーシティ受信用回り込みキャンセラ及び中継装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2073082C (en) * 1991-07-08 1997-09-09 Takanori Iwamatsu Fractionally spaced cross-polarization interference canceller
US5648991A (en) * 1994-02-16 1997-07-15 Kabushiki Kaisha Toshiba Sampling phase synchronizing apparatus and bidirectional maximum likelihood sequence estimation scheme therefore
US5999561A (en) * 1997-05-20 1999-12-07 Sanconix, Inc. Direct sequence spread spectrum method, computer-based product, apparatus and system tolerant to frequency reference offset
JPH11298727A (ja) * 1998-02-16 1999-10-29 Sumitomo Metal Ind Ltd デジタル画像の拡大縮小方法及び回路
EP0993147A3 (en) * 1998-09-30 2004-01-14 Mitsubishi Materials Corporation Radio server system
JP4070347B2 (ja) * 1999-03-29 2008-04-02 株式会社河合楽器製作所 楽音信号発生装置
US6990160B1 (en) * 1999-09-17 2006-01-24 Matsushita Electric Industrial Co., Ltd. Reception apparatus and method
US7103108B1 (en) * 2001-05-17 2006-09-05 Cypress Semiconductor Corp. Digital signal processor transceiver
JP4109003B2 (ja) * 2002-01-21 2008-06-25 富士通株式会社 情報記録再生装置、信号復号回路及び方法
JP3899966B2 (ja) * 2002-03-14 2007-03-28 松下電器産業株式会社 ディジタル信号受信装置
US7292631B2 (en) * 2003-03-26 2007-11-06 Infineon Technologies Ag Feed forward equalizer and a method for analog equalization of a data signal
US20070053417A1 (en) * 2005-09-08 2007-03-08 Toshio Nagata Methods and apparatus to perform fractional-spaced channel estimation for frequency-domain equalizers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137526A (ja) * 1988-11-18 1990-05-25 Matsushita Electric Ind Co Ltd データ伝送装置
JPH10308784A (ja) * 1997-05-02 1998-11-17 Fujitsu Ltd 復調装置
JP2003077230A (ja) * 2001-09-03 2003-03-14 Sony Corp 伝送信号処理装置およびそれを使用したデジタル再生装置
JP2005094500A (ja) * 2003-09-18 2005-04-07 Nippon Hoso Kyokai <Nhk> ダイバーシティ受信用回り込みキャンセラ及び中継装置

Also Published As

Publication number Publication date
WO2007043124A9 (ja) 2007-05-31
WO2007043124A1 (ja) 2007-04-19
CN101278495A (zh) 2008-10-01
US20080175311A1 (en) 2008-07-24

Similar Documents

Publication Publication Date Title
KR100769868B1 (ko) 복조 회로 및 복조 방법
US20080175311A1 (en) Oversampling transversal equalizer
JP2009033300A (ja) シンボルタイミングリカバリ回路
JP3859386B2 (ja) 波形等化器、波形等化装置及び受信装置
WO2014194940A1 (en) Coherent optical receiver
US6052413A (en) Apparatus and method for waveform equalization coefficient generation
JPH1174942A (ja) 無線受信装置
JP5733094B2 (ja) シンボルタイミングリカバリ回路
JP4583196B2 (ja) 通信装置
JP4389934B2 (ja) クロック再生回路
JP3592489B2 (ja) クロックタイミング再生方法および回路
JP2004064469A (ja) タイミング補正回路及び受信装置
US7697637B2 (en) Demodulation circuit and demodulating method
KR100676568B1 (ko) 타이밍추출장치 및 방법 그리고 그 타이밍추출장치를구비한 복조장치
JP2011077639A (ja) 受信機の同期方法および受信回路
JP4098745B2 (ja) ディジタル復調器
CN113162713A (zh) 基于Gardner算法的变符号速率定时恢复方法及系统
JP3865596B2 (ja) 自動等化回路およびそれを用いた受信回路
JP2006166257A (ja) タイミング同期回路
JP3604583B2 (ja) 適応等化器及び復調装置
JP3629059B2 (ja) Mlse型等化器を用いた復調装置
JP2956724B2 (ja) オーバーサンプリングトランスバーサル等化器
JP2004172738A (ja) 復調方法および装置
Duong Digital resampling and timing recovery in QAM systems
JP2000270038A (ja) クロック同期回路およびその同期方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101026