[go: up one dir, main page]

JPH1174942A - 無線受信装置 - Google Patents

無線受信装置

Info

Publication number
JPH1174942A
JPH1174942A JP9233748A JP23374897A JPH1174942A JP H1174942 A JPH1174942 A JP H1174942A JP 9233748 A JP9233748 A JP 9233748A JP 23374897 A JP23374897 A JP 23374897A JP H1174942 A JPH1174942 A JP H1174942A
Authority
JP
Japan
Prior art keywords
signal
clock
phase
equalizer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9233748A
Other languages
English (en)
Inventor
Takanori Iwamatsu
隆則 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP9233748A priority Critical patent/JPH1174942A/ja
Priority to US09/022,955 priority patent/US6175591B1/en
Publication of JPH1174942A publication Critical patent/JPH1174942A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/0058—Detection of the synchronisation error by features other than the received signal transition detection of error based on equalizer tap values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 再生クロックの位相精度を向上し、かつ、無
線受信装置の構成を簡略化する。 【解決手段】 傾き判定部３０よりＩチャンネル信号Ic
hの傾きＧを出力すると共に、ＦＩＲ型フィルタ25a-1の
センタータップ係数α0を零とみなすことにより該フィ
ルタよりトランスバーサル等化器２５の入出力信号間の
誤差信号Ｅを出力する。クロック位相検出部４０は傾き
Ｇと誤差信号Ｅを用いて再生クロックのシンボルデータ
クロックに対する位相差に応じた位相信号ＣＰＳを出力
し、クロック再生回路２７は該位相信号に基づいて再生
クロックの位相を制御し、ＡＤ変換器２３，２４は該再
生クロックの発生タイミングで直交復調信号をＡＤ変換
しトランスバーサル等化器２５を介して出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は無線受信装置に係わ
り、特に、送信側シンボルクロックと同期したクロック
を再生し、該再生クロックのタイミングで復調信号の識
別を行うクロック再生回路を備えた無線受信装置に関す
る。
【０００２】
【従来の技術】多重無線装置の受信部に用いられるクロ
ック再生回路は、BTR（Bit TimingRecovery)とも呼ば
れ、PSK(Phase Shift Keying)、QAM(Quadrature Amplit
udeModulation)などの多値直交変調信号を復調した信号
からクロック成分を再生する回路である。かかるクロッ
ク再生回路で再生したクロックは、復調信号を識別する
ＡＤ変換器などの動作タイミング信号として用いられ
る。このため、再生クロックは、復調信号のレベルを識
別するタイミング（いわゆるアイパターンが最も開いた
とき）と位相を一致させる必要がある。しかし、温度変
化などによる回線状況の変化によって、クロックに位相
ずれが生じることがある。そこで、このような位相ずれ
を高精度に検出してクロックの位相ずれを正確に調整し
て高精度の信号識別用クロックを再生することができる
クロック再生回路が要求されている。図１９は従来の多
重無線装置の受信部の構成図であり、高精度に復調信号
を識別するためのクロック再生回路を備えている。
【０００３】（ａ）全体の構成 IF-INは中間周波信号であり、受信信号に周波数変換を
施すことにより得られるもので、受信信号はPSK,QAMな
どの多値直交変調（例えば16QAM)が施されている。２２
は直交検波部であり、中間周波信号IF-INを直交検波し
て互いに９０°位相の異なる（直交する）２種のベース
バンド信号（Ｉチャンネル信号Ich，Ｑチャンネル信号Q
ch）を出力するもの、２３，２４はそれぞれ直交検波部
２２から出力されるＩチャンネル信号Ich，Ｑチャンネ
ル信号Qchをデジタルデータに変換するＡＤ変換器、２
５は各ＡＤ変換器２３，２４から出力されるデジタルデ
ータに等化処理を施すトランスバーサル等化器である。
２６は再生クロックの位相成分を検出してクロック位相
信号を出力するクロック位相信号発生部、２７は復調信
号に含まれるシンボルデータクロックに同期したクロッ
クＣＬＫを再生するクロック再生回路である。
【０００４】（ｂ）直交検波部 直交検波部２２は、中間周波増幅器２２ａ、中間周波信
号を分岐するハイブリッド（Ｈ）２２ｂ、搬送周波数ｆ
ｃで発振する局部発振器２２ｃ、局部発振器の出力信号
を互いに位相が９０0異なる２つの信号に分岐するハイ
ブリッド２２ｄ、中間周波信号を２つの直交する信号と
それぞれ混合して直交検波し、ベースバンドの同相(In
Phase)信号と直交(Quadrature)信号を出力するミキサ回
路２２ｅ，２２ｆと、ベースバンドの同相信号（Ｉチャ
ンネル信号)Ichと直交信号（Ｑチャンネル信号）Qchに
ロールオフ特性を付与するロールオフ・フィルタ２２
ｇ，２２ｈを備えている。
【０００５】（ｃ）トランスバーサル等化器 トランスバーサル等化器２５は図２０に示すように周知
の２次元トランスバーサル等化器としての構成を備えて
いる。図中、25a-1，25a-2はＩチャンネル信号の伝送路
歪みを除去するトランスバーサルフィルタ、25b-1，25b
-2はＱチャンネル信号の伝送路歪みを除去するトランス
バーサルフィルタ、２５ｃ，２５ｄは減算器である。減
算器２５ｃはＩチャンネル信号よりＱチャンネル信号を
減算することにより、Ｉチャンネル信号に含まれる直交
成分（Ｑチャンネル成分）をキャンセルする。又、減算
器２５ｄはＱチャンネル信号よりＩチャンネル信号を減
算することにより、Ｑチャンネル信号に含まれる直交成
分（Ｉチャンネル成分）をキャンセルする。
【０００６】各トランスバーサルフィルタ25a-1〜25b-2
は後述するように係数可変のＮタップのＦＩＲ型フィル
タ構成になっており、伝送路歪みを補償するように係数
を決定する。１６ＱＡＭにおいて、Ｉチャンネル信号、
Ｑチャンネル信号をそれぞれ８ビットで表現すると、上
位２ビットがデータを表し、下位６ビットが波形歪等に
よる誤差を表す。データが正の場合、上位２ビットの識
別スレショールド値とデジタルデータの関係は図２１に
示すようになり、(1) 第３ビットＥが”１”であればデ
ジタルデータは識別スレショールド値の中間値（点線）
より大きく、(2) Ｅ＝”０”であれば中間値より小さ
い。なお、デジタルデータが負の場合は上記(1),(2)の
関係が逆になる。伝送路歪みの影響をなくすには、下位
６ビットの値が識別スレショールド値の中間値(理想値)
に近づくように制御すればよい。
【０００７】従って、データが正の場合、Ｅ＝”１”で
あれば、トランスバーサルフィルタの出力データが小さ
くなるように制御し、Ｅ＝”０”であれば、トランスバ
ーサルフィルタの出力データが大きくなるように制御す
る。又、データが負の場合、Ｅ＝”１”であれば、トラ
ンスバーサルフィルタの出力データが大きくなるように
制御し、Ｅ＝”０”であれば、トランスバーサルフィル
タの出力データが小さくなるように制御する。各トラン
スバーサルフィルタ25a-1〜25b-2はかかる論理に従っ
て、ＦＩＲ型デジタルフィルタの各係数を制御して所定
値に収束させて伝送路歪みの影響を除去する。
【０００８】図２２は一例としての５タップトランスバ
ーサルフィルタ２５０を示している。トランスバーサル
フィルタ２５０において、２５１1〜２５１4は入力デー
タを順次１サンプリング時間（１シンボルクロック）づ
つ遅延する４個の遅延回路、２５２0〜２５２4は係数決
定／乗算部であり、入力データ及び各遅延回路から出力
されるデータの極性Ｄとトランスバーサルフィルタの誤
差信号Ｅ（第３ビットの”１”，”０”）とに基づいて
自動的に係数Ｃ2〜Ｃ-2を決定し、該係数Ｃ2〜Ｃ-2を入
力データ及び各遅延回路出力データにそれぞれ乗算する
もの、２５３1〜２５３4は係数決定／乗算部２５２0〜
２５２4における乗算結果を加算する加算器である。
【０００９】図２３はトランスバーサルフィルタ２５０
の一部詳細図であり、係数決定／乗算部２５２0〜２５
２1を詳細に示している。係数決定／乗算部２５２0〜２
５２1において、ＥＯＲ0〜ＥＯＲ1は入力データ及び各
遅延回路から出力されるデータの極性（最上位ビットＭ
ＳＢ）Ｄとトランスバーサルフィルタの誤差信号Ｅとの
排他的論理和演算を行うイクスクルーシブオア回路（Ｅ
ＯＲ回路）、ＵＤＣ0〜ＵＤＣ1はＥＯＲ回路出力に応じ
て係数値Ｃ2，Ｃ1を±１するアップ／ダウンカウンタ、
ＭＬＰ0〜ＭＬＰ1は入力データ及び遅延回路出力データ
にそれぞれ係数Ｃ2，Ｃ1を乗算する乗算器である。係数
Ｃ2は入力データの極性Ｄと誤差信号Ｅの排他的論理和
が”１”の場合に１大きくなり、排他的論理和が”０”
の場合に１小さくなる。又、係数Ｃ1は遅延回路２５１
の出力データ極性Ｄと誤差信号Ｅの排他的論理和が”
１”の場合に１大きくなり、排他的論理和が”０”の場
合に１小さくなる。以上により、トランスバーサルフィ
ルタから出力されるデジタルデータの第３ビット以降の
値（誤差）が識別スレショールドレベルの中間値（図２
１の点線）に一致するように各係数値が制御される。
【００１０】（ｄ）クロック位相信号発生部 クロック位相信号発生部２６において、３０はＩチャン
ネル信号Ichの傾きＧ（傾き正の時Ｇ＝”０”、傾き負
の時Ｇ＝”１”）を判定する傾き判定部、３１はトラン
スバーサル等化器２５の入力信号と出力信号間の誤差Ｅ
（誤差が正の時Ｅ＝”１”、誤差が負のときＥ＝”
０”）を演算する減算器、３２はＩチャンネル信号Ich
を所定シンボル時間τ遅延する遅延回路、３３は傾き判
定部３０から出力される傾き信号を前記時間τ遅延する
遅延回路、３４は傾きＧと誤差信号Ｅの符号との排他的
論理和演算を実行するＥＯＲ回路、３５はＥＯＲ出力信
号を平滑化してアナログのクロック位相信号ＣＰＳを出
力するＲＣ構成のループフィルタである。傾き判定部３
０は、フリップフロップ（ＦＦ）回路３０ａ，３０ｂ，
ＲＯＭ３０ｃで構成され、各ＦＦ回路（遅延部）３０
ａ，３０ｂはＡＤ変換器２３の出力信号（Ｉチャンネル
信号）を１シンボル時間づつ遅延させるもので、ＲＯＭ
（比較部）３０ｃは、これら各ＦＦ回路３０ａ，３０ｂ
の出力を比較してＩチャンネル信号Ichの傾きを検出す
る。
【００１１】図２４はＩチャンネル信号の傾きＧが正の
場合（Ｇ＝”０”）におけるクロック位相制御説明図で
あり、１ａは等化前のＩチャンネル信号、１ｂ，１ｃは
等化後のＩチャンネル信号である。トランスバーサル等
化器２５においてＩチャンネル信号がＥだけ等化される
と、減算器３１は誤差信号Ｅを出力する。この誤差信号
Ｅの符号は、等化前の値が等化後の値より大きければ正
（”１”）、等化前の値が等化後の値より小さければ負
（”０”）となる。誤差信号Ｅが正（”１”）であれ
ば、図２４（ａ）に示すように等化後のＩチャンネル信
号１ｂは等化前のＩチャンネル信号１ａに対してΔｔだ
け進み位相になる。これは、アイパターンの開口部が最
も大きく開く最適位相からＡＤ変換用クロック（再生ク
ロック）の位相がΔｔだけ進んだことを示している。一
方、誤差信号Ｅが負（”０”）であれば、等化後のＩチ
ャンネル信号１ｃは等化前のＩチャンネル信号１ａに対
してΔｔだけ遅れ位相になる。従って、図２４（ｂ）に
示すように、Ｉチャンネル信号の傾きが正の場合（Ｇ
＝”０”）、誤差信号Ｅが正（＝”１”）であれば、
再生クロック位相をΔｔだけ遅らす方向に制御し（位相
シフト方向：遅れ方向＝”１”）、誤差信号Ｅが負
（＝”０”）であれば、再生クロック位相をΔｔだけ進
ませる方向に制御する（位相シフト方向：進み方向＝”
０”）。
【００１２】図２５はＩチャンネル信号の傾きＧが負の
場合（Ｇ＝”１”）におけるクロック位相制御説明図で
あり、１ａは等化前のＩチャンネル信号、１ｂ，１ｃは
等化後のＩチャンネル信号である。誤差信号Ｅが正（”
１”）であれば、図２５（ａ）に示すように等化後のＩ
チャンネル信号１ｂは等化前のＩチャンネル信号１ａに
対してΔｔだけ遅れ位相になる。一方、誤差信号Ｅが負
（”０”）であれば、等化後のＩチャンネル信号１ｃは
等化前のＩチャンネル信号１ａに対してΔｔだけ進み位
相になる。従って、図２５（ｂ）に示すように、Ｉチャ
ンネル信号の傾きが負の場合（Ｇ＝”１”）、誤差信
号Ｅが正（＝”１”）であれば、再生クロック位相をΔ
ｔだけ進ませる方向に制御し（位相シフト方向：進み方
向＝”０”）、誤差信号Ｅが負（＝”０”）であれ
ば、再生クロック位相をΔｔだけ遅らせる方向に制御す
る（位相シフト方向：遅れ方向＝”１”）。以上より、
ＥＯＲ回路３４の出力が”０”であれば、クロック位相
を進ませる方向に位相制御し、”１”であれば、クロッ
ク位相を遅らせる方向に位相制御すればよい。そこで、
ＥＯＲ回路３４の出力を平滑化すれば、平滑値がクロッ
ク位相に応じた値になるから、ループフィルタ３５から
クロック位相に応じた値を有する位相信号ＣＰＳが出力
する。
【００１３】（ｅ）クロック再生部 クロック再生部２７において、３６は制御信号に応じた
周波数のクロック信号を出力する発振器で例えば電圧制
御発振器（ＶＣＯ）、３７はクロック位相信号ＣＰＳを
増幅して制御信号を出力する増幅器である。発振器３６
はクロックの位相ずれに応じた制御信号により該位相ず
れが零となるようにクロック位相を制御する。ＡＤ変換
器２３→クロック位相信号発生部２６→クロック再生回
路２７→ＡＤ変換器２３よりなるループは、再生クロッ
クをシンボルクロックの位相に一致させるＰＬＬを構成
している。発振器３６から出力する再生クロックの位相
とシンボルクロックの位相がずれると、トランスバーサ
ル等化器２５の入出力信号間に誤差信号Ｅが発生する。
誤差信号が発生すれば、クロック位相信号発生部２６は
Ｉチャンネル信号Ichの傾きＧと誤差信号Ｅの符号を用
いて位相ずれに応じた値を有するクロック位相信号ＣＰ
Ｓを発生し、クロック再生回路２７は該クロック位相信
号ＣＰＳにより再生クロックの位相を制御し、位相ずれ
が零となるように制御する。
【００１４】上述のクロック再生回路２７は、Ｉチャン
ネル側に設けたクロック位相信号発生部２６によって再
生クロックの位相ずれを検出しているが、同様のクロッ
ク位相信号発生部２６をＱチャンネル側に設け、Ｑチャ
ンネル信号Qchから再生クロックの位相ずれを検出する
ようにしてもよい。以上により、クロック再生回路２７
から出力する再生クロックＣＬＫを、常に、アイパター
ンの開口部が最も大きく開く最適な位相に一致させるこ
とができ、これにより、各ＡＤ変換器２３，２４でのＡ
Ｄ変換処理の精度を大幅に向上させることができる。
【００１５】（ｆ）判定帰還型等化器を用いた例 図２６はトランスバーサル等化器２５を判定帰還型等化
器(DecisionFeedback Equalizer)で構成した場合の受信
復調部の構成図であり、図１９と同一部分には同一符号
を付している。判定帰還型等化器は、デジタル無線通信
システムの伝搬路で発生する周波数選択性フェージング
による符号間干渉を等化するために用いられるもので、
２５Ａは前方等化器、２５Ｂは後方等化器である。判定
帰還型等化器２５のセンタータップ係数α0はAGC回路と
同じ働きをし、等化器の外でも構成可能なため図ではAG
C回路２８，２９として外に出している。図２７は判定
帰還型等化器２５の構成図である。前方等化器２５Ａ
は、図２０の４つのトランスバーサルフィルタ(FIR型フ
ィルタ)25a-1〜25a-2, 25b-1〜25b-2をセンタータップ
を中心に２つに分離した時の前方タップ係数部分で構成
され、後方等化器２５Ｂは後方タップ係数部分で構成さ
れている。
【００１６】前方等化器２５Ａは、タップ係数α-n〜α
-1，α0のFIR型フィルタ25a-11〜25a-21、タップ係数β
-n〜β-1，β0のFIR型フィルタ25b-11〜25b-21、減算器
25c-1,25d-1を備え、各FIR型フィルタはフォワード型の
構成を備えている。前方等化器２５ＡのFIR型フィルタ2
5a-11、25a-21は、入力されたＩチャンネル８ビットの1
6QAMデータ（上位２ビットがデータを表し、下位６ビッ
トが波形歪等による誤差を表す）を遅延部Ｚ-1により順
次遅延すると共に、各遅延部の出力データにタップ係数
α-n〜α-1,α0(FIR型フィルタ25a-11ではα0=1)を乗算
し、乗算結果を加算して出力する。又、FIR型フィルタ2
5b-11、25b-21は、入力されたＱチャンネル8ビットの16
QAMデータを遅延部Ｚ-1により順次シフトすると共に、
各遅延部の出力データにタップ係数β-n〜β-1，β0を
乗算し、乗算結果を加算して出力する。減算器25c-1は
Ｉチャンネル信号よりＱチャンネル信号を減算すること
により、Ｉチャンネル信号に含まれる直交成分（Ｑチャ
ンネル成分）をキャンセルする。又、減算器25d-1はＱ
チャンネル信号よりＩチャンネル信号を減算することに
より、Ｑチャンネル信号に含まれる直交成分（Ｉチャン
ネル成分）をキャンセルする。
【００１７】後方等化器２５Ｂは、タップ係数α1〜αn
のFIR型フィルタ25a-12〜25a-22、タップ係数β1〜βn
のFIR型フィルタ25b-12〜25b-22、減算器25c-2,25d-2、
１シンボル期間データを遅延する遅延部２５ｅ，２５
ｆ、等化後のデジタルデータのレベル判定を行ってFIR
型フィルタ25a-12〜25a-22，25b-12〜25b-22にそれぞれ
帰還する判定部２５ｇ，２５ｈを備え、各FIR型フィル
タ25a-12〜25a-22, 25b-12〜25b-22はバックワード型の
構成を備えている。後方等化器２５ＢのFIR型フィルタ2
5a-12は、帰還入力されたＩチャンネル信号を遅延部Ｚ
-1により順次シフトすると共に、各遅延部の出力データ
にタップ係数α1〜αnを乗算し、各乗算結果と前方等化
器出力とを加算して出力する。FIR型フィルタ25a-22
は、帰還入力されたＩチャンネル信号を遅延部Ｚ-1によ
り順次シフトすると共に、各遅延部の出力データにタッ
プ係数α1〜αnを乗算し、各乗算結果を加算して出力す
る。
【００１８】又、FIR型フィルタ25b-12は、帰還入力さ
れたＱチャンネル信号を遅延部Ｚ-1により順次シフトす
ると共に、各遅延部の出力データにタップ係数β1〜βn
を乗算し、各乗算結果と前方等化器出力とを加算して出
力する。FIR型フィルタ25b-22は、帰還入力されたＱチ
ャンネル信号を遅延部Ｚ-1により順次シフトすると共
に、各遅延部の出力データにタップ係数β1〜βnを乗算
し、各乗算結果を加算して出力する。減算器25c-2はＩ
チャンネル信号よりＱチャンネル信号を減算してＩチャ
ンネル信号に含まれる直交成分（Ｑチャンネル成分）を
キャンセルし、遅延部２５ｅは減算結果を１シンボル期
間遅延して出力する。判定部２５ｇは減算結果のレベル
判定を行い、判定結果をFIR型フィルタ25a-12、25a-22
に帰還する。減算器25d-2はＱチャンネル信号よりＩチ
ャンネル信号を減算してＱチャンネル信号に含まれる直
交成分（Ｉチャンネル成分）をキャンセルし、遅延部２
５ｆは減算結果を１シンボル期間遅延して出力する。判
定部２５ｈは減算結果のレベル判定を行い、判定結果を
FIR型フィルタ25b-12、25b-22に帰還する。判定帰還型
等化器によれば、等化後のデジタルデータに含まれるノ
イズや干渉成分を除去したデータを帰還するため、タッ
プ係数を正しい値に収束させることができ、等化器の能
力を向上することができる。
【００１９】
【発明が解決しようとする課題】図１９及び図２６に示
す従来の無線受信装置は、トランスバーサル等化器２５
の入出力信号間の誤差信号を算出する必要があり、この
ため、入力信号をトランスバーサル等化器２５の遅延時
間に相当する時間τだけ遅延する遅延回路３２や減算回
路３１が必要になる。入力信号は16QAMの場合８ビット
で表現され、又、トランスバーサル等化器における遅延
時間は２０シンボルクロック（２０サンプリング時間）
程度である。このため、遅延回路３２として２０ビット
長の８本のシフトレジスタが必要になる。以上より、従
来の無線受信装置はハードウェア量が多くなり、簡略化
が要望されている。
【００２０】又、従来の無線受信装置ではＰＬＬ構成に
より再生クロックをシンボルデータクロックに同期させ
ることができるが、より高精度のクロックを再生するこ
とが要望されている。深いフェージング発生時には、ト
ランスバーサル等化器を構成するＦＩＲ型フィルタのTA
P係数値が大きくなる。このようになると、クロックCLK
の位相ずれによる誤差がその中に埋もれ、再生クロック
の位相精度が劣化する。従って、フェージング発生時に
も精度良くクロックを再生することが要望されている。
【００２１】以上から、本発明の目的は無線受信装置の
構成部品を削減して簡略化が可能な無線受信装置を提供
することである。本発明の目的は、無線受信部のクロッ
ク再生能力をアップして、再生クロックの位相精度を向
上できる無線受信装置を提供することである。本発明の
目的は、フェージング発生時にも精度良くクロックを再
生することができる無線受信装置を提供することであ
る。
【００２２】
【課題を解決するための手段】
（ａ）原理構成 図１は本発明の原理図構成図であり、（ａ）はトランス
バーサル等化器を前方等化器と後方等化器に分離しない
原理構成図、（ｂ）はトランスバーサル等化器を前方等
化器と後方等化器に分離した場合の原理構成図である。
２２は多値直交変調信号を復調して同相信号（Ｉチャン
ネル信号）Ich、直交信号（Ｑチャンネル信号）Qchを出
力する直交復調部、２３，２４はＩチャンネル信号、Ｑ
チャンネル信号をそれどれＡＤ変換するＡＤ変換器、２
５は(2n+1)タップのＦＩＲ型フィルタ構成のトランスバ
ーサル等化器、２５Ａはタップ係数α -n〜α1のＦＩＲ
型フィルタで構成され前方等化器、２５Ｂはタップ係数
α1〜α nのＦＩＲ型フィルタで構成され後方等化器、２
６は再生したクロックのシンボルクロックに対する位相
差に応じた位相信号ＣＰＳを出力するクロック位相信号
発生部、２７はシンボルクロックに同期したクロックＣ
ＬＫを発生するクロック再生回路、３０はＩチャンネル
信号の傾きを求める傾き判定部、４０は傾きＧとトラン
スバーサル等化器の入出力信号間の誤差信号Ｅ，Ｅ1，
Ｅ2を用いて再生クロックのシンボルデータクロックに
対する位相差を検出し、該位相差に応じた位相信号ＣＰ
Ｓを出力するクロック位相検出部である。
【００２３】（ｂ）第１の解決手段（図１(a)) 傾き判定部３０よりＩチャンネル信号Ichの傾きＧを出
力すると共に、ＦＩＲ型フィルタ25a-1のセンタータッ
プ係数α0を零とみなすことにより該フィルタよりトラ
ンスバーサル等化器２５の入出力信号間の誤差信号Ｅを
出力する。クロック位相検出部４０は傾きＧと誤差信号
Ｅを用いて再生クロックのシンボルデータクロックに対
する位相差に応じた位相信号ＣＰＳを出力し、クロック
再生回路２７は該位相信号に基づいて再生クロックの位
相を制御し、ＡＤ変換器２３，２４は該再生クロックの
発生タイミングで直交復調信号をＡＤ変換しトランスバ
ーサル等化器２５を介して出力する。この場合、クロッ
ク位相検出部４０に、傾きＧの正負と誤差信号Ｅの正負
の組み合わせに基づいてクロック位相差に応じた信号を
出力する回路と、該信号値を平均化して位相信号を出力
する平均化回路を設ける。以上の構成によれば、遅延回
路や減算回路を削減でき、無線受信装置の構成を簡略化
できる。
【００２４】（ｂ）第２の解決手段(図１(b)) 傾き判定部３０より前方等化器２５Ａに入力されたＩチ
ャンネル信号Ichの傾きＧを出力すると共に、前方等化
器２５Ａを構成するＦＩＲ型フィルタ25a-11のタップ係
数α0を零とみなすことにより該フィルタより前方等化
器の入出力信号間の誤差信号（第１の誤差信号）Ｅ１を
出力する。又、後方等化器２５ＢのＦＩＲ型フィルタ25
a-12に入力する前方等化器の出力信号を零とみなすこと
により該フィルタより後方等化器の入出力信号間の誤差
信号（第２の誤差信号）Ｅ２を出力する。クロック位相
検出部４０は傾きＧと各誤差信号Ｅ１，Ｅ２を用いて再
生クロックのシンボルクロックに対する位相差に応じた
位相信号ＣＰＳを出力し、クロック再生回路２７は該位
相信号に基づいて再生クロックの位相を制御し、ＡＤ変
換器２３，２４は該再生クロックの発生タイミングで直
交復調信号をＡＤ変換し、前方等化器２５Ａ，後方等化
器２５Ｂを介して出力する。以上の構成によれば、前方
等化器及び後方等化器で等化回路が構成されている場合
であっても、遅延回路や減算回路を削減でき、無線受信
装置の構成を簡略化できる。
【００２５】この場合、前方等化器と後方等化器は判定
帰還型等化器を構成するものでも良いし、トランスバー
サル等化器をセンタータップより単純に２分して構成し
ても良い。又、前方等化器の入力信号（Ｉチャンネル信
号）の傾きの正負と第１の誤差信号の正負の組み合わせ
に基づいてクロック位相に応じた第１の信号を発生する
と共に、後方等化器の入力信号の傾きを求め、該後方等
化器の入力信号の傾きの正負と第２の誤差信号の正負の
組み合わせに基づいてクロック位相に応じた第２の信号
を発生し、これら第１、第２の信号を合成してクロック
位相を制御する。このように傾き判定を前方等化器と後
方等化器とで独立に構成すれば、傾き判定部が１つ増加
するが、前方等化器及び後方等化器に応じた正しい信号
の傾きを求めることができ、再生クロックの精度を向上
することができる。
【００２６】（ｃ）第３の解決手段（フェージングに対
応） クロック位相検出部４０を、前方等化器の入力信号の
傾きＧの正負と第１の誤差信号Ｅ1の正負の組み合わせ
に基づいてクロック位相に応じた第１の信号を出力する
第１の回路、傾きＧの正負と第２の誤差信号Ｅ2の正
負の組み合わせに基づいてクロック位相に応じた第２の
信号を出力する第２の回路、干渉波が主波より遅れて
いるミニマムフェージング状態であるか、主波が干渉波
より遅れているノンミニマムフェージング状態にあるか
判定するフェージング状態判定部、フェージング判定
結果に基づいてクロック位相検出に使用する第１、第２
の信号を切替えて出力し、あるいは、第１、第２の信号
の重み付けを変えて合成し、合成信号を出力する信号出
力部、信号出力部から出力される信号値を平均化して
位相差に応じた値を有する位相信号ＣＰＳを出力する平
均化回路で構成する。
【００２７】深いフェージング発生時に、トランスバー
サル等化器を構成するＦＩＲ型フィルタのタップ係数が
大きくなり、クロックの位相ずれによる誤差がその中に
埋もれ、クロック再生の精度が劣化する。そこで、フェ
ージング時にはタップ係数が小さい方の誤差信号を利用
して位相制御を行うとクロック再生の精度劣化を抑える
ことができる。一般的にマルチパスフェージングには主
波より干渉波が遅延しているミニマムフェーズ(MP)と干
渉波より主波の方が遅延しているノンミニマムフェーズ
(NMP)がある。トランスバーサル等化器はミニマムフェ
ーズMPの場合、主に後方等化器２５Ｂの係数が大きい値
を示し、ノンミニマムフェーズNMPの場合は、主に前方
等化器２５Ａの係数が大きくなる。この事を利用して、
フェージングがどちらのフェーズであるか識別でき、該
フェーズによりタップ係数値が小さい方の等化器の誤差
信号を用いて位相制御を行ってクロック再生の精度劣化
を抑える。これにより、深いフェージングに耐えること
ができる。
【００２８】（ｄ）第４の解決手段（性能向上） クロック位相検出部４０は、後方等化器２５Ｂの入力信
号の傾きと後方等化器２５Ｂの出力信号に含まれる誤差
とに基づいて位相信号ＣＰＳの値を制御する。このよう
にすれば、深いフェージングに対する耐力が向上し、再
生クロックの精度を向上できる。又、前方等化器２５Ａ
におけるＦＩＲ型フィルタの第１番目のタップ係数値α
-1と後方等化器２５ＢにおけるＦＩＲ型フィルタの第１
番目のタップ係数値の符号を反転したもの−α1を加算
し、加算値（-α1+α-1）に基づいてクロック位相検出
部４０は位相信号ＣＰＳの値を制御する。クロック位相
が理想点からずれるとタップ係数が変化する。このタッ
プ係数値の変化は（-α1+α-1）で表される。そこで、
この成分をクロック位相制御に使用することにより、ク
ロックの精度を向上できる。
【００２９】更に、前方等化器２５Ａの直交第１番目の
タップ係数β-1と後方等化器２５Ｂの直交第１番目のタ
ップ係数β1を加算すると共に、これらタップ係数
β-1，β1の大小を比較し、β1＜β-1の場合には加算値
の符号を反転した値−（β-1＋β1）に基づいて、β1＞
β-1の場合には前記加算値（β-1＋β1）に基づいて、
クロック位相検出部４０は位相信号ＣＰＳの値を制御す
る。直交側タップ係数は、一般的にクロック位相を示す
値としては利用できないが、深いフェージングが発生し
た時に利用でき、再生クロックの精度を向上できる。
【００３０】
【発明の実施の形態】
（Ａ）第１実施例 図２は本発明の第１実施例に係わる無線受信装置の構成
図であり、図１９の従来例と同一部分には同一符号を付
している。なお、受信信号はPSK,QAMなどの多値直交変
調（例えば16QAM)が施されている。２２は直交検波部で
あり、中間周波信号IF-INを直交検波して互いに９０°
位相の異なる（直交する）２種のベースバンド信号（Ｉ
チャンネル信号Ich，Ｑチャンネル信号Qch）を出力する
もの、２３，２４はそれぞれ直交検波部２２から出力さ
れるＩチャンネル信号Ich，Ｑチャンネル信号Qchを８ビ
ットのデジタルデータに変換するＡＤ変換器、２５は各
ＡＤ変換器２３，２４から出力されるデジタルデータに
等化処理を施すトランスバーサル等化器である。16QAM
において、Ｉチャンネル信号、Ｑチャンネル信号をそれ
ぞれ８ビットで表現すると、上位２ビットがデータを表
し、下位６ビットが波形歪等による誤差を表す。
【００３１】２６は再生クロックの位相を検出して位相
信号ＣＰＳを出力するクロック位相信号発生部、２７は
復調信号に含まれるシンボルデータクロックに同期した
クロックＣＬＫを再生するクロック再生回路，２８，２
９はゲインα0のＡＧＣ回路であり、α0はトランスバー
サル等化器２５内のＦＩＲ型フィルタのセンタータップ
係数に対応するものである。直交検波部２２は、中間周
波増幅器２２ａ、中間周波信号を分岐するハイブリッド
（Ｈ）２２ｂ、搬送周波数ｆｃで発振する局部発振器２
２ｃ、局部発振器の出力信号を互いに位相が９０0異な
る２つの信号に分岐するハイブリッド２２ｄ、中間周波
信号を２つの直交する信号とそれぞれ混合して直交検波
し、ベースバンドの同相(In Phase)信号と直交(Quadrat
ure)信号を出力するミキサ回路２２ｅ，２２ｆと、ベー
スバンドの同相信号（Ｉチャンネル信号)Ichと直交信号
（Ｑチャンネル信号）Qchにロールオフ特性を付与する
ロールオフ・フィルタ２２ｇ，２２ｈを備えている。
【００３２】トランスバーサル等化器２５は図３に示す
よう４つのFIR型フィルタ25a-1〜25a-2, 25b-1〜25b-2
で構成され、図２０に示したものと同一の構成を備えて
いる。トランスバーサル等化器２５は実際には図４に示
すようにＦＩＲ型フィルタ25a-1の構成が若干モディフ
ァイされている。これは、図１９の減算回路３１及び遅
延回路３２を除去するためである。以下、この点につい
て説明する。
【００３３】再生クロックＣＬＫの位相ずれを検出する
ためにはトランスバーサル等化器２５の入力信号と出力
信号の誤差Ｅを演算する必要がある。トランスバーサル
等化器２５の入力信号をTIN、出力信号をTOUTとする
と、誤差Ｅは、次式 Ｅ＝TOUT(t)-TIN(t-τ）・・・(1) と表される。ここでτは時間を一致させる遅延時間であ
り、入力信号TINがＦＩＲ型フィルタのセンタータップ
に到来するまでの時間であり、シンボルデータ周期を
T、センタータップまでの遅延回路Ｚ-1の数をｎとすれ
ば、τ=n・Tである。トランスバーサル等化器２５の内部
は図３に示すようになっており、各FIR型フィルタは、
１シンボルクロック時間遅延する2n個の遅延回路Ｚ-1、
各遅延回路出力に所定の係数α-n〜αnを乗算する(2n+
1)個の乗算器ＭＬＰ、乗算器出力を加算する加算器ＡＤ
Ｄで構成されている。係数α-n〜αnの値は図２２〜図
２３で説明した方法により決定される。図３のトランス
バーサル等化器２５は図４のように変形することができ
る。すると、(1)式は次のように書くことができる。
【００３４】 Ｅ＝COUT(t)+α0×TIN(t-τ)-TIN(t-τ)・・・(2) なお、ここで求めたい誤差成分はクロックずれによるも
のであり、クロックずれによる誤差は同相（In-phase)
側に現れるため、Qch側からの成分は無視できる。ま
た、係数α0はセンタータップといわれ、AGC(Automatic
Gain Controller)と同じ働きをする。AGCはトランスバ
ーサル等化器２５の外でも構成可能なため、図２に示す
ように外に出し、α0=1とすると、誤差Ｅは次式 E=COUT(t)・・・(3) となる。すなわち、トランスバーサル等化器２５を図４
に示す構成とすれば（ただし、α0＝１）、COUT(t)がト
ランスバーサル等化器２５の入力信号と出力信号の誤差
Ｅと一致する。この結果、従来無線受信部（図１９参
照）で必要とされていた減算回路３１、遅延回路３２を
省略することができる。
【００３５】図２に戻って、クロック位相信号発生部２
６において、３０はＩチャンネル信号Ichの傾きＧ（傾
き正の時Ｇ＝”０”、傾き負の時Ｇ＝”１”）を判定す
る傾き判定部、４０はＩチャンネル信号の傾きＧの正負
と誤差信号Ｅ（＝COUT(t))の正負の組み合わせに基づい
てクロック位相を検出して位相制御信号ＣＰＳを出力す
るクロック位相検出部である。傾き判定部３０は、フリ
ップフロップ回路３０ａ，３０ｂ，ＲＯＭ３０ｃで構成
され、各ＦＦ回路（遅延部）３０ａ，３０ｂはＡＤ変換
器２３の出力信号（Ｉチャンネル信号）を１シンボル時
間づつ遅延させ、ＲＯＭ（比較部）３０ｃは、これら各
ＦＦ回路３０ａ，３０ｂの出力を比較してＩチャンネル
信号Ichの傾きを検出する。
【００３６】クロック位相検出部４０は、傾き判定部３
０から出力される傾き信号Ｇを前記時間τ遅延する遅延
回路３３、傾きＧと誤差信号Ｅ（＝COUT(t))の符号との
排他的論理和演算を実行するＥＯＲ回路３４、ＥＯＲ出
力信号を平滑化してアナログの位相信号ＣＰＳを出力す
るＲＣ構成のループフィルタを備えている。クロック再
生部２７において、３６は位相制御信号に応じた周波数
のクロック信号を出力する発振器で例えば電圧制御発振
器（ＶＣＯ）、３７は位相信号ＣＰＳを増幅して位相制
御信号を出力する増幅器である。発振器３６はクロック
の位相ずれに応じた位相制御信号により該位相ずれが零
となるようにクロック位相を制御する。ＡＤ変換器２３
→クロック位相信号発生部２６→クロック再生回路２７
→ＡＤ変換器２３よりなるループは、再生クロックをシ
ンボルクロックの位相に一致させるＰＬＬを構成してい
る。発振器３６から出力する再生クロックの位相とシン
ボルクロックの位相がずれると、トランスバーサル等化
器２５の入出力信号間に誤差信号Ｅが発生する。誤差信
号Ｅが発生すれば、クロック位相信号発生部２６はＩチ
ャンネル信号Ichの傾きＧと誤差信号Ｅの符号を用いて
位相差を検出し、該位相差に応じた値を有する位相信号
ＣＰＳを発生し、クロック再生回路２７は該位相信号Ｃ
ＰＳにより再生クロックの位相を制御し、位相差が零と
なるように制御する。
【００３７】以上により、クロック再生回路２７から出
力する再生クロックを、常に、アイパターンの開口部が
最も大きく開く最適な位相に一致させることができ、こ
れにより、各ＡＤ変換器２３，２４でのＡＤ変換処理の
精度を向上することができる。又、図２の構成によれ
ば、遅延回路や減算回路を削減でき、無線受信装置の構
成を簡略化できる。
【００３８】（Ｂ）第２実施例 （ａ）トランスバーサル等化器を単純に２分した場合 図５は本発明の第２実施例に係わる無線受信装置の構成
図であり、図２の第１実施例と同一部分には同一符号を
付している。第１実施例と異なる点は、トランスバーサ
ル等化器２５を構成する各ＦＩＲ型フィルタをセンター
タップを境に２つに分離して前方等化器２５Ａと後方等
化器２５Ｂを構成している点である。前方等化器２５Ａ
は、図３の４つのFIR型フィルタ25a-1〜25a-2, 25b-1〜
25b-2をセンタータップを中心に２つに分離した時の前
方タップ係数部分で構成され、後方等化器２５Ｂは後方
タップ係数部分で構成されている。
【００３９】図６は前方等化器２５Ａ及び後方等化器２
５Ｂに分離されたトランスバーサル等化器２５の構成図
である。センタータップ係数α0は前方等化器２５Ａ内
に属する。ただし、FIR型フィルタ25a-11のセンタータ
ップ係数α0はＡＧＣ回路としてトランスバーサル等化
器の外側に出し（図５のＡＧＣ２８、２９）、α0＝１
とされ乗算器は除去されている。
【００４０】前方等化器２５Ａは、タップ係数α-n〜α
-1,α0のFIR型フィルタ25a-11〜25a-21、タップ係数β
-n〜β-1,β0のFIR型フィルタ25b-11〜25b-21、減算器2
5c-1,25d-1を備え、各FIR型フィルタはフォワード型の
構成を備えている。前方等化器２５ＡのFIR型フィルタ2
5a-11、25a-21はそれぞれ、入力されたＩチャンネル8ビ
ットの16QAMデータを遅延部Ｚ-1により順次遅延すると
共に、各遅延部の出力データにタップ係数α-n〜α-1,
α0(FIR型フィルタ25a-11ではα0=1)を乗算し、乗算結
果を加算して出力する。又、FIR型フィルタ25b-11、25b
-21は、入力されたＱチャンネル8ビットの16QAMデータ
を遅延部Ｚ-1により順次シフトすると共に、各遅延部の
出力データにタップ係数β-n〜β-1,β0を乗算し、乗算
結果を加算して出力する。減算器25c-1はＩチャンネル
信号よりＱチャンネル信号を減算することにより、Ｉチ
ャンネル信号に含まれる直交成分（Ｑチャンネル成分）
をキャンセルする。又、減算器25d-1はＱチャンネル信
号よりＩチャンネル信号を減算することにより、Ｑチャ
ンネル信号に含まれる直交成分（Ｉチャンネル成分）を
キャンセルする。
【００４１】後方等化器２５Ｂは、タップ係数α1〜αn
のFIR型フィルタ25a-12〜25a-22, 25b-12〜25b-22と減
算器25c-2,25d-2を備え、各FIR型フィルタ25a-12〜25a-
22, 25b-12〜25b-22はフォワード型の構成を備えてい
る。後方等化器２５ＢのFIR型フィルタ25a-12は、入力
されたＩチャンネル信号を遅延部Ｚ-1により順次シフト
すると共に、各遅延部の出力データにタップ係数α1〜
αnを乗算し、各乗算結果と前方等化器出力とを加算し
て出力する。FIR型フィルタ25a-22は、入力されたＩチ
ャンネル信号を遅延部Ｚ-1により順次シフトすると共
に、各遅延部の出力データにタップ係数α1〜αnを乗算
し、各乗算結果を加算して出力する。又、FIR型フィル
タ25b-12は、入力されたＱチャンネル信号を遅延部Ｚ-1
により順次シフトすると共に、各遅延部の出力データに
タップ係数β1〜βnを乗算し、各乗算結果と前方等化器
出力とを加算して出力する。FIR型フィルタ25b-22は、
入力されたＱチャンネル信号を遅延部Ｚ-1により順次シ
フトすると共に、各遅延部の出力データにタップ係数β
1〜βnを乗算し、各乗算結果を加算して出力する。減算
器25c-2はＩチャンネル信号よりＱチャンネル信号を減
算してＩチャンネル信号に含まれる直交成分（Ｑチャン
ネル成分）をキャンセルし、減算器25d-2はＱチャンネ
ル信号よりＩチャンネル信号を減算してＱチャンネル信
号に含まれる直交成分（Ｉチャンネル成分）をキャンセ
ルする。
【００４２】図６のトランスバーサル等化器２５は図７
に示すように変形することができる。かかる構成にする
と、トランスバーサル等化器２５の出力TOUT(t)は次式 TOUT(t)＝COUT1+COUT2+TIN(t-τ) (4) となる。(4)式を(1)式に代入すると次式 E=COUT1(t)+COUT2(t)・・・(5) が成立する。
【００４３】クロック位相は前方等化器の入力信号（Ｉ
チャンネル信号）の傾きＧの正負と誤差信号Ｅの正負の
ＥＯＲ演算結果を逐次累積して得ることができる。従っ
て、誤差信号Ｅが(5)式で表現されることを考慮する
と、クロック位相検出部４０は、傾きＧと誤差COUT1
とのＥＯＲ演算を行うと共に、傾きＧと誤差COUT2と
のＥＯＲ演算を行い、これら各ＥＯＲ演算結果を加算
し、加算値に基づいて再生クロックの位相信号を作成
するように構成できる。図５のクロック位相検出部４０
は以上のように構成したものであり、３３，４３は傾き
判定部３０から出力される傾き信号Ｇを時間τ遅延する
遅延回路、３４は傾きＧと誤差信号COUT1の符号との排
他的論理和演算を実行するＥＯＲ回路、４４は傾きＧと
誤差信号COUT2の符号との排他的論理和演算を実行する
ＥＯＲ回路、４５は各ＥＯＲ回路出力を加算する加算
器、３５は加算器から出力されるＥＯＲ合成信号を平滑
化してアナログのクロック位相信号ＣＰＳを出力するＲ
Ｃ構成のループフィルタである。以上のように、トラン
スバーサル等化器２５を前方等化器と後方等化器に分離
し、前方、後方の誤差に基づいてクロック位相信号を発
生するため、再生クロックの精度を向上することができ
る。又、第１実施例と同様に、遅延回路や減算回路を削
減でき、無線受信装置の構成を簡略化できる。
【００４４】（ｂ）判定帰還型等化器を用いる例 図５に示した第２実施例のトランスバーサル等化器２５
に替えて判定帰還型等化器を用いることができる。図８
はかかる判定帰還型等化器の構成図であり、図２７に示
す判定帰還型等化器を構成するFIR型フィルタ25a-11,25
a-12内の接続を等化的に若干変形した構成を有してい
る。かかる判定帰還型等化器においても図７のトランス
バーサル等化器と同様に出力TOUT(t)は次式 TOUT(t)＝COUT1+COUT2+TIN(t-τ) (4) で表現でき、判定帰還型等化器の入力信号と出力信号間
の誤差Ｅは次式 E=COUT1(t)+COUT2(t)・・・(5) で与えられる。
【００４５】従って、図８の判定帰還型等化器を図５の
トランスバーサル等化器２５に替えて使用することがで
きる。判定帰還型等化器を用いることにより、等化後の
デジタルデータに含まれるノイズや干渉成分を除去した
データを帰還するため、タップ係数を正しい値に収束さ
せることができ、等化器の能力を向上することができ
る。又、トランスバーサル等化器の場合と同様に前方、
後方の誤差に基づいてクロック位相信号を発生するた
め、再生クロックの精度を向上することができる。
【００４６】（Ｃ）第３実施例 図９は本発明の第３実施例に係わる無線受信装置の構成
図であり、図５の第２実施例と同一部分には同一符号を
付している。第２実施例と異なる点は、傾き判定部を前
方等化器と後方等化器用に別々に設けている点、各傾き
判定部で判定した傾きＧ１，Ｇ２（正="0"、負="1")と
(5)式で与えられる誤差COUT1，COUT2の符号(正="1"、負
="0")とのＥＯＲ演算結果を加算して位相信号ＣＰＳを
作成している点である。
【００４７】図９において、５０は後方等化器２５Ｂの
入力信号の傾きＧ2を求める第２の傾き判定部であり、
前方等化器２５Ａの入力信号（Ｉチャンネル信号Ich）
の傾きＧ1を求める第１の傾き判定部３０と全く同一の
構成を有している。クロック位相検出部４０において、
３３，５３は第１、第２の傾き判定部３０、５０からそ
れぞれ出力される傾き信号Ｇ1，Ｇ2を時間τ遅延する遅
延回路、３４は前方等化器の入力信号の傾きＧ1と誤差
信号COUT1の符号との排他的論理和演算を実行するＥＯ
Ｒ回路、５４は後方等化器の入力信号の傾きＧ2と誤差
信号COUT2の符号との排他的論理和演算を実行するＥＯ
Ｒ回路、５５は各ＥＯＲ回路出力を加算する加算器、３
５は加算器から出力されるＥＯＲ合成信号を平滑化して
アナログの位相信号ＣＰＳを出力するＲＣ構成のループ
フィルタである。
【００４８】クロック位相検出部４０は、傾きＧ1と誤
差COUT1とのＥＯＲ演算を行うと共に傾きＧ2と誤差COUT
2とのＥＯＲ演算を行い、ついで、各ＥＯＲ演算結果を
加算し、加算値に基づいて再生クロックの位相信号ＣＰ
Ｓを作成して出力する。第３実施例のように傾き判定を
前方等化器と後方等化器とで独立に構成すれば、傾き判
定部が１つ増加するが、前方等化器及び後方等化器に応
じた正しい信号の傾きを求めることができ、再生クロッ
クの精度を向上することができる。
【００４９】（Ｄ）第４実施例 （ａ）原理 深いフェージング発生時に、トランスバーサル等化器を
構成するFIR型フィルタのタップ係数が大きくなり、誤
差COUT1,COUT2の値が大きくなる。このようになると、
クロックの位相ずれによる誤差がその中に埋もれ、クロ
ック再生の精度が劣化する。一般的にマルチパスフェー
ジングには、主波より干渉波が遅延しているミニマムフ
ェーズ(MP)と、干渉波より主波の方が遅延しているノン
ミニマムフェーズ(NMP)がある。トランスバーサル等化
器はミニマムフェーズMPの場合、主に後方等化器２５Ｂ
のタップ係数α1〜αnが大きい値を示し、ノンミニマム
フェーズNMPの場合は、主に前方等化器２５Ａのタップ
係数α-1〜α-nが大きくなる。
【００５０】図１０はミニマムフェーズとノンミニマム
フェーズにおけるタップ係数説明図であり、（ａ）は主
波MWと干渉波IWの関係図、（ｂ）はミニマムフェーズ(M
P)の場合の主波及び干渉波のインパルス応答図、（ｃ）
はノンミニマムフェーズ(NMP)の場合の主波及び干渉波
のインパルス応答図である。送信局SSTから受信局RSTに
無線送信している時、主波MWと干渉波IWを合成した波が
受信波となり、このとき、主波MWより干渉波IWが遅れて
いればミニマムフェーズ、主波MWより干渉波IWが進んで
いればノンミニマムフェーズである。ミニマムフェーズ
(MP)の場合の主波MW及び干渉波IWのインパルス応答はそ
れぞれ（ｂ）に示すようになり、＋側のタップ係数(後
方タップ係数)α1〜αnが−側のタップ係数(前方タップ
係数)α-1〜α-nより大きくなる。すなわち、ミニマム
フェーズの場合には、トランスバーサル等化器の後方等
化器２５Ｂのタップ係数が大きくなる。
【００５１】逆にノンミニマム(NMP)の場合は、（ｃ）
に示すように、−側のタップ係数α- 1〜α-nが＋側のタ
ップ係数α1〜αnより大きくなる。すなわち、ノンミニ
マムフェーズの場合には、トランスバーサル等化器の前
方等化器２５Ａのタップ係数が大きくなる。ところで、
フェージング時、タップ係数が小さい方の誤差信号を利
用して位相制御を行えばクロック再生の精度劣化を抑え
ることができる。そこで、第４実施例では、フェージン
グがどちらのフェーズであるか識別し、識別フェーズに
基づいてタップ係数値が小さ方の等化器の誤差信号を用
いて位相制御し、これにより、クロック再生の精度劣化
を抑え、深いフェージングに耐えれるようにする。
【００５２】（ｂ）構成 図１１は本発明の第４実施例に係わる無線受信装置の構
成図であり、図５の第２実施例と同一部分には同一符号
を付している。第２実施例と異なる点は、フェージング
の有無及びフェージング状態に基づいて位相信号作成に
使用するＥＯＲ出力信号を切り替えている点である。図
中、６１はセレクタであり、３入力／１出力の構成を有
し、フェージングの発生の有無及びフェージング時のフ
ェーズ（MN,NMN)に基づいて所定の入力を選択して出力
するようになっている。セレクタ６１のＡ端子には傾き
Ｇと誤差COUT1とのＥＯＲ演算結果が入力され、Ｂ端子
には傾きＧと誤差COUT2とのＥＯＲ演算結果が入力さ
れ、Ｃ端子には各ＥＯＲ演算結果を加算した加算値が入
力されている。６２はフェージングの発生の有無及びフ
ェージング時におけるフェーズ(MP,NMP)を識別するフェ
ーズ判定部である。
【００５３】セレクタ６１は、(1) フェージング状態で
なければ、図５の第２実施例と同様に各ＥＯＲ回路３
４，４４の演算結果を加算した加算値を出力し、(2) ミ
ニマムフェーズ(MP)であれば、Ａ端子に入力された傾き
Ｇと誤差COUT1とのＥＯＲ演算結果(ＥＯＲ回路３４の演
算結果)を出力し、(3) ノンミニマムフェーズ(NMP)であ
れば、Ｂ端子に入力された傾きＧと誤差COUT2とのＥＯ
Ｒ演算結果(ＥＯＲ回路４４の演算結果)を出力する。こ
れにより、ループフィルタ部３５はセレクタ６１の出力
信号を平滑化して位相信号ＣＰＳを発生する。以上のよ
うに、第４実施例によれば、フェージング状態であって
もフェーズ(MP、NMP)を識別し、識別フェーズに基づい
てタップ係数値が小さ方の誤差信号を用いて位相制御す
るようにしたから、再生クロックの精度劣化を抑えるこ
とができ、しかも、深いフェージングに耐えられるよう
にできる。なお、図９の第３実施例にセレクタ６１、フ
ェーズ判定部６２を設け、フェージングの有無及びフェ
ージング状態に基づいて位相信号作成に使用するＥＯＲ
出力信号を切り替えるように構成することもできる。
【００５４】（ｃ）フェーズ判定部 (c-1) 第１のフェーズ判定部 ミニマムフェーズ（MP)かノンミニマムフェーズ(NMP)か
の判定にはトランスバーサル等化器のタップ係数を利用
できる。既に説明したように、ミニマムフェーズ（MP)
では後方等化器２５Ｂのタップ係数が大きな値になり、
ノンミニマムフェーズ(NMP)では前方等化器２５Ａのタ
ップ係数が大きな値になる。これを利用して、前方等化
器２５Ａにおける１以上のタップ係数の絶対値の合計値
Ａと後方等化器２５Ｂの対応する１以上のタップ係数の
絶対値の合計値Ｂを比較することで、ミニマムフェーズ
（MP)であるか、ノンミニマムフェーズ(NMP)であるかを
判別する。
【００５５】図１２はかかる原理に基づいてフェーズを
判定するフェーズ判定部６２の構成図であり、６２ａは
前方等化器２５Ａのタップ係数α-1〜α-n，β-1〜β-n
の絶対値を求め、その合計値Ａを出力する演算回路、６
２ｂは後方等化器２５Ｂのタップ係数α1〜αn，β1〜
βnの絶対値を求め、その合計値Ｂを出力する演算回
路、６２ｃは合計値Ａ，Ｂの大小を比較する比較器であ
る。各演算回路６２ａ，６２ｂにおいて、ABSは絶対値
回路であり、タップ係数とその符号（最上位ビットMSB)
を乗算して絶対値を出力するもの、ADDは各絶対値回路
出力を加算する加算器である。比較器６２ｃは合計値
Ａ，Ｂの大小を比較し、Ａ＜Ｂであり、その差が設定
値以上のとき、ミニマムフェーズ（MP)であると判定
し、Ａ＞Ｂであり、その差が設定値以上のとき、ノン
ミニマムフェーズ（NMP)であると判定し、合計値Ａ，
Ｂがほぼ等しい場合は、フェージングが発生していない
状態であると判定し、判定結果をセレクタ６１に入力す
る。以上では、直交側の係数βｉも考慮したが同相側の
係数のみを用いてフェーズ判定を行うことができる。
又、絶対値の取り方は一例であり、限定するものではな
い。
【００５６】(c-2) 第２のフェーズ判定部 ミニマムフェーズ（MP)であれば、後方等化器２５Ｂの
第１タップ係数α1が大きくなるため、その影響で第２
タップ係数α2も同一符号になる。又、ノンミニマムフ
ェーズ（NMP)であれば、前方等化器２５Ａの第１タップ
係数α-1が大きくなるため、その影響で第２タップ係数
α-2も同一符号になる。図１０(b),(c)では第１番目と
第２番目のタップ係数α1,α2;α-1,α-2の符号が異な
るようにみえるが、第２番目のタップ係数値は小さい。
そして、実際の制御では第１番目のタップ係数α1,α-1
が大きくなるため、その等価残差が第２番目のタップ係
数α 2,α-2に影響し、図１０（b),(c)に示す値より実際
には大きくなり、同符号になる。
【００５７】以上より、前方等化器２５Ａにおける１番
目と２番目のタップ係数の符号が同一であるか、後方等
化器２５Ｂにおける１番目と２番目のタップ係数の符号
が同一であるか判定することにより、フェージング発生
の有無及びミニマムフェーズ（MP)であるか、ノンミニ
マムフェーズ(NMP)であるかを判別できる。図１３はか
かる原理によりフェーズ判定を行うフェーズ判定部の構
成図である。図中、６２ｄは第１の符号一致演算回路
で、前方等化器２５ＡにおけるＩチャンネル側の第１、
第２タップ係数α-1,α-2の符号（最上位ビットMSB)が
一致しているか、及びＱチャンネル側の第１、第２タッ
プ係数β-1,β-2の符号が一致しているか調べ、一方が
一致している時に”１”を、いずれも一致していない場
合に”０”を出力する。６２ｅは第２の符号一致演算回
路で、後方等化器２５ＢにおけるＩチャンネル側の第
１、第２タップ係数α1,α2の符号が一致しているか、
及びＱチャンネル側の第１、第２タップ係数β1,β2の
符号が一致しているか調べ、一方が一致している時に”
１”を、いずれも一致していない場合に”０”を出力す
る。６２ｆは第１、第２の符号一致演算回路６２ｄ，６
２ｅの出力Ａ，Ｂに基づいてフェージング発生の有無及
びミニマムフェーズ（MP)、ノンミニマムフェーズ(NMP)
を判別する比較器である。各演算回路６２ｄ，６２ｅに
おいて、ＥＯＲ′は排他的論理和演算結果の否定値を出
力する論理回路、ＯＲはオアゲートである。
【００５８】比較器６２ｆは各演算回路出力Ａ，Ｂを比
較し、Ａ＝０，Ｂ＝１であれば、ミニマムフェーズ
（MP)であると判定し、Ａ＝１，Ｂ＝０であれば、ノ
ンミニマムフェーズ（NMP)であると判定し、Ａ，Ｂが
その他の状態であれば、フェージングが発生していない
と判定し、判定結果をセレクタ６１に入力する。図１３
では、α、β両方を使用しているが、簡易的にαだけで
行う事も可能である。
【００５９】（Ｅ）第５実施例 図１４は本発明の第５実施例に係わる無線受信装置の構
成図であり、図５の第２実施例と同一部分には同一符号
を付している。第２実施例と異なる点は、(1)前方等化
器２５Ａから出力される信号（後方等化器２５Ｂの入力
信号）の傾きＧ 2を求める傾き判定部を設けている点、
(2) 後方等化器２５Ｂから出力されるＩチャンネル信号
の最終的な誤差Ｅと後方等化器２５Ｂの入力信号の傾き
Ｇ2を掛け合わせ、その結果を用いて位相制御している
点である。図１４において、７０は前方等化器２５の出
力信号（後方等化器２５Ｂの入力信号）の傾きＧ2を求
める傾き判定部であり、前方等化器の入力信号（Ｉチャ
ンネル信号Ich）の傾きＧ1を求める第１の傾き判定部３
０と全く同一の構成を有している。クロック位相検出部
４０において、７１は傾き判定部７０から出力される傾
き信号Ｇ2を時間τ遅延する遅延回路、７２は後方等化
器２５Ｂから出力されるＩチャンネル信号の誤差Ｅと後
方等化器２５Ｂの入力信号の傾きＧ2との排他的論理和
演算を実行して演算結果を出力するＥＯＲ回路、７３は
各ＥＯＲ回路３４，４４，７２の演算結果を加算してル
ープフィルタ部３５に入力する加算器である。
【００６０】16QAMにおいて、Ｉチャンネル信号、Ｑチ
ャンネル信号をそれぞれ８ビットで表現すると、上位２
ビットがデータを表し、下位６ビットが波形歪等による
誤差を表す。上位２ビットの識別スレショールドとデジ
タルデータの関係は図１５（ａ）に示すようになり、デ
ジタルデータの第３ビット（エラービット）Ｅが”１”
であればＩチャンネル信号は識別スレショールド値ＴＨ
1，ＴＨ2の中間値（理想値）Ｖmより大きくなり、Ｅ
＝”０”であれば中間値Ｖmより小さくなる。再生クロ
ックのタイミングｔ0におけるＩチャンネル信号の中間
値Ｖmからの偏差ｅは、理想クロック（シンボルデータ
クロック）からの位相ずれΔｔにより生じるものであ
る。従って、偏差ｅが零となるように位相制御をΔｔだ
け行えば良い。
【００６１】今、後方等化器２５Ｂより得られるＩチャ
ンネル信号が図１５（ｂ）の一点鎖線で示すようになっ
ているものとすれば（エラービットＥ＝”１”）、位相
ずれはΔｔであり、再生クロックの位相はシンボルデー
タクロックよりΔｔ進んでいる。従って、再生クロック
の位相を遅らす方向に制御する必要がある。すなわち、
Ｉチャンネル信号の傾きＧ2が正（Ｇ2＝０）で、エラー
ビットＥが”１”の場合にはＩチャンネル信号の位相が
進んでいることを意味し、Ｉチャンネル信号の位相を遅
らせるように制御する必要がある（位相シフト方向は遅
れ方向＝”１”）。・・・Ａ
【００６２】一方、後方等化器２５Ｂより得られるＩチ
ャンネル信号が図１５（ｂ）の点線で示すようになって
いるものとすれば（エラービットＥ＝”０”）、位相ず
れはΔｔであり、再生クロックの位相はシンボルデータ
クロックよりΔｔ遅れている。従って、再生クロックの
位相を進ませる方向に制御する必要がある。すなわち、
Ｉチャンネル信号の傾きＧ2が正（Ｇ2＝０）で、エラー
ビットＥが”０”の場合にはＩチャンネル信号の位相が
遅れていることを意味し、Ｉチャンネル信号の位相を進
ませるように制御する必要がある（位相シフト方向は進
み方向＝”０”）。・・・Ｂ 以上のＡ，Ｂをまとめると、図１５（ｂ）の表に示すよ
うになる。以上は、Ｉチャンネル信号の傾きＧ2が正の
場合であるが、負の場合（Ｇ2＝”１”）には図１５
（ｃ）の表に示すようになる。以上より、正の傾斜を”
０”、負の傾斜を”１”と表現し、進み位相シフトを”
０”、遅れ位相シフトを”１”とすれば、傾斜Ｇ2とエ
ラービットＥの排他的論理和を演算し、演算結果が”
０”であれば位相を進ませ、”１”であれば位相を遅ら
せるように制御すればよいことになる。
【００６３】以上より、図１４において、傾き判定部７
０は後方等化器２５Ｂに入力するＩチャンネル信号の傾
きＧ2を求め、ＥＯＲ回路７２は傾きＧ2と後方等化器２
５Ｂから出力されるＩチャンネル信号のエラービットＥ
との排他的論理和演算を実行して演算結果を出力し、加
算器７３は各ＥＯＲ回路３４，４４，７２の演算結果を
加算してループフィルタ部３５に入力する。ループフィ
ルタ部３５は加算器７３から入力した加算値を平滑化し
て位相信号ＣＰＳを発生し、クロック再生回路２７は該
位相信号ＣＰＳに基づいて位相ずれΔｔが零となるよう
に再生クロックの位相を制御する。尚、加算器４５の出
力ＡとＥＯＲ回路７２の出力Ｂに適当な重み付けをして
加算器７３で加算して出力するように構成することもで
きる。第５実施例によれば、Ｉチャンネル信号の最終的
な誤差Ｅと後方等化器２５Ｂに入力するＩチャンネル信
号の傾きＧ2を掛け合わせ、その結果を用いて位相制御
しているため、再生クロックの位相精度を向上すること
ができ、深いフェージングに対する耐力が向上すること
ができる。
【００６４】（Ｆ）第６実施例 再生クロックＣＬＫの位相が理想点からずれるとタップ
係数が変化する。このタップ係数値の変化は（-α1+α
-1）で表される。そこで、第６実施例ではこの成分を用
いて位相制御することにより再生クロックの位相精度の
向上を図る。図１６はクロック位相のずれが（-α1＋α
-1）で表される理由の説明図である。クロック位相が進
んでいる場合、インパルス応答は図１６（ａ）に示すよ
うになり、トランスバーサル等化器２５のタップ係数α
1，α-1について次式 -α1＋α-1＞０ が成立する。又、クロック位相が遅れている場合、イン
パルス応答は図１６（ｂ）に示すようになり、トランス
バーサル等化器２５のタップ係数α1，α-1について次
式 -α1＋α-1＜０ が成立する。以上より、クロック位相の進み／遅れに応
じて-α1＋α-1の符号が変化すると共に、進み／遅れ量
に応じて-α1＋α-1の値が変化する。換言すれば、-α1
＋α-1は再生クロックＣＬＫの位相ずれを示す。
【００６５】図１７は本発明の第６実施例に係わる無線
受信装置の構成図であり、図５の第２実施例と同一部分
には同一符号を付している。第６実施例において、第２
実施例と異なる点は、(1) -α1＋α-1を演算する点、
(2) 第２実施例のループフィルタ入力に-α1＋α-1を加
算して位相制御する点である。クロック位相検出部４０
における符号反転部８１は、後方等化器２５Ｂの第１タ
ップ係数α1の符号を反転し、加算器８２は-α1＋α-1
を演算する。加算器８３はＥＯＲ回路３４、４４の演算
結果に-α1＋α-1を加算してループフィルタ部３５に入
力する。ループフィルタ部３５は加算器８３から入力し
た加算値を平滑化して位相信号ＣＰＳを発生し、クロッ
ク再生回路２７は該位相信号ＣＰＳに基づいて位相ずれ
Δｔが零となるように再生クロックの位相を制御する。
この場合、加算器４５の出力Ａと加算器８２の出力Ｂに
適当な重み付けをして加算器８３で加算して出力するよ
うに構成することができる。第６実施例によれば、第２
実施例のループフィルタ入力に更に（-α1＋α-1）を加
えて位相制御するため再生クロックの位相精度を向上す
ることができる。
【００６６】（Ｇ）第７実施例 （ａ）原理 直交側タップ係数は、一般的にクロック位相を示す値と
して利用できない。しかし、深いフェージングが発生し
た時に利用できるようになる。これは以下の理由による
ものである。すなわち、QAMの復調は入力IF信号A(t)に
同期したローカル周波数ωで直交検波することにより行
っており、 Ichベースバンド信号→A(t)・cos(ωt) Qchベースバンド信号→A(t)・sin(ωt) である。一方、フェージング時には時間差τの信号が合
成される。このため、 Ichベースバンド信号→A(t)・cos(ωt)+A(t+τ)・cos
(ω(t+τ)) Qchベースバンド信号→A(t)・sin(ωt)+A(t+τ)・sin
(ω(t+τ)) となる。
【００６７】A(t+τ)は図１０(b), (c)に示す干渉波と
主波のインパルス応答のずれを意味している。cos(ω(t
+τ))，sin(ω(t+τ))の部分は、I,Qの直交位相面に対
する回転を意味し、深いフェージング時にはこの位相回
転部分が無視できなくなり、直交側のタップ係数βが変
化する。特にフェージング位置がセンターからずれてい
ると、この位相回転成分が大きくなる。以上より、β
1＞β-1であれば、＋（β1＋β-1）をループフィルタ入
力に加算し、β1＜β-1であれば、−（β1＋β-1）を
ループフィルタ入力に加算して位相制御する。
【００６８】（ｂ）構成 図１８は本発明の第７実施例に係わる無線受信装置の構
成図であり、上記原理に従って位相制御する機能を備え
ており、図１７の第６実施例と同一部分には同一符号を
付している。第７実施例は、第６実施例のループフィル
タ入力に±（β 1＋β-1）を加えて位相制御する点で第
６実施例と異なる。クロック位相検出部４０において、
９１はタップ係数β1，β-1の大小を比較する比較部、
９２は（β1＋β-1）を演算する加算器、９３はβ1＞β
-1であれば、（β1＋β-1）を出力し、β1＜β-1であれ
ば、−（β1＋β-1）を出力するセレクタ、９４はセレ
クタ９３の出力±（β1＋β-1）と（-α1＋α-1）を加
算してて出力する加算器である。
【００６９】クロック位相検出部４０における符号反転
部８１は、後方等化器２５Ｂの第１タップ係数α1の符
号を反転し、加算器８２は-α1＋α-1を演算する。比較
器９１はタップ係数β1，β-1の大小を比較し、加算器
９２は（β1＋β-1）を演算し、セレクタ９３はβ1＞β
-1であれば、（β1＋β-1）を出力し、β1＜β-1であれ
ば、−（β1＋β-1）を出力し、加算器９４は±（β1＋
β-1）と（-α1＋α-1）を加算し、加算器８３はＥＯＲ
回路３４、４４の演算結果に±（β1＋β-1）＋（-α1
＋α-1）を加算してループフィルタ部３５に入力する。
ループフィルタ部３５は加算器８３から入力した加算値
を平滑化して位相信号ＣＰＳを発生し、クロック再生回
路２７は該位相信号ＣＰＳに基づいて位相ずれΔｔが零
となるように再生クロックの位相を制御する。
【００７０】この場合、加算器４５の出力Ａと加算器９
４の出力Ｂに適当な重み付けをして加算器８３で加算
し、又、加算器８２の出力Ｃとセレクタ９３の出力Ｄに
適当な重み付けをして加算器９４で加算して出力するよ
うに構成することができる。第７実施例によれば、第６
実施例のループフィルタ入力に更に±（β1＋β-1）を
加えて位相制御するため、フェージングが深い場合であ
っても再生クロックの位相精度を向上することができ
る。以上では、トランスバーサル等化器をＦＩＲフィル
タで構成した場合について説明したが、他のデジタルフ
ィルタであってもよい。以上、本発明を実施例により説
明したが、本発明は請求の範囲に記載した本発明の主旨
に従い種々の変形が可能であり、本発明はこれらを排除
するものではない。
【００７１】
【発明の効果】以上本発明によれば、トランスバーサル
等化器を構成するデジタルフィルタたとえばＦＩＲフィ
ルタのセンタータップ係数α0を零とみなした時の該Ｆ
ＩＲ型フィルタの出力信号を、トランスバーサル等化器
の入出力信号間の誤差信号として出力し、等化器の入力
信号の傾きと誤差信号を用いてクロックの位相信号を出
力するようにしたから、クロック再生回路から出力する
再生クロックをアイパターンの開口部が最も大きく開く
最適な位相に一致させることができ、これにより、各Ａ
Ｄ変換器でのＡＤ変換処理の精度を向上することができ
る。しかも、遅延回路や減算回路を削減でき、無線受信
装置の構成を簡略化できる。
【００７２】本発明によれば、トランスバーサル等化器
を前方等化器と後方等化器に分離し、前方、後方の誤差
に基づいてクロック位相信号を発生するようにしたか
ら、再生クロックの精度を向上することができる。又、
前方等化器を構成するＦＩＲ型フィルタのタップ係数α
0を零とみなした時の該ＦＩＲ型フィルタの出力信号
を、前方等化器の入出力信号間の誤差信号（第１の誤差
信号）とし、後方等化器のＦＩＲ型フィルタに入力され
る前方等化器の出力信号を零とみなした時の該ＦＩＲ型
フィルタの出力信号を、後方等化器の入出力信号間の誤
差信号（第２の誤差信号）としたから遅延回路や減算回
路を削減でき、無線受信装置の構成を簡略化できる。
【００７３】本発明によれば、傾き判定を前方等化器と
後方等化器とで独立に構成したから、傾き判定部が１つ
増加するが、前方等化器及び後方等化器に応じた正しい
信号の傾きを求めることができ、再生クロックの精度を
向上することができる。本発明によれば、フェージング
状態であってもフェーズ(MP、NMP)を識別し、識別フェ
ーズに基づいて、前方等化器及び後方等化器のうちタッ
プ係数値が小さ方の誤差信号を用いて位相制御するよう
にしたから、再生クロックの精度劣化を抑えることがで
き、しかも、深いフェージングに耐えられるようにでき
る。本発明によれば、Ｉチャンネル信号の最終的な誤差
Ｅと後方等化器に入力するＩチャンネル信号の傾きＧ2
を掛け合わせ、その結果をループフィルタ部に入力して
位相信号を発生するようにしているため、再生クロック
の位相精度を向上することができ、又、深いフェージン
グに対する耐力を向上することができる。
【００７４】本発明によれば、ループフィルタ入力に更
に（-α1＋α-1）を加えて位相制御するため再生クロッ
クの位相精度を向上することができる。本発明によれ
ば、ループフィルタ入力に（-α1＋α-1）のほかに±
（β1＋β- 1）を加えて位相制御するため、フェージン
グが深い場合であっても再生クロックの位相精度を向上
することができる。
【図面の簡単な説明】
【図１】本発明の原理図構成図である。
【図２】本発明の第１実施例の無線受信装置の構成図で
ある。
【図３】トランスバーサル等化器の構成図である。
【図４】実際のトランスバーサル等化器の構成図であ
る。
【図５】本発明の第２実施例の無線受信装置の構成図で
ある。
【図６】前方等化器と後方等化器に分離した場合のトラ
ンスバーサル等化器の構成図である。
【図７】前方等化器と後方等化器に分離した場合の実際
のトランスバーサル等化器の構成図である。
【図８】本発明の判定帰還型等化器の構成図である。
【図９】本発明の第３実施例の無線受信装置の構成図で
ある。
【図１０】ミニマムフェーズとノンミニマムフェーズ状
態における係数説明図である。
【図１１】フェージングに対応可能な第４実施例の無線
受信装置の構成である。
【図１２】フェーズ判定部の構成図である。
【図１３】別のフェーズ判定部の構成図である。
【図１４】本発明の第５実施例の無線受信装置の構成図
である。
【図１５】位相算出処理の説明図である。
【図１６】クロック位相のずれと（−α1＋α-1）の関
係説明図である。
【図１７】本発明の第６実施例の無線受信装置の構成図
である。
【図１８】本発明の第７実施例の無線受信装置の構成図
である。
【図１９】従来の多重無線装置の受信部の構成図であ
る。
【図２０】トランスバーサル等化器の構成図である。
【図２１】識別スレショールド値とデジタルデータの関
係である。
【図２２】トランスバーサルフィルタ例（５タップの場
合）である。
【図２３】トランスバーサル等化器の詳細な構成であ
る。
【図２４】Ｉチャンネル信号の傾きが正の場合における
クロック位相制御説明図である。
【図２５】Ｉチャンネル信号の傾きが負の場合における
クロック位相制御説明図である。
【図２６】判定帰還型等化器を含む従来例である。
【図２７】前方ＴＡＰと後方ＴＡＰの構成例である。
【符号の説明】 ２２・・直交復調部 ２３，２４・・ＡＤ変換器 ２５・・トランスバーサル等化器 ２５Ａ・・前方等化器 ２５Ｂ・・後方等化器 ２６・・クロック位相信号発生部 ２７・・クロック再生回路 ３０・・傾き判定部 ４０・・クロック位相検出部

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 多値直交変調信号を復調した直交復調信
    号に含まれるシンボルクロックに同期したクロックを再
    生し、該再生クロックの発生タイミングで直交復調信号
    をＡＤ変換し、ＡＤ変換により得られたデータをトラン
    スバーサル等化器を介して出力する無線受信装置におい
    て、 シンボルクロックに同期したクロックを発生するクロッ
    ク再生回路、 前記トランスバーサル等化器に入力される同相信号（Ｉ
    チャンネル信号）、直交信号（Ｑチャンネル信号）の一
    方の信号の傾きを求める傾き判定部、 前記一方の信号が入力されるトランスバーサル等化器を
    構成するフィルタにおけるセンタータップ係数α0を零
    とみなした時の該フィルタの出力信号を、トランスバー
    サル等化器の入出力信号間の信号遅延時間を考慮した誤
    差信号として出力する手段、 前記傾きと誤差信号を用いて再生クロックのシンボルク
    ロックに対する位相差に応じた位相信号を出力するクロ
    ック位相検出部、を備え、クロック再生回路は前記位相
    信号に基づいて再生クロックの位相を制御し、ＡＤ変換
    器は該再生クロックの発生タイミングで直交復調信号を
    ＡＤ変換してトランスバーサル等化器を介して出力する
    ことを特徴とする無線受信装置。
  2. 【請求項２】 前記クロック位相検出部は、 前記傾きの正負と誤差信号の正負の組み合わせに基づい
    てクロック位相差に応じた位相信号を出力する回路を備
    えたことを特徴とする請求項１記載の無線受信装置。
  3. 【請求項３】 多値直交変調信号を復調した直交復調信
    号に含まれるシンボルクロックに同期したクロックを再
    生し、該再生クロックの発生タイミングで直交復調信号
    をＡＤ変換し、前方等化器と後方等化器を備えた等化回
    路を介してＡＤ変換により得られたデータを出力する無
    線受信装置において、 シンボルクロックに同期したクロックを発生するクロッ
    ク再生回路、 前方等化器に入力される同相信号（Ｉチャンネル信
    号）、直交信号（Ｑチャンネル信号）の一方の信号の傾
    きを求める傾き判定部、 前方等化器を構成するフィルタのタップ係数α0を零と
    みなした時の該フィルタの出力信号を、前方等化器の入
    出力信号間の誤差信号（第１の誤差信号）とする手段、 後方等化器のフィルタに入力される前方等化器の出力信
    号を零とみなした時の該フィルタの出力信号を、後方等
    化器の入出力信号間の誤差信号（第２の誤差信号）とす
    る手段、 前記傾きと各誤差信号を用いて再生クロックのシンボル
    クロックに対する位相差に応じた位相信号を出力するク
    ロック位相検出部、を備え、クロック再生回路は前記位
    相信号に基づいて再生クロックの位相を制御し、ＡＤ変
    換器は該再生クロックの発生タイミングで直交復調信号
    をＡＤ変換して等化回路を介して出力することを特徴と
    する無線受信装置。
  4. 【請求項４】前記等化回路は前方等化器と後方等化器を
    備えた判定帰還型等化器であることを特徴とする請求項
    ３記載の無線受信装置。
  5. 【請求項５】 前記クロック位相検出部は、 前記傾きの正負と第１の誤差信号の正負の組み合わせに
    基づいてクロック位相差に応じた第１の信号を出力する
    第１の回路、 前記傾きの正負と第２の誤差信号の正負の組み合わせに
    基づいてクロック位相差に応じた第２の信号を出力する
    第２の回路、 第１、第２の信号を合成して位相信号を出力する合成回
    路を備えたことを特徴とする請求項３記載の無線受信装
    置。
  6. 【請求項６】 クロック位相検出部は、更に、 干渉波が主波より遅れているミニマムフェージング状態
    であるか、主波が干渉波より遅れているノンミニマムフ
    ェージング状態にあるか判定するフェージング状態判定
    部、 フェージング判定結果に基づいて第１、第２の信号を選
    択的に合成回路に入力し、あるいは、第１、第２の信号
    の重み付けを変えて合成回路に入力する手段、を備えた
    ことを特徴とする請求項５記載の無線受信装置。
  7. 【請求項７】 前記フェージング状態判定部は、前方等
    化器における１以上のタップ係数の絶対値の合計値Ａと
    後方等化器の対応する１以上のタップ係数の絶対値の合
    計値Ｂを比較することによりフェージング状態を判定す
    ることを特徴とする請求項６記載の無線受信装置。
  8. 【請求項８】 前記フェージング状態判定部は、前方等
    化器における１番目と２番目のタップ係数の符号が同一
    であるか、後方等化器における１番目と２番目のタップ
    係数の符号が同一であるか判定することにより、フェー
    ジング状態を識別することを特徴とする請求項６記載の
    無線受信装置。
  9. 【請求項９】 前記クロック位相検出部は、 後方等化器の入力信号の傾きを求める傾き判定部と、 前記前方等化器の入力信号の傾きの正負と第１の誤差信
    号の正負の組み合わせに基づいてクロック位相差に応じ
    た第１の信号を出力する第１の回路、 交付等化器の入力信号の傾きの正負と第２の誤差信号の
    正負の組み合わせに基づいてクロック位相差に応じた第
    ２の信号を出力する第２の回路、 第１、第２の信号を合成して位相信号を出力する合成化
    回路を備えたことを特徴とする請求項３記載の無線受信
    装置。
  10. 【請求項１０】 前記クロック位相検出部は、後方等化
    器の入力信号の傾きと後方等化器の出力信号に含まれる
    誤差とに基づいて前記位相信号の値を制御することを特
    徴とする請求項３記載の無線受信装置。
  11. 【請求項１１】 前記クロック位相検出部は、 前記前方等化器の入力信号の傾きの正負と第１の誤差信
    号の正負の組み合わせに基づいてクロック位相差に応じ
    た第１の信号を出力する第１の回路、 前記前方等化器の入力信号の傾きの正負と第２の誤差信
    号の正負の組み合わせに基づいてクロック位相差に応じ
    た第２の信号を出力する第２の回路、 後方等化器の入力信号の傾きを求める傾き判定部、 後方等化器の入力信号の傾きの正負と後方等化器の出力
    信号に含まれる誤差とに基づいてクロック位相差に応じ
    た第３の信号を出力する第３の回路、 第１、第２、第３の信号を合成して位相信号を出力する
    合成回路を備えたことを特徴とする請求項１０記載の無
    線受信装置。
  12. 【請求項１２】 前記一方の信号を同相信号とし、前方
    等化器におけるフィルタの第１番目のタップ係数値と後
    方等化器におけるフィルタの第１番目のタップ係数値の
    符号を反転したものを加算し、加算値に基づいて前記ク
    ロック位相検出部は前記位相信号の値を制御することを
    特徴とする請求項３記載の無線受信装置。
  13. 【請求項１３】 前方等化器の直交第１番目のタップ係
    数β-1と後方等化器の直交第１番目のタップ係数β1を
    加算すると共に、これらタップ係数β-1，β1の大小を
    比較し、β1＜β-1の場合には前記加算値の符号を反転
    した値に基づいて、β1＞β-1の場合には前記加算値に
    基づいて、前記クロック位相検出部は前記位相信号の値
    を制御することを特徴とする請求項１２記載の無線受信
    装置。
JP9233748A 1997-08-29 1997-08-29 無線受信装置 Withdrawn JPH1174942A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9233748A JPH1174942A (ja) 1997-08-29 1997-08-29 無線受信装置
US09/022,955 US6175591B1 (en) 1997-08-29 1998-02-12 Radio receiving apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9233748A JPH1174942A (ja) 1997-08-29 1997-08-29 無線受信装置

Publications (1)

Publication Number Publication Date
JPH1174942A true JPH1174942A (ja) 1999-03-16

Family

ID=16959967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9233748A Withdrawn JPH1174942A (ja) 1997-08-29 1997-08-29 無線受信装置

Country Status (2)

Country Link
US (1) US6175591B1 (ja)
JP (1) JPH1174942A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025212A1 (ja) * 2004-08-30 2006-03-09 Nec Corporation クロック再生回路
JP2007195075A (ja) * 2006-01-20 2007-08-02 Fujitsu Ltd 復調回路および復調方法
JP2015015655A (ja) * 2013-07-05 2015-01-22 日本無線株式会社 干渉抑圧回路及び干渉抑圧方法
JP2021197728A (ja) * 2020-06-09 2021-12-27 インテル コーポレイション 分散性導波路のクロストークの緩和

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3676576B2 (ja) * 1998-07-17 2005-07-27 富士通株式会社 自動遅延等化器及び自動遅延等化方法並びに自動遅延・振幅等化器及び自動遅延・振幅等化方法
US20030007583A1 (en) * 2001-04-30 2003-01-09 Hilton Howard E. Correction of multiple transmission impairments
US6944244B2 (en) 2001-09-18 2005-09-13 Thomson Licensing S.A. Mechanism for OFDM equalizer tap initialization using an adaptive algorithm
US6904081B2 (en) * 2002-08-30 2005-06-07 Motorola, Inc. Spread spectrum receiver apparatus and method
US8229048B2 (en) * 2007-09-11 2012-07-24 Oracle America, Inc. Use of emphasis to equalize high speed signal quality
US8107918B2 (en) 2008-04-11 2012-01-31 Zoran Corporation Broadband tuner for very wide signal conversion
EP2523412B1 (en) * 2011-05-11 2018-09-26 Samsung Electronics Co., Ltd. Apparatus and method for soft demapping
US10135424B2 (en) * 2015-02-27 2018-11-20 Microchip Technology Germany Gmbh Digital filter with confidence input
US10277203B2 (en) 2015-02-27 2019-04-30 Microchip Technology Germany Gmbh Digital filter with confidence input
JP6950594B2 (ja) * 2018-03-09 2021-10-13 富士通株式会社 信号処理回路及び光受信装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5001727A (en) * 1989-02-15 1991-03-19 Terra Marine Engineering, Inc. Carrier and data recovery and demodulation system
US5067137A (en) * 1989-03-31 1991-11-19 Nec Corporation Adjacent channel interference canceller with means for minimizing intersymbol interference
JP3403849B2 (ja) 1995-03-17 2003-05-06 富士通株式会社 多重無線装置の受信部に設けられるクロック位相検出回路及びクロック再生回路
US5675612A (en) * 1995-07-13 1997-10-07 Telefonaktiebolaget Lm Ericsson Method and apparatus for timing recovery

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006025212A1 (ja) * 2004-08-30 2006-03-09 Nec Corporation クロック再生回路
US7924962B2 (en) 2004-08-30 2011-04-12 Nec Corporation Clock regeneration circuit technical field
JP2007195075A (ja) * 2006-01-20 2007-08-02 Fujitsu Ltd 復調回路および復調方法
KR100769868B1 (ko) 2006-01-20 2007-10-25 후지쯔 가부시끼가이샤 복조 회로 및 복조 방법
JP2015015655A (ja) * 2013-07-05 2015-01-22 日本無線株式会社 干渉抑圧回路及び干渉抑圧方法
JP2021197728A (ja) * 2020-06-09 2021-12-27 インテル コーポレイション 分散性導波路のクロストークの緩和

Also Published As

Publication number Publication date
US6175591B1 (en) 2001-01-16

Similar Documents

Publication Publication Date Title
US5353306A (en) Tap-weight controller for adaptive matched filter receiver
JP3616706B2 (ja) 交差偏波間干渉補償機能を備えた復調器
JPH06508244A (ja) Ｔｄｍａ通信システムにおいて搬送周波数オフセット補償を行う方法および装置
JPH1174942A (ja) 無線受信装置
AU615864B2 (en) Demodulator with composite transversal equalizer and eye detection clock synchronizer
JP3404228B2 (ja) クロック位相検出回路
JP2007195075A (ja) 復調回路および復調方法
EP0122637A2 (en) Automatic adaptive equalizer
EP1222745B1 (en) Timing recovery circuit in QAM modems
US7924962B2 (en) Clock regeneration circuit technical field
WO2007043124A9 (ja) オーバーサンプリング・トランスバーサル等化器
JP3489493B2 (ja) シンボル同期装置および周波数ホッピング受信装置
US20020167999A1 (en) Equalizer, receiver, and equalization method and reception method
JP4438581B2 (ja) 復調装置及び復調方法
JP2838962B2 (ja) 搬送波再生方式
JPH11103326A (ja) 復調器
JP3518429B2 (ja) デジタルｐｌｌ装置およびシンボル同期装置
JPH05327411A (ja) 復調装置
JPH0818492A (ja) 遅延量推定型ｍｌｓｅ等化装置
JP3604583B2 (ja) 適応等化器及び復調装置
JP2833587B2 (ja) 復調装置
JP2956724B2 (ja) オーバーサンプリングトランスバーサル等化器
JP2573590B2 (ja) 自動等化器
JPH03280611A (ja) 適応等化器
JPH0983602A (ja) 復調装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20041102