[go: up one dir, main page]

JPS6377117A - Manufacture 0f semiconductor device - Google Patents

Manufacture 0f semiconductor device

Info

Publication number
JPS6377117A
JPS6377117A JP22240486A JP22240486A JPS6377117A JP S6377117 A JPS6377117 A JP S6377117A JP 22240486 A JP22240486 A JP 22240486A JP 22240486 A JP22240486 A JP 22240486A JP S6377117 A JPS6377117 A JP S6377117A
Authority
JP
Japan
Prior art keywords
film
barrier layer
silicon
semiconductor device
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22240486A
Other languages
Japanese (ja)
Inventor
Satoshi Mihara
智 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22240486A priority Critical patent/JPS6377117A/en
Publication of JPS6377117A publication Critical patent/JPS6377117A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法の改良である。特に、金属電極・
配線のバリヤ層のバリヤ効果を向上する改良である。
DETAILED DESCRIPTION OF THE INVENTION [Summary] This is an improvement in a method for manufacturing a semiconductor device. In particular, metal electrodes
This is an improvement that improves the barrier effect of the interconnect barrier layer.

シリコン上にアルミニウム電極が形成されてなる半導体
装置の製造方法において、バリヤ層を形成した後、二酸
化シリコンまたは窒化シリコンの膜を形成し、この二酸
化シリコンまたは窒化シリコンの膜に異方性エツチング
をなしてこれをバリヤ層の段差部側壁のみに残留し、そ
の上に金属電極・配線を形成するものである。
In a method of manufacturing a semiconductor device in which an aluminum electrode is formed on silicon, a barrier layer is formed, a silicon dioxide or silicon nitride film is formed, and the silicon dioxide or silicon nitride film is anisotropically etched. This remains only on the side wall of the stepped portion of the barrier layer, and metal electrodes and wiring are formed thereon.

〔産業上の利用分野〕[Industrial application field]

半導体装置の製造方法の改良に関する。特に、バリヤ層
のバリヤ効果を向上することのできる金属電極・配線の
製造方法の改良に関する。
This invention relates to improvements in methods for manufacturing semiconductor devices. In particular, the present invention relates to improvements in methods for manufacturing metal electrodes and interconnections that can improve the barrier effect of barrier layers.

〔従来の技術〕[Conventional technology]

シリコン基板を使用して製造される半導体装置の金属電
極の材料にはアルミニウムが使用される場合が多いが、
m族の金属であるアルミニウムはシリコン中に拡散する
とp型の不純物とじて機能し、さらに、シリコン基板に
形成されているp−n接合が浅いときはスパイクとなっ
てp−n接合を破壊する。
Aluminum is often used as the material for metal electrodes in semiconductor devices manufactured using silicon substrates.
Aluminum, which is an M group metal, functions as a p-type impurity when diffused into silicon, and furthermore, when the p-n junction formed in the silicon substrate is shallow, it becomes a spike that destroys the p-n junction. .

そのため、従来、リフラクトリメタルの窒化物、窒化ハ
フニュウム、窒化ジルコニウム、チタンとタングステン
との合金等よりなるバリヤ層をもってアルミニウムとシ
リコンとを隔離することがなされており、特に、浅いエ
ミッタをイオン注入法を使用して形成するときは、注入
イオンに対する保護膜としての多結晶シリコン膜も必要
であり、さらに、バリヤ層との接触を良好にするために
アルミニウム膜を多結晶シリコン膜とバリヤ層との間に
介在させることも必要である等の理由により、第5図に
示す構造とされており、以下のようにして製造されてい
た。
Conventionally, therefore, aluminum and silicon have been separated by a barrier layer made of refractory metal nitride, hafnium nitride, zirconium nitride, alloy of titanium and tungsten, etc. In particular, shallow emitters have been formed using ion implantation. When forming using a polycrystalline silicon film, a polycrystalline silicon film is also required as a protective film against implanted ions, and an aluminum film is also required between the polycrystalline silicon film and the barrier layer to ensure good contact with the barrier layer. For reasons such as the need for interposition between the parts, the structure shown in FIG. 5 was adopted, and was manufactured in the following manner.

第5図参照 シリコン基板1上に形成された二酸化シリコン等の絶縁
膜2に電極コンタクト用開口を形成し、注入イオンに対
する保!I膜として多結晶シリコン膜4を厚さ t、o
oo人に形成した後、イオン注入をなしてエミッタ領域
等5を形成し、コンタクト層としそのチタン膜またはア
ルミニウム膜を厚さ100〜500人に形成し、窒化チ
タン、窒化ハフニュウム、窒化ジルコニウム、チタンと
タングステンとの合金等のバリヤ層を厚さ 1,200
人に形成し、電極主材としてのアルミニウム膜を形成し
、これをパターニングして電極・配線9を形成する。
Referring to FIG. 5, electrode contact openings are formed in an insulating film 2 made of silicon dioxide or the like formed on a silicon substrate 1 to provide protection against implanted ions. Polycrystalline silicon film 4 is used as I film with thickness t, o
After forming a 000000000 film, ion implantation is performed to form an emitter region 5, and a titanium or aluminum film is formed as a contact layer to a thickness of 100 to 500000 μl, and titanium nitride, hafnium nitride, zirconium nitride, titanium and tungsten, etc., with a thickness of 1,200 mm.
An aluminum film is formed as the main material of the electrode, and this is patterned to form the electrode/wiring 9.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記せる従来技術の金属電極・配線をもってしてはバリ
ヤ層の効果が十分ではなく、アルミニウムとシリコンと
がバリヤ層を貫通して相互に拡散し、シリコン基板中に
かなりの量のアルミニウムが混入する欠点がある。
With the metal electrodes and wiring of the prior art described above, the effect of the barrier layer is not sufficient, and aluminum and silicon penetrate through the barrier layer and diffuse into each other, resulting in a considerable amount of aluminum being mixed into the silicon substrate. There are drawbacks.

本発明の目的は、この欠点を解消することにあり、バリ
ヤ効果のすぐれた金属電極を有する半導体装置の製造方
法を提供することにある。
An object of the present invention is to eliminate this drawback, and to provide a method for manufacturing a semiconductor device having a metal electrode with an excellent barrier effect.

〔問題点を解決するための手段〕[Means for solving problems]

上記の目的を達成するために本発明が採った手段は、バ
リヤ層としてのりフラクトリメタルの窒化物等(窒化チ
タン、窒化ハフニュウム、窒化ジルコニウム、チタンと
タングステンとの合金等)の膜7を形成した後、二酸化
シリコンまたは窒化シリコンの膜10を形成し、この二
酸化シリコンまたは窒化シリコンの膜10に異方性エツ
チングをなして、これをバリヤ層7の段差部側壁のみに
残留し、その上に金属電極・配線9を形成することにあ
る。
The means taken by the present invention to achieve the above object is to form a film 7 of a frac metal nitride (titanium nitride, hafnium nitride, zirconium nitride, alloy of titanium and tungsten, etc.) as a barrier layer. After that, a film 10 of silicon dioxide or silicon nitride is formed, and this film 10 of silicon dioxide or silicon nitride is anisotropically etched so that it remains only on the sidewall of the stepped portion of the barrier layer 7 and is etched on top of it. The purpose is to form metal electrodes/wirings 9.

〔作用〕[Effect]

バリヤ層のバリヤ効果を向上するためには、バリヤ層と
して使用する材料やバリヤ層の形成後に熱処理やプラズ
マ処理をなす等の手法が採られている。しかし、十分満
足すべき結果を得ていない。
In order to improve the barrier effect of the barrier layer, methods such as applying heat treatment or plasma treatment after forming the material used as the barrier layer or the barrier layer have been adopted. However, we have not obtained sufficiently satisfactory results.

そこで、本発明の発明者は、バリヤ層を貫通するアルミ
ニウムの拡散の態様につき実験を繰返して調査した結果
、第4図にAをもって示すように、バリヤ層の段差部側
壁において、拡散が顕著であることが確認された。
Therefore, the inventor of the present invention conducted repeated experiments to investigate the mode of diffusion of aluminum penetrating the barrier layer, and as a result, as shown by A in FIG. It was confirmed that there is.

本発明は、この新たに発見された性質を利用するもので
あり、拡散が顕著に発生する領域(第4図にAをもって
示すバリヤ層の段差部側壁)に。
The present invention takes advantage of this newly discovered property in a region where significant diffusion occurs (the sidewall of the stepped portion of the barrier layer, indicated by A in FIG. 4).

保!I膜としての二酸化シリコンまたは窒化シリコノの
I]iIOを形成し、その上に金属電極・配線を形成す
るものである。その結果、バリヤ層のバリヤ効果は顕著
に向上する。
Safe! In this method, silicon dioxide or silicon nitride [I]iIO is formed as an I film, and metal electrodes and wiring are formed thereon. As a result, the barrier effect of the barrier layer is significantly improved.

〔実施例〕〔Example〕

以下、図面を参照しつ一2本発明の一実施例に係るダイ
オードの製造方法についてさらに説明する。
Hereinafter, a method for manufacturing a diode according to an embodiment of the present invention will be further described with reference to the drawings.

第2図参照 一導電型のシリコン基板1に二酸化シリコン等の絶縁膜
2を形成し、これに電極コンタクト用開口3を形成し、
注入イオンに対する保護膜としての多結晶シリコン膜4
を厚さ 1,000人に形成する、この多結晶シリコン
膜4を貫通して反対導電型の不純物をイオン注入してp
−n接合51を形成する。
Refer to FIG. 2. An insulating film 2 such as silicon dioxide is formed on a silicon substrate 1 of one conductivity type, and an electrode contact opening 3 is formed therein.
Polycrystalline silicon film 4 as a protective film against implanted ions
This polycrystalline silicon film 4 is formed to a thickness of 1,000 yen by ion implantation of impurities of the opposite conductivity type.
-N junction 51 is formed.

次に、コンタクト層としてのチタン膜またはアルミニウ
ムg16を厚さ 100〜500 人に形成し、リフラ
クトリメタルの窒化物等、例えば、窒化チタン、窒化ハ
フニュウム、窒化ジルコニウム、チタンとタングステン
との合金等のバリヤ層7を厚さ 1,200人に形成し
、二酸化シリコンまたは窒化シリコンの膜10を1.0
00人の厚さに形成する。
Next, a titanium film or aluminum g16 is formed to a thickness of 100 to 500 mm as a contact layer, and a refractory metal nitride, such as titanium nitride, hafnium nitride, zirconium nitride, or an alloy of titanium and tungsten, is formed. A barrier layer 7 is formed to a thickness of 1,200 nm and a silicon dioxide or silicon nitride film 10 is formed to a thickness of 1.0 mm.
Formed to a thickness of 0.00 people.

第3図参照 この二酸化シリコンまたは窒化シリコンの膜10に異方
性エツチングをなしてこれをバリヤ層7の段差部側壁の
みに残留する。その上に金属電極・配!!9を形成する
ことにある。
Referring to FIG. 3, this silicon dioxide or silicon nitride film 10 is anisotropically etched so that it remains only on the sidewalls of the step portion of the barrier layer 7. On top of that is a metal electrode! ! It is to form 9.

第1図参照 上記の積層体をパターニングして電極φ配線9を形成す
る。
Refer to FIG. 1. The above laminated body is patterned to form an electrode φ wiring 9.

以上の工程をもって製造された金属電極は、拡散が顕著
に発生する領域(第4図にAをもって示すバリヤ層の段
差部側壁)に、保護膜としての二酸化シリコンまたは窒
化シリコンの膜10を形成されているので、そのバリヤ
効果は極めてすぐれている。
In the metal electrode manufactured through the above steps, a silicon dioxide or silicon nitride film 10 is formed as a protective film in the region where diffusion occurs significantly (the sidewall of the stepped portion of the barrier layer indicated by A in FIG. 4). Therefore, its barrier effect is extremely good.

〔発明の効果〕〔Effect of the invention〕

以上説明せるとおり、本発明に係る半導体装置の製造方
法においては、バリヤ層を形成した後、その上に二酸化
シリコンまたは窒化シリコンの膜を形成し、この二酸化
シリコンまたは窒化シリコンの膜に異方性エツチングを
なし、これを、拡散が顕著に発生する栄域(第4図にA
をもって示すバリヤ層の段差部側壁)のみに残留し、そ
の上に金属電極e配線を形成することとされているので
、バリヤ層のバリヤ効果は極めて向上している。
As explained above, in the method for manufacturing a semiconductor device according to the present invention, after forming a barrier layer, a film of silicon dioxide or silicon nitride is formed on the barrier layer, and this film of silicon dioxide or silicon nitride has anisotropic properties. etching, and this is called the trophic area where diffusion occurs significantly (A in Figure 4).
Since the metal electrode (e) remains only on the side wall of the stepped portion of the barrier layer shown by , and the metal electrode (e) wiring is formed thereon, the barrier effect of the barrier layer is extremely improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例に係る半導体装置の製造方
法を実施して製造したダイオードの断面図である。 第2図は、本発明の一実施例に係る半導体装置の製造方
法の工程図である。 第3図は、本発明の一実施例に係る半導体装置の製造方
法の工程図である。 第4図は、本発明の詳細な説明する図である。 wIJ5図は、従来技術に係る半導体装置の製造方法を
説明する図である。 1−舎参シリコン基板、 2・・・絶縁膜、 3拳φ・電極コンタクト用開口、 4・・・多結晶シリコン膜、 5・φ・エミッタ領域、 6・・拳金属膜(コンタクト層)、 700.バリヤ層、 8・・・電極・配線膜、 9・・・電極・配線。 10−−−二酸化シリコンまたは窒化シリコンの膜。 工程図 第 35!3 本発明 ii図
FIG. 1 is a cross-sectional view of a diode manufactured by implementing a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 2 is a process diagram of a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 3 is a process diagram of a method for manufacturing a semiconductor device according to an embodiment of the present invention. FIG. 4 is a diagram illustrating the present invention in detail. FIG. wIJ5 is a diagram illustrating a method of manufacturing a semiconductor device according to the prior art. DESCRIPTION OF SYMBOLS 1-Reference silicon substrate, 2--Insulating film, 3-shaped φ/opening for electrode contact, 4--Polycrystalline silicon film, 5--φ/emitter region, 6--Fist metal film (contact layer), 700. Barrier layer, 8... Electrode/wiring film, 9... Electrode/wiring. 10---Silicon dioxide or silicon nitride film. Process diagram No. 35!3 Present invention ii figure

Claims (1)

【特許請求の範囲】 アルミニウム膜(8)の下面にリフラクトリメタルの窒
化物等の膜(7)よりなるバリヤ層が設けられてなる金
属電極・配線(9)を有する半導体装置の製造方法にお
いて、 前記リフラクトリメタルの窒化物等の膜(7)よりなる
バリヤ層を形成した後、二酸化シリコンまたは窒化シリ
コンの膜(10)を形成し、該二酸化シリコンまたは窒
化シリコンの膜(10)に異方性エッチングをなしてこ
れを前記リフラクトリメタルの窒化物等の膜(7)より
なるバリヤ層の段差部側壁のみに残留し、その上に金属
電極・配線(9)を形成することを特徴とする半導体装
置の製造方法。
[Claims] In a method for manufacturing a semiconductor device having a metal electrode/wiring (9) in which a barrier layer made of a film (7) of refractory metal nitride or the like is provided on the lower surface of an aluminum film (8). After forming the barrier layer made of the refractory metal nitride film (7), a silicon dioxide or silicon nitride film (10) is formed, and a different silicon dioxide or silicon nitride film (10) is formed. It is characterized by performing directional etching so that it remains only on the side wall of the step part of the barrier layer made of the refractory metal nitride film (7), and forming the metal electrode/wiring (9) thereon. A method for manufacturing a semiconductor device.
JP22240486A 1986-09-19 1986-09-19 Manufacture 0f semiconductor device Pending JPS6377117A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22240486A JPS6377117A (en) 1986-09-19 1986-09-19 Manufacture 0f semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22240486A JPS6377117A (en) 1986-09-19 1986-09-19 Manufacture 0f semiconductor device

Publications (1)

Publication Number Publication Date
JPS6377117A true JPS6377117A (en) 1988-04-07

Family

ID=16781843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22240486A Pending JPS6377117A (en) 1986-09-19 1986-09-19 Manufacture 0f semiconductor device

Country Status (1)

Country Link
JP (1) JPS6377117A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070038A (en) * 1988-12-24 1991-12-03 Samsung Electronics Co., Ltd. Method of forming low-resistive contact to N+/P+ preohmic regions in very large scale integrated devices
US5272110A (en) * 1991-05-30 1993-12-21 Sony Corporation Method of forming wirings
US5654234A (en) * 1996-04-29 1997-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a void-free tungsten-plug contact in the presence of a contact opening overhang
US5705426A (en) * 1994-06-27 1998-01-06 Yamaha Corporation Method of forming semiconductor device having planarized wiring with good thermal resistance
US6747354B2 (en) * 2002-02-27 2004-06-08 Samsung Electronics Co., Ltd. Semiconductor devices having multilevel interconnections and methods for manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5070038A (en) * 1988-12-24 1991-12-03 Samsung Electronics Co., Ltd. Method of forming low-resistive contact to N+/P+ preohmic regions in very large scale integrated devices
US5272110A (en) * 1991-05-30 1993-12-21 Sony Corporation Method of forming wirings
US5705426A (en) * 1994-06-27 1998-01-06 Yamaha Corporation Method of forming semiconductor device having planarized wiring with good thermal resistance
US5654234A (en) * 1996-04-29 1997-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a void-free tungsten-plug contact in the presence of a contact opening overhang
US6747354B2 (en) * 2002-02-27 2004-06-08 Samsung Electronics Co., Ltd. Semiconductor devices having multilevel interconnections and methods for manufacturing the same

Similar Documents

Publication Publication Date Title
JP2000082682A (en) Method of manufacturing semiconductor-insulating layer and method of manufacturing element having the same
JPS6232630A (en) Formation of contact plug
US3852104A (en) Method of manufacturing a semiconductor device
JPS6377117A (en) Manufacture 0f semiconductor device
JPH0697667B2 (en) Method for manufacturing semiconductor device
JPS6286715A (en) Manufacture of semiconductor device
JPH02231739A (en) Semiconductor and its manufacture
JPS6160580B2 (en)
JPH02129915A (en) Manufacture of mos semiconductor device
JPS6273743A (en) Manufacture of semiconductor device
JPS6068656A (en) Manufacturing method of semiconductor device
JPS6377115A (en) Manufacturing method of semiconductor device
JPS5933252B2 (en) Manufacturing method of semiconductor device
JPH02206115A (en) Manufacture of semiconductor device
JP3818121B2 (en) Manufacturing method of semiconductor device
JPS61168265A (en) Semiconductor device
JPS58180061A (en) Manufacturing method of semiconductor device
JPS63124411A (en) Nanufacture of semiconductor device
JPH0521374A (en) Semiconductor device and manufacture of the same
JPS6295869A (en) Semiconductor device
JPH04196419A (en) Manufacture of semiconductor device
JPS58102558A (en) Semiconductor device and manufacture thereof
JPS6038873A (en) Manufacture of semiconductor device
JPS6247122A (en) Manufacture of semiconductor device
JPS61182254A (en) Manufacture of semiconductor integrated circuit device