JPS6375850A - System for confirming attribute of card - Google Patents
System for confirming attribute of cardInfo
- Publication number
- JPS6375850A JPS6375850A JP61220097A JP22009786A JPS6375850A JP S6375850 A JPS6375850 A JP S6375850A JP 61220097 A JP61220097 A JP 61220097A JP 22009786 A JP22009786 A JP 22009786A JP S6375850 A JPS6375850 A JP S6375850A
- Authority
- JP
- Japan
- Prior art keywords
- card
- bus
- port
- output
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012790 confirmation Methods 0.000 claims description 4
- 239000000872 buffer Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 3
- 238000001125 extrusion Methods 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Landscapes
- Memory System (AREA)
Abstract
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、入出力情報等の機能を有するカードの属性を
確認するシステムに関する。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a system for checking the attributes of a card having functions such as input/output information.
(従来の技術)
従来、マイクロコンピュータを用いた各種産業機器の自
動制御において、周辺装置等の実装状態や入出力状態を
確認することがシステム制御において重要であり、特に
拡張性を有するシステムにおいては、実際の制御を実行
する以前に拡張された内容を認識することが必要である
。従来、この種の認識方式として、例えば特開昭60−
201461号公報において、アダプタを各周辺装置に
対してそれぞれ設け、システムはこのアダプタを介して
各周辺装置の実装状態を認識する方式が提案されている
。(Prior art) Conventionally, in the automatic control of various industrial equipment using microcomputers, it is important to check the mounting status and input/output status of peripheral devices, etc. in system control, especially in systems with expandability. , it is necessary to recognize the expanded content before performing actual control. Conventionally, as this type of recognition method, for example,
No. 201461 proposes a method in which an adapter is provided for each peripheral device, and the system recognizes the mounting state of each peripheral device via this adapter.
(発明が解決しようとする問題点)
しかるに、かかるシステム構成のシステム構成認識方式
では、各アダプタに取付けられているコネクタ端子の一
部がアドレス設定用になされ、しかもこのアドレス設定
端子には予め各周辺装置に対応するアドレス番号が固定
的に設定されているので、一旦アドレス設定されると該
アドレスに相当する周辺装置以外の装置を接続すること
はできない。このため、各アダプタは接続される周辺装
置に対応してそれぞれ別個のものを製作する必要があり
、ユーザー側が任意にシステム拡張を行うには不便であ
るという問題があった。(Problem to be Solved by the Invention) However, in the system configuration recognition method for such a system configuration, a part of the connector terminal attached to each adapter is used for address setting, and furthermore, this address setting terminal is Since the address number corresponding to the peripheral device is fixedly set, once the address is set, no device other than the peripheral device corresponding to the address can be connected. For this reason, it is necessary to manufacture separate adapters for each peripheral device to be connected, which poses a problem in that it is inconvenient for the user to arbitrarily expand the system.
(問題点を解決するための手段)
本発明は、入出力情報等の機能を有するカードを複数個
装着できるカード装着口を備えたシステムにおいて、各
カードには、前記システムが各カード装着位置に対して
割り当てたポート範囲を割付ポートとして設定するポー
ト割付回路と、該カードの属性情報を出力する手段とが
設けられ、該属性情報は、前記システムによる割付ポー
トのアクセスによって出力されるものである。(Means for Solving the Problems) The present invention provides a system equipped with a card mounting slot into which a plurality of cards having functions such as input/output information can be mounted, in which each card has a system installed at each card mounting position. and a means for outputting attribute information of the card, and the attribute information is output when the system accesses the allocated port. .
(作用)
各カード装着位置には、予め入出力ポートのポート範囲
がシステムによって割り当てられている。(Function) A port range of input/output ports is assigned in advance to each card mounting position by the system.
カードを装着するには、カードに設けたポート割付回路
である、例えばディップスイッチ等によって設定して装
着する。システムは、例えば電源投入時には各カード装
着位置を順次アクセスし、それぞれのカード装着位置に
装着されたカードに設定されている属性情報を順次読み
取る。これにより、システムはカードの種類及び枚数等
の属性を認識する。To install a card, settings are made using a port allocation circuit provided on the card, such as a dip switch. For example, when the system is powered on, it sequentially accesses each card mounting position and sequentially reads the attribute information set on the card mounted in each card mounting position. Thereby, the system recognizes attributes such as the type and number of cards.
(実施例)
以下、本発明の実施例について図面を参照して説明する
。(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.
本例に係るカードの属性確認システムは、プラスチック
押出成形機及び成形ラインの自動制御に適用したもので
ある。The card attribute confirmation system according to this example is applied to automatic control of a plastic extrusion molding machine and a molding line.
第1図は、この自動制御装置の制御本体部1を示し、こ
の制御本体部11は押出成形機及び成形ラインの始動運
転、定常運転等を制御するもので、マイクロコンピュー
タによって構成され、制御用のマルチタスク型オペレー
ティングシステムをROMで搭載している。この制御本
体部1内には、CPUカード3及び各種入出力情報等の
機能を有する拡張カード4を装着するスロット9が設け
られ、これらスロット9間の情報交換はスロットバス2
によるバス構成となっている。拡張カード4は、ユーザ
ーの入出力(Ilo)点数の大きさに応じてカード枚数
が任意に拡張できるようになされている。図面では、制
御本体部10開蓋状態を示しているが、蓋部5にはキー
ボード6が設けられ、このキーボード6によって設定入
力された制御条件等は、CRTT上に表示される。符号
8はこの制御本体部1内の各素子を駆動させるための電
源を示している。FIG. 1 shows a control main body part 1 of this automatic control device. This control main body part 11 controls the starting operation, steady operation, etc. of the extrusion molding machine and the molding line, and is composed of a microcomputer. It is equipped with a multitasking operating system in ROM. This control main unit 1 is provided with a slot 9 into which a CPU card 3 and an expansion card 4 having functions such as various input/output information are installed. Information exchange between these slots 9 is carried out via a slot bus 2.
The bus configuration is as follows. The expansion card 4 is configured such that the number of cards can be expanded arbitrarily depending on the number of input/output (Ilo) points of the user. Although the drawing shows the control main unit 10 in an open state, the lid 5 is provided with a keyboard 6, and control conditions etc. set and input using the keyboard 6 are displayed on the CRTT. Reference numeral 8 indicates a power source for driving each element within the control main body section 1.
第2図は、前記拡張カード4とスロットバス2との接続
例を示すブロック図である。FIG. 2 is a block diagram showing an example of the connection between the expansion card 4 and the slot bus 2. As shown in FIG.
前記スロットバス2と前記拡張カード4上に配線された
カード機能回路10とは、コントロールバス11、アド
レスバス12、データバス13からなるI10バスによ
って接続されている。特に、本発明に係る拡張カード4
には可変デコーダ14がアドレスバス12上に設けられ
ており、スロットバス2を介して当該拡張カード4のポ
ートアドレスが指定された場合に、この可変デコーダ1
4内に予め設定した当該拡張カード4のポート範囲との
比較がなされ、一致すると制御ライン15を活性化し、
カード情報出力部16からカード情報をデータバスエ3
を介してスロットバス2に出力する。データバス13に
は、本システムのCPUからスロットバス2を介して送
られてくるデータをカード機能回路10に入力させる場
合と、前記カード情報出力部16からカードの属性情報
を出力する場合とを切替える制御信号として、前記コン
トロールバス11の信号をもとに作製された信号ライン
17が用いられている。この信号ライン17は、割り込
み時や電源投入時に活性化され、このときI10側のデ
ータをスロットバス2に出力する。The slot bus 2 and the card function circuit 10 wired on the expansion card 4 are connected by an I10 bus consisting of a control bus 11, an address bus 12, and a data bus 13. In particular, the expansion card 4 according to the present invention
A variable decoder 14 is provided on the address bus 12, and when the port address of the expansion card 4 is specified via the slot bus 2, the variable decoder 14
4 is compared with the port range of the expansion card 4 set in advance, and if they match, the control line 15 is activated,
The card information is sent from the card information output unit 16 to the data bus 3.
output to slot bus 2 via. The data bus 13 is used for inputting data sent from the CPU of this system via the slot bus 2 to the card function circuit 10, and for outputting card attribute information from the card information output section 16. A signal line 17 created based on the signal of the control bus 11 is used as a control signal for switching. This signal line 17 is activated at the time of an interrupt or when the power is turned on, and outputs data on the I10 side to the slot bus 2 at this time.
第3図は、第2図における可変デコーダ14とカード情
報出力部16等を具体的に示した回路図である。FIG. 3 is a circuit diagram specifically showing the variable decoder 14, card information output section 16, etc. in FIG. 2.
第3図において、アドレスバス12及びデータバス13
に活性化されたデータは、それぞれ双方向データ・バス
・バッファ20及び21を介して取り込まれる。双方向
データ・バス・バッファ20の出力である上位3ビツト
(A1.A2.A3)には、それぞれEX−ORゲート
23a〜23cの片側の端子に入力されている。このE
X−ORゲート23a〜23cのもう片側の端子には、
ディップスイッチ22が接続されている。このディップ
スイッチ22は予めシステムが各スロットに対して割り
当てたポート範囲を割り付けるためのスイッチ素子であ
り、例えば当該拡張カード4にOH〜2CHまでのI1
0ポートが割り当てられている場合には、前記ディップ
スイッチ22によって(010)の設定をなし、またシ
ステムが2D H〜4CHまでのI10ポートが割り当
てられている場合には(100)の設定をなす。すなわ
ち、各スロットバス2に割り当てられたポート範囲の最
大ポートアドレスをこのディツブスイッチ22によって
ビット単位で設定する。そして、設定されたポート範囲
は、この拡張カード4の割付ポートとなる。これにより
、前記EX−ORゲート23a〜23cの出力はシステ
ムからポートアドレスが指示された時にNANDゲート
24及びEX−ORゲート25aを介して、3人カー8
出力タイプのデコーダ26のG2A端子の入力を変化さ
せる。また、本例の回路構成では、システムは割当ポー
ト範囲の下位の5番をアクセスすることで当該拡張カー
ド4にアクセスするようになされており、このために前
記双方向データ・バス・バッファ20の下位3ビツト(
A6.A7.A8)を前記デコーダ26の入力端子に接
続している。In FIG. 3, address bus 12 and data bus 13
The data activated is taken in via bidirectional data bus buffers 20 and 21, respectively. The upper three bits (A1, A2, and A3) that are the output of the bidirectional data bus buffer 20 are input to one terminal of EX-OR gates 23a to 23c, respectively. This E
The other terminals of the X-OR gates 23a to 23c are
A dip switch 22 is connected. This DIP switch 22 is a switch element for allocating a port range previously assigned to each slot by the system, for example, I1 from OH to 2CH to the expansion card 4.
When the 0 port is assigned, the DIP switch 22 sets (010), and when the system is assigned I10 ports from 2D H to 4CH, it sets (100). . That is, the maximum port address in the port range assigned to each slot bus 2 is set in bits by this ditub switch 22. The set port range becomes the assigned ports of this expansion card 4. As a result, the outputs of the EX-OR gates 23a to 23c are transmitted to the three-person car 8 through the NAND gate 24 and the EX-OR gate 25a when a port address is specified by the system.
The input of the G2A terminal of the output type decoder 26 is changed. Furthermore, in the circuit configuration of this example, the system accesses the expansion card 4 by accessing the lower number 5 in the allocated port range, and for this purpose, the bidirectional data bus buffer 20 is Lower 3 bits (
A6. A7. A8) is connected to the input terminal of the decoder 26.
このため、例えば2CHまで割り当てられた拡張カード
4に対しては27Hのアドレスがアクセスされると、デ
コーダ26のY7端子がrLJレベルに落ちるので、E
X−ORゲート25bを介して制御ライン15を活性化
し、トライステートバッファ27を導通させる。このト
ライステートバッファ27はカードの属性をビット情報
として出力するもので、例えば最下位のビットが「L」
レベルで、その他のビットが「H」レベルの時には、当
8亥拡張カード4が通)言カードであり、しかもチャン
ネル数が2であることを示し、また下位第2ビツトのみ
が「L」レベルの時には、アナログ入力カード(例えば
、熱電対で測定した温度データの入力)もしくはアナロ
グ出力カード(例えば、制御対象の電圧、電流出力)で
あり、しかもチャンネル数が16であることを示してい
る。また、下位第3ビツトのみがrLJレベルの時には
デジタル入力カード(例えば、リレー接点入力)及びデ
ジタル出力カード(例えば、リレー出力)であることを
示し、しかもチャンネル数が32であることを示してい
る。このようなカード情報は、予めシステムに記憶され
ており、このトライステートバッファ27のビット情報
によってシステムはカードの情報を認識することになる
。Therefore, for example, when the 27H address is accessed for the expansion card 4 assigned up to 2CH, the Y7 terminal of the decoder 26 falls to the rLJ level, so the E
The control line 15 is activated via the X-OR gate 25b, and the tri-state buffer 27 is made conductive. This tri-state buffer 27 outputs the card attributes as bit information; for example, the lowest bit is "L".
When the other bits are at the "H" level, this indicates that the expansion card 4 is a communication card and the number of channels is 2, and only the lower second bit is at the "L" level. Indicates that the card is an analog input card (for example, inputting temperature data measured with a thermocouple) or an analog output card (for example, outputting voltage or current to be controlled), and that the number of channels is 16. Also, when only the lower third bit is at rLJ level, it indicates that the card is a digital input card (for example, relay contact input) and a digital output card (for example, relay output), and that the number of channels is 32. . Such card information is stored in the system in advance, and the system recognizes the card information based on the bit information in the tristate buffer 27.
なお、前記デコーダ26の01端子にはフェッチクロッ
クπ丁が入力され、またG2B端子には10RQ信号が
それぞれ前記コントロールバス11の出力とCTC(C
ount Timer C1rcuit)からの出力を
組み合わせて入力されている。Note that the fetch clock π is input to the 01 terminal of the decoder 26, and the 10RQ signal is input to the G2B terminal, respectively, to the output of the control bus 11 and the CTC (CTC).
It is input by combining the outputs from the timer C1rcuit).
第4図は、システムの動作手順を示す流れ図である。FIG. 4 is a flowchart showing the operating procedure of the system.
この流れ図においては、システム全体の電源が投入され
た時にまず総てのカード情報を収集するように構成して
いる。In this flowchart, all card information is first collected when the power of the entire system is turned on.
ステップ■で電源の投入を確認すると、システムはステ
ップ■で拡張カード4が装着される第1のスロットであ
るスロット隘1の処理を開始する(ステップ■)。そし
て、ステップ■で予め該スロットに割り当てたポートア
ドレスを入力し、このポートアドレスによって決まるポ
ート範囲の下位5番のポートアドレスをスロットバス°
2から拡張カード4のアドレスバス12に対して出力す
る。After confirming that the power has been turned on in step (2), the system starts processing slot 1, which is the first slot into which the expansion card 4 is installed (step (2)). Then, input the port address previously assigned to the slot in step ①, and set the bottom five port addresses of the port range determined by this port address to the slot bus.
2 to the address bus 12 of the expansion card 4.
このポートアドレスと拡張カード4において、前記ディ
ップスイッチ22によって設定されている設定値とが一
致すると、この拡張カード4からはカード情報がトライ
ステートバッファ27から出力される。システムはこの
情報を受取り、カード種類、チャンネル最大数、カード
枚数をセットする(ステップ■)。ステップ■では次の
スロット、すなわちスロット隘2の処理を行うためにス
ロット番号を更新して上述したステップ■及び■の動作
を繰返す。ステップ■で拡張された総てのカード情報が
収集されると、これらの情報を制御プログラムに渡し、
システムはこの情報によりシステムの拡張性を611L
wし、システム本来の自動制御の処理プログラムを実行
する。When this port address matches the setting value set by the DIP switch 22 in the expansion card 4, card information is outputted from the tri-state buffer 27 of the expansion card 4. The system receives this information and sets the card type, maximum number of channels, and number of cards (step ■). In step (2), the slot number is updated in order to process the next slot, ie, slot number 2, and the operations of steps (2) and (2) described above are repeated. When all the card information expanded in step ■ is collected, this information is passed to the control program,
The system uses this information to improve system scalability.
w and executes the system's original automatic control processing program.
(発明の効果)
以上述べたように、本発明によれば、各カードに任意に
設定できるポート割付回路及びカードの属性を出力する
手段を設けているので、ポート割付回路によって割り付
けたスロットにカードを挿入するだけで、システムは拡
張されたカード情報を得ることができる。また、システ
ムはどのスロットにどのカードが挿入された場合にも、
カードの属性とそのポートアドレスを知ることができる
ので、システムの拡張性は大幅に向上する。(Effects of the Invention) As described above, according to the present invention, each card is provided with a port assignment circuit that can be arbitrarily set and a means for outputting card attributes. Simply insert the card and the system will get the extended card information. Additionally, the system will automatically
Since the attributes of the card and its port address can be known, the expandability of the system is greatly improved.
第1図は本発明に係るカードの属性確認システムをプラ
スチック押出成形機及び成形ラインの制御本体部として
用いた場合を例示・する斜視図、第2図はカードの内部
構成を示すブロック図、第3図は可変デコーダとカード
情報出力部との接続関係を示す回路図、第4図はシステ
ムが行う確認手順を示す流れ図である。
2・・・スロットバス 3・・・CPUカード4・
・・拡張カード
9・・・スロット(カード装着口)
11・・・コントロールバス
12・・・アドレスバス 13・・・データバス14
・・・可変デコーダ 16・・・カード情報出力部2
7・・・トライステートバッファ
特許出願人 積水化学工業株式会社
代表者 廣1)馨
第7図
第2図Fig. 1 is a perspective view illustrating the case where the card attribute confirmation system according to the present invention is used as a control main body of a plastic extrusion molding machine and a molding line; Fig. 2 is a block diagram showing the internal structure of the card; FIG. 3 is a circuit diagram showing the connection relationship between the variable decoder and the card information output section, and FIG. 4 is a flowchart showing the confirmation procedure performed by the system. 2...Slot bus 3...CPU card 4.
...Expansion card 9...Slot (card slot) 11...Control bus 12...Address bus 13...Data bus 14
...Variable decoder 16...Card information output section 2
7... Tri-state buffer patent applicant Sekisui Chemical Co., Ltd. Representative Hiroshi 1) Kaoru Figure 7 Figure 2
Claims (1)
きるカード装着口を備えたシステムにおいて、 各カードには、前記システムが各カード装 着位置に対して割り当てたポート範囲を割付ポートとし
て設定するポート割付回路と、該カードの属性情報を出
力する手段とが設けられ、 該属性情報は、前記システムによる割付ポ ートのアクセスによって出力されることを特徴とするカ
ードの属性確認システム。 2)前記ポート割付回路が、スイッチによって構成され
る特許請求の範囲第1項記載のカードの属性確認システ
ム。[Claims] 1) In a system equipped with a card slot into which a plurality of cards having functions such as input/output information can be inserted, each card has a port range assigned to each card mounting position by the system. A port allocation circuit for setting a port as an allocated port, and a means for outputting attribute information of the card, the attribute information being output by accessing the allocated port by the system. system. 2) The card attribute confirmation system according to claim 1, wherein the port allocation circuit is constituted by a switch.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61220097A JPS6375850A (en) | 1986-09-18 | 1986-09-18 | System for confirming attribute of card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61220097A JPS6375850A (en) | 1986-09-18 | 1986-09-18 | System for confirming attribute of card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6375850A true JPS6375850A (en) | 1988-04-06 |
Family
ID=16745876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61220097A Pending JPS6375850A (en) | 1986-09-18 | 1986-09-18 | System for confirming attribute of card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6375850A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02133852A (en) * | 1988-11-15 | 1990-05-23 | Hitachi Ltd | information processing system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519525A (en) * | 1974-07-12 | 1976-01-26 | Matsushita Electric Works Ltd | KONPYUUTANYUSHUTSURYOKUSETSUZOKUHOSHIKI |
JPS5534750A (en) * | 1978-09-04 | 1980-03-11 | Hitachi Ltd | Device address set system |
JPS60201461A (en) * | 1984-03-26 | 1985-10-11 | Fujitsu Ltd | System configuration recognizing system |
-
1986
- 1986-09-18 JP JP61220097A patent/JPS6375850A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS519525A (en) * | 1974-07-12 | 1976-01-26 | Matsushita Electric Works Ltd | KONPYUUTANYUSHUTSURYOKUSETSUZOKUHOSHIKI |
JPS5534750A (en) * | 1978-09-04 | 1980-03-11 | Hitachi Ltd | Device address set system |
JPS60201461A (en) * | 1984-03-26 | 1985-10-11 | Fujitsu Ltd | System configuration recognizing system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02133852A (en) * | 1988-11-15 | 1990-05-23 | Hitachi Ltd | information processing system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4504927A (en) | Programmable controller with expandable I/O interface circuitry | |
CA1117665A (en) | Programmable communications controller | |
EP0518488A1 (en) | Bus interface and processing system | |
US4780812A (en) | Common memory system for a plurality of computers | |
JPS6375850A (en) | System for confirming attribute of card | |
JPS60176163A (en) | Address selection system of input/output board | |
US4388707A (en) | Memory selecting system | |
JPH01141440A (en) | Address setting device in transmission equipment | |
EP0363905A2 (en) | I/O Apparatus for programmable controller | |
JPS63268004A (en) | Programmable controller | |
JPH07334420A (en) | Extended memory control circuit | |
JP2002149626A (en) | Microcomputer | |
KR960001245B1 (en) | Firmware programming apparatus using general purpose circuit | |
JP2672952B2 (en) | Sequence controller | |
JPH0158523B2 (en) | ||
KR0181592B1 (en) | Piel's IO module and slot selection device for special modules | |
JP2634488B2 (en) | Computer equipment | |
JPS6426262A (en) | 16 bit microprocessor system | |
KR930005770B1 (en) | Printer Emulator with Hangul Function | |
JPS5971557A (en) | Semiconductor integrated circuit device | |
JPS61259350A (en) | Memory device | |
JPH0883175A (en) | Program controller | |
JPH01175606A (en) | Programmable controller | |
JPS62140151A (en) | Memory device | |
JPH07248994A (en) | Interface device |