JPS636893B2 - - Google Patents
Info
- Publication number
- JPS636893B2 JPS636893B2 JP55005757A JP575780A JPS636893B2 JP S636893 B2 JPS636893 B2 JP S636893B2 JP 55005757 A JP55005757 A JP 55005757A JP 575780 A JP575780 A JP 575780A JP S636893 B2 JPS636893 B2 JP S636893B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- data
- receiving
- computers
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
- G06F15/17337—Direct connection machines, e.g. completely connected computers, point to point communication networks
- G06F15/17343—Direct connection machines, e.g. completely connected computers, point to point communication networks wherein the interconnection is dynamically configurable, e.g. having loosely coupled nearest neighbor architecture
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明は、複数の電子計算機を接続してデータ
転送を行なう計算機間のデータ転送方式に関する
ものである。
転送を行なう計算機間のデータ転送方式に関する
ものである。
このような計算機間データ転送方式にはチヤネ
ル結合方式が一般に用いられている。チヤネルと
は中央処理装置の指令を受けて入出力装置を制御
する装置で、チヤネル結合方式は、そのチヤネル
を直接結合し、電子計算機間で情報を伝達する方
式である。
ル結合方式が一般に用いられている。チヤネルと
は中央処理装置の指令を受けて入出力装置を制御
する装置で、チヤネル結合方式は、そのチヤネル
を直接結合し、電子計算機間で情報を伝達する方
式である。
このようなチヤネル結合方式では、次のような
問題があるため、高速に処理を行なうことができ
なかつた。
問題があるため、高速に処理を行なうことができ
なかつた。
(1) １回の情報伝達で、送信用および受信用計算
機のそれぞれに２回の割込みが発生するので割
込み処理のオーバヘツドが大きい。
機のそれぞれに２回の割込みが発生するので割
込み処理のオーバヘツドが大きい。
(2) 相手の計算機を１つの入出力装置とみなし、
標準的な入出力手順に従つて送受信を行なうの
でオーバヘツドが大きい。
標準的な入出力手順に従つて送受信を行なうの
でオーバヘツドが大きい。
本発明の目的は、高速に計算機間のデータ転送
を行なえるようにした計算機間データ転送方式を
提供することにある。
を行なえるようにした計算機間データ転送方式を
提供することにある。
このような目的を達成するために、本発明では
データ転送を制御する制御手段と、スイツチ手段
とを備え、制御手段の制御に基づいて、送信側お
よび受信側電子計算機をスイツチ手段を通して接
続し、送信側電子計算機の主記憶装置からのデー
タを受信側電子計算機の主記憶装置へ転送するよ
うにしたことに特徴がある。
データ転送を制御する制御手段と、スイツチ手段
とを備え、制御手段の制御に基づいて、送信側お
よび受信側電子計算機をスイツチ手段を通して接
続し、送信側電子計算機の主記憶装置からのデー
タを受信側電子計算機の主記憶装置へ転送するよ
うにしたことに特徴がある。
以下、本発明の実施例を図面により詳細に説明
する。
する。
第１図は本発明による計算機間データ転送方式
を実現する装置のブロツク図である。
を実現する装置のブロツク図である。
図において、１はデータ転送を制御する計算機
結合装置、２はスイツチマトリツクス、３，４は
電子計算機を示す。電子計算機３において、３１
は演算制御装置、３２は記憶制御装置、３３は主
記憶装置を示し、電子計算機４において、４１は
演算制御装置、４２は記憶制御装置、４３は主記
憶装置を示す。
結合装置、２はスイツチマトリツクス、３，４は
電子計算機を示す。電子計算機３において、３１
は演算制御装置、３２は記憶制御装置、３３は主
記憶装置を示し、電子計算機４において、４１は
演算制御装置、４２は記憶制御装置、４３は主記
憶装置を示す。
この例では、電子計算機が送信側と受信側の２
台の場合について示したが、それに限定されるも
のでないことは言うまでもない。
台の場合について示したが、それに限定されるも
のでないことは言うまでもない。
第１図において、電子計算機３が送信側計算機
となつて、それから受信側の電子計算機４へ情報
を伝送する場合を考える。
となつて、それから受信側の電子計算機４へ情報
を伝送する場合を考える。
送信側電子計算機３では、送信準備として送信
要求を示す制御情報と送信すべき情報を主記憶装
置３３に用意し、また、受信側電子計算機４で
は、受信準備として、受信要求を示す制御情報を
主記憶装置４３に用意する。
要求を示す制御情報と送信すべき情報を主記憶装
置３３に用意し、また、受信側電子計算機４で
は、受信準備として、受信要求を示す制御情報を
主記憶装置４３に用意する。
次に、計算機結合装置１での処理について述べ
る。
る。
まず、スイツチマトリツクス２を切換えて、電
子計算機３の記憶制御装置３２を接続し、この記
憶制御装置３２に読出し信号を送り、主記憶装置
３３から制御情報を読み出す。このように読み出
された制御情報から受信側電子計算機４を識別
し、該当する記憶制御装置４２を接続するために
スイツチマトリツクス２を切換える。
子計算機３の記憶制御装置３２を接続し、この記
憶制御装置３２に読出し信号を送り、主記憶装置
３３から制御情報を読み出す。このように読み出
された制御情報から受信側電子計算機４を識別
し、該当する記憶制御装置４２を接続するために
スイツチマトリツクス２を切換える。
次に、送信側電子計算機４の記憶制御装置４２
に読出し信号を送り、主記憶装置４３から制御情
報を読出す。このようにして、両電子計算機３お
よび４の主記憶装置３３および４３から読出した
制御情報から、転送する情報が位置する番地と転
送情報量を識別し、転送情報を送信側の電子計算
機３の主記憶装置３３から読み出して受信側の電
子計算機４の主記憶装置４３へ書込む。
に読出し信号を送り、主記憶装置４３から制御情
報を読出す。このようにして、両電子計算機３お
よび４の主記憶装置３３および４３から読出した
制御情報から、転送する情報が位置する番地と転
送情報量を識別し、転送情報を送信側の電子計算
機３の主記憶装置３３から読み出して受信側の電
子計算機４の主記憶装置４３へ書込む。
情報の転送が終了すると、送信側の主記憶装置
３３へ送信完の制御情報を書込むとともに、受信
側の主記憶装置４３へ受信完了の制御情報を書込
む。そして、受信側電子計算機４で受信した情報
を処理するために、上述したように、主記憶装置
４３から読出された制御情報により指定されたタ
スクを起動可能状態にする。
３３へ送信完の制御情報を書込むとともに、受信
側の主記憶装置４３へ受信完了の制御情報を書込
む。そして、受信側電子計算機４で受信した情報
を処理するために、上述したように、主記憶装置
４３から読出された制御情報により指定されたタ
スクを起動可能状態にする。
第２図は第１図の計算機結合装置１およびスイ
ツチ２の具体的構成の一例を示す。
ツチ２の具体的構成の一例を示す。
計算機結合装置１において、１１は汎用演算装
置、１２はメモリ、１３はデータカウンタ、１４
―３および１４―４はそれぞれ送信側および受信
側計算機３および４に接続するスイツチマトリツ
クス２を制御するスイツチコントロール、１５―
３および１５―４はそれぞれ送信側および受信側
制御情報バツフア、１６―３および１６―４はそ
れぞれ送信側および受信側アドレスバツフア、１
７―３および１７―４はそれぞれ送信側および受
信側データバツフアである。
置、１２はメモリ、１３はデータカウンタ、１４
―３および１４―４はそれぞれ送信側および受信
側計算機３および４に接続するスイツチマトリツ
クス２を制御するスイツチコントロール、１５―
３および１５―４はそれぞれ送信側および受信側
制御情報バツフア、１６―３および１６―４はそ
れぞれ送信側および受信側アドレスバツフア、１
７―３および１７―４はそれぞれ送信側および受
信側データバツフアである。
また、スイツチマトリツクス２において、SW
１〜SW１２はスイツチを示す。
１〜SW１２はスイツチを示す。
以下、図面によりデータ転送手順を詳細に説明
する。
する。
計算機結合装置１では、データを送る記憶制御
装置３２に接続するためにスイツチコントロール
１４―３にスイツチSW１，２，３，４，５，６
をオンにするビツトをセツトする。
装置３２に接続するためにスイツチコントロール
１４―３にスイツチSW１，２，３，４，５，６
をオンにするビツトをセツトする。
また、データを受け取る記憶制御装置４２に接
続するためにスイツチコントロール１４―４にス
イツチSW７，８，９，１０，１１，１２をオン
にするビツトをセツトする。
続するためにスイツチコントロール１４―４にス
イツチSW７，８，９，１０，１１，１２をオン
にするビツトをセツトする。
それにより、任意の方向にデータを転送でき
る。また、スイツチSWの組数を増やせば３台以
上の計算機を接続できる。
る。また、スイツチSWの組数を増やせば３台以
上の計算機を接続できる。
次に、送信側計算機３の主記憶装置３３から情
報を読み出す手順につき説明する。
報を読み出す手順につき説明する。
送信側アドレスバツフア１６―３に主記憶装置
３３から読み出すデータのアドレスADDRをセ
ツトし、続いて、送信側制御情報バツフア１５―
３に読出し要求のビツトRREQをセツトし、それ
らの信号を記憶制御装置３２に送る。
３３から読み出すデータのアドレスADDRをセ
ツトし、続いて、送信側制御情報バツフア１５―
３に読出し要求のビツトRREQをセツトし、それ
らの信号を記憶制御装置３２に送る。
記憶制御装置３２は、アドレスバツフア１６―
３のアドレスADDRを取り込むと応答信号RESP
を返す。この応答信号は、送信側制御情報バツフ
ア１５―３の対応するビツトをセツトし、読出し
要求のビツトをリセツトする。
３のアドレスADDRを取り込むと応答信号RESP
を返す。この応答信号は、送信側制御情報バツフ
ア１５―３の対応するビツトをセツトし、読出し
要求のビツトをリセツトする。
記憶制御装置３２は、アドバンス信号ADVを
送り、主記憶装置３３から読み出したデータ
DATAを送信側データバツフア１７―３にセツ
トする。
送り、主記憶装置３３から読み出したデータ
DATAを送信側データバツフア１７―３にセツ
トする。
さらに、受信側計算機４の主記憶装置４３へ情
報を書込む手順につき説明する。
報を書込む手順につき説明する。
計算機結合装置１の汎用演算装置１１は、受信
側データバツフア１７―４にデータをセツトす
る。次に、受信側アドレスバツフア１６―４に主
記憶装置４３へ書き出すデータのアドレス
ADDRをセツトし、続いて、受信側制御情報バ
ツフア１５―４に書込み要求のビツトWREQを
セツトし、それらの信号を記憶制御装置４３へ送
る。記憶制御装置４３は、データDATAとアド
レスADDRを取り込むと応答信号RESPを返す。
この応答信号は、受信側制御情報バツフア１５―
４の対応するビツトをセツトし、書込み要求のビ
ツトをリセツトする。
側データバツフア１７―４にデータをセツトす
る。次に、受信側アドレスバツフア１６―４に主
記憶装置４３へ書き出すデータのアドレス
ADDRをセツトし、続いて、受信側制御情報バ
ツフア１５―４に書込み要求のビツトWREQを
セツトし、それらの信号を記憶制御装置４３へ送
る。記憶制御装置４３は、データDATAとアド
レスADDRを取り込むと応答信号RESPを返す。
この応答信号は、受信側制御情報バツフア１５―
４の対応するビツトをセツトし、書込み要求のビ
ツトをリセツトする。
上述した実施例からも解るように、本発明によ
れば次のような効果が得られる。
れば次のような効果が得られる。
(1) データ転送は、計算機結合装置が各計算機と
独立に行なうので、送受信計算機では、データ
転送の同期をとることを目的とした割込み処理
が不要である。
独立に行なうので、送受信計算機では、データ
転送の同期をとることを目的とした割込み処理
が不要である。
(2) データ転送終了後、送受信計算機は通信完了
処理が不要である。
処理が不要である。
第１図は本発明による計算機間データ転送方式
を実現する装置の一実施例の構成図、第２図は第
１図の具体的構成の一例の構成図である。 １……計算機結合装置、２……スイツチ、３，
４……電子計算機、３３，４３……主記憶装置。
を実現する装置の一実施例の構成図、第２図は第
１図の具体的構成の一例の構成図である。 １……計算機結合装置、２……スイツチ、３，
４……電子計算機、３３，４３……主記憶装置。
Claims (1)
- １ それぞれ記憶制御装置を有する複数個の電子
計算機用でデータ転送を行う装置であつて、デー
タ転送を制御する制御手段と、上記複数個の電子
計算機の記憶装置のそれぞれと上記制御手段とを
スイツチを介して結合される制御線及びデータ線
を有するスイツチ手段とを有し、かつ上記制御手
段が汎用演算装置と上記汎用演算装置の動作に基
き上記スイツチを開閉するスイツチコントロール
部と上記スイツチ手段を介して、データを転送す
べき上記電子計算機の送受信制御情報およびアド
レスをとり込む送受信制御情報バツフアおよび送
受信アドレスバツフアとを有してなり、データ転
送すべき送信側電子計算機の記憶装置からのデー
タを上記スイツチ手段および上記制御手段を介し
て受信側計算機の記憶装置に転送することを特徴
とする電子計算機間のデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP575780A JPS56103753A (en) | 1980-01-23 | 1980-01-23 | Data transmission system between electronic computers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP575780A JPS56103753A (en) | 1980-01-23 | 1980-01-23 | Data transmission system between electronic computers |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56103753A JPS56103753A (en) | 1981-08-19 |
| JPS636893B2 true JPS636893B2 (ja) | 1988-02-12 |
Family
ID=11619984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP575780A Granted JPS56103753A (en) | 1980-01-23 | 1980-01-23 | Data transmission system between electronic computers |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56103753A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2565005B (en) * | 2016-05-17 | 2022-07-06 | Nec Corp | Analysis device, analysis method, and storage medium storing program |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5848159A (ja) * | 1981-09-16 | 1983-03-22 | Nec Corp | マルチプロセツサシステム |
| JPS5848158A (ja) * | 1981-09-16 | 1983-03-22 | Nec Corp | マルチプロセツサシステム |
| JPS5848160A (ja) * | 1981-09-16 | 1983-03-22 | Nec Corp | マルチプロセツサシステム |
| FR2531827A1 (fr) * | 1982-08-13 | 1984-02-17 | Irlande Jean Paul | Dispositif pour commander des transferts de fichiers entre des ordinateurs |
| FI78995C (fi) * | 1988-02-17 | 1989-10-10 | Valtion Teknillinen | Foerdelat inkopplingssystem. |
| JP2575557B2 (ja) * | 1990-11-13 | 1997-01-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | スーパーコンピユータシステム |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326638A (en) * | 1976-08-25 | 1978-03-11 | Toko Inc | Multiiinput data processor |
| JPS5425136A (en) * | 1977-07-28 | 1979-02-24 | Ibm | Interrchannel adapter |
| JPS54129942A (en) * | 1978-03-31 | 1979-10-08 | Fujitsu Ltd | Direct transfer system between sub-systems |
-
1980
- 1980-01-23 JP JP575780A patent/JPS56103753A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5326638A (en) * | 1976-08-25 | 1978-03-11 | Toko Inc | Multiiinput data processor |
| JPS5425136A (en) * | 1977-07-28 | 1979-02-24 | Ibm | Interrchannel adapter |
| JPS54129942A (en) * | 1978-03-31 | 1979-10-08 | Fujitsu Ltd | Direct transfer system between sub-systems |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2565005B (en) * | 2016-05-17 | 2022-07-06 | Nec Corp | Analysis device, analysis method, and storage medium storing program |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56103753A (en) | 1981-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0844566B1 (en) | Interface apparatus for adapting data width to system bus width | |
| JPS58217069A (ja) | マルチ・マイクロコンピユ−タの通信方式 | |
| JPS636893B2 (ja) | ||
| KR100367084B1 (ko) | 실시간 고속의 데이터 처리용 디엠에이 제어기 및 제어방법 | |
| JP3178474B2 (ja) | 通信制御装置 | |
| JP2552025B2 (ja) | データ転送方式 | |
| JPH01174042A (ja) | 回線制御方式 | |
| JP3442099B2 (ja) | データ転送記憶装置 | |
| JP2616010B2 (ja) | パケットネットワーク | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JP3458383B2 (ja) | バス間接続方式 | |
| JPH0511341B2 (ja) | ||
| JP2826780B2 (ja) | データ転送方法 | |
| JPS6217879Y2 (ja) | ||
| JPH03252848A (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 | |
| JP3463845B2 (ja) | データ伝送制御装置 | |
| JPS6019023B2 (ja) | デ−タ処理装置 | |
| JPS61262870A (ja) | バス制御方式 | |
| JPS61173555A (ja) | 通信制御装置の接続方法 | |
| JPH1011353A (ja) | データ送信装置 | |
| JPH09128030A (ja) | 数値制御装置の高速化方法 | |
| JPS61201368A (ja) | 画像情報転送装置 | |
| JPS6118060A (ja) | デ−タ処理方式 | |
| JPS61120262A (ja) | メモリ間インテリジエントｄｍａ制御装置 | |
| JPH02277159A (ja) | 情報転送方式 |