[go: up one dir, main page]

JPS6356730A - Register file - Google Patents

Register file

Info

Publication number
JPS6356730A
JPS6356730A JP61201981A JP20198186A JPS6356730A JP S6356730 A JPS6356730 A JP S6356730A JP 61201981 A JP61201981 A JP 61201981A JP 20198186 A JP20198186 A JP 20198186A JP S6356730 A JPS6356730 A JP S6356730A
Authority
JP
Japan
Prior art keywords
character
word
data
selector
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61201981A
Other languages
Japanese (ja)
Inventor
Yasuhiro Nakai
康博 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61201981A priority Critical patent/JPS6356730A/en
Publication of JPS6356730A publication Critical patent/JPS6356730A/en
Pending legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

PURPOSE:To read characters, one by one, and to improve an arithmetic speed by adding a read means which reads out words specified with a word address and a character address in specified character units. CONSTITUTION:Words 0-3 held in a data latch 1 are inputted to selectors 2 and 3. The selector 2 selects one of the words according to the word address and outputs arithmetic data in word units. The selector 3, on the other hand, outputs one of the words according to the word address and inputs it to selectors 6 and 7. The selector 6 selects four 8-bit characters and the selector 7 selects eight 4-bit characters. The selector 8 selects one of the characters and outputs it as arithmetic data, character by character. The selectors 6, 7, and 8 are controlled with signals indicating a character type as a character address and the in-word position of the character.

Description

【発明の詳細な説明】 技術分野 本発明はレジスタファイルに関し、特に情報処理装置に
おいてオペランドデータ等の演算に供されるデータを−
・時格納するのに用いて好適なレジスタファイルに関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a register file, and particularly to a register file for storing data used in operations such as operand data in an information processing device.
- Concerning register files suitable for use in storing time.

従来技術 一般に情報処理装置において、オペランドデータや演算
途中のデータなど演算に供されるデータを複数ワード−
時格納する一時記憶部としてレジスタファイルが使用さ
れる場合が多い。そのような情報処理装置において、演
算がワード単位に行われる場合には、レジスタファイル
による一時記憶部にワード単位に書込み読出しノコ1行
われ1)るように構成されている。
BACKGROUND TECHNOLOGY Generally, in an information processing device, data to be used in an operation, such as operand data or data in the middle of an operation, is stored in multiple words.
A register file is often used as a temporary storage unit for storing time. In such an information processing apparatus, when an operation is performed in units of words, the data is written and read out in units of words in a temporary storage section using a register file (1).

一方、演0がキャラクタ甲借に行われろ場合があるが、
かかる場合、従来の情報処理装置においては、まず−時
記憶部であるレジスタファイルから演算対象となるキャ
ラクタを含むワードを読出し、情報処理装置の演算部に
、113いて演;〕川のワード単位のシフタを用いて油
筒対象のキャラクタのみを取出すように1.制御される
。たとえば、まず左論理シフトで演算対象キャラクタの
ワード左端にシフトし、次に右論理シフトで油筒対象キ
ャラクタがワード右端にくるようにシフl−1,て演亦
対集のキャラクタがワード最下位にありその池のビット
がすべてrOJであるようにするというような操作が一
般にとられている。
On the other hand, there are cases where performance 0 is performed on the character
In such a case, in a conventional information processing device, a word containing a character to be operated on is first read out from a register file which is a time storage section, and then the word containing the character to be computed is stored in the arithmetic section of the information processing device. 1. Use the shifter to take out only the character targeted by the oil barrel. controlled. For example, first, use a left logical shift to shift the character to be operated on to the left end of the word, then use a right logical shift to shift the target character to the right end of the word. A common operation is to ensure that all bits in the pond are rOJ.

そのために、−時記憶部としてのレジスタファイルにワ
ード単位に格納されている演算用データからキャラクタ
単位の演算に供すべくキャラクタ単位のデータを取出す
には上述した如く複雑な操作が必要であり、よって演口
時間が長くなるという欠点がある。
Therefore, as mentioned above, complex operations are required to extract character-by-character data for use in character-by-character calculations from the calculation data stored in word units in the register file, which serves as a time memory. The disadvantage is that the presentation time is longer.

発明の目的 本発明の目的は、ワード単位の読出しのみならずキャラ
クタ単位の読出しをも可能として演n速度の向上を図り
得るレジスタファイルを提供することである。
OBJECTS OF THE INVENTION It is an object of the present invention to provide a register file that allows not only word-by-word reading but also character-by-character reading to improve performance speed.

発明の構成 本発明によれば、複数ビットからなるワードデータを格
納するレジスタファイルであって、外部から与えられた
ワードアドレスによりワード単位の読出しを行う第1の
読出し手段と、外部から与えられたワードアドレスと同
じくキャラクタアドレスとにより指定されたワードを構
成するキャラクタのうち指定されたキャラクタ単位の読
出しを行う第2の読出し手段とを会むことを11微とす
るレジスタファイルが得られる。
Structure of the Invention According to the present invention, there is provided a register file for storing word data consisting of a plurality of bits, which includes a first reading means for reading in word units according to an externally given word address; A register file is obtained in which the register file is connected to the second reading means for reading out specified character units among the characters constituting the word specified by the character address as well as the word address.

実廠例 次に、本発明について図面を参照して説明する。Factory example Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.

データラッチ1はレジスタファイルのデータを保持する
ラッチであり、本実施例では32ビツト×4ワ一ド分の
ラッチから構成されているが、これに限定されない。こ
こでデータラッチ1への害込みに関する回路は本発明と
直接関係しないので省略する。
The data latch 1 is a latch that holds data in a register file, and in this embodiment is composed of latches for 32 bits x 4 words, but is not limited thereto. Here, the circuit related to damage to the data latch 1 is omitted since it is not directly related to the present invention.

データI!1lioi〜104はデータラッチ1に保持
されているワードO,ワード1.ワード2.ワード3の
それぞれを出力するデータ線であり、セレクタ2とセレ
クタ3とに接続される。セレクタ2は制御線105から
受けるワードアドレスをデコーダ4でデコードした制御
a線106の制御信号によりいずれかのワードを選択し
、データ線107よりワード単位の演pデータを出力す
る。
Data I! 1lioi to 104 are word O, word 1 . Word 2. This is a data line that outputs each word 3, and is connected to selector 2 and selector 3. The selector 2 selects one of the words according to the control signal of the control a line 106 which is obtained by decoding the word address received from the control line 105 by the decoder 4, and outputs the operation p data in units of words from the data line 107.

セレクタ3はセレクタ2と同様制御線108から受ける
ワードアドレスをデコーダ5でデコードしたυl ta
ll線109の制御信号によりいずれかのワードを選択
データ線110より出力し、セレクタ6及びセレクタ7
に入力する。これはキャラクタ単位の演算データ読出し
のために使用される。セレクタ6はデータ線110より
受けたワードの4つの8ビツトキヤラクタを選択するセ
レクタであり、セレクタ7は同様にデータ線110より
受けたワードの8つの4ビツトキヤラクタを選択するセ
レクタである。
Similar to selector 2, selector 3 receives υl ta by decoding the word address received from control line 108 using decoder 5.
One of the words is output from the selection data line 110 according to the control signal of the ll line 109, and the selector 6 and the selector 7
Enter. This is used for reading arithmetic data in character units. Selector 6 is a selector that selects four 8-bit characters of the word received from data line 110, and selector 7 is a selector that similarly selects eight 4-bit characters of the word received from data line 110.

セレクタ8はセレクタ6とセレクタ7とにより選択され
たキャラクタを、それぞれデータ線111゜データ線1
12を通して受け、これ等のいずれかを選択してキャラ
クタ単位の演騨データとしてデータ線113より出力す
る。そのため本実施例ではキャラクタアドレスとして制
@ i 114よりキャラクタタイプをあられす信号と
キャラクタのワード内ポジションをあられす信号を受け
、デコーダ9でデコードを行い、制御線115〜117
によりそれぞれセレクタ6.7.8を制御している。
The selector 8 transfers the characters selected by the selectors 6 and 7 to data lines 111 and 1, respectively.
12, one of these is selected and outputted from a data line 113 as character-by-character character data. Therefore, in this embodiment, a signal indicating the character type and a signal indicating the position within the word of the character are received from the control@i 114 as a character address, and the decoder 9 decodes the signals and sends them to the control lines 115 to 117.
control the selectors 6, 7, and 8, respectively.

次に、本発明の動作とその効果な説明するために本実施
例を含む簡単な情報処理装置を例にとる。
Next, in order to explain the operation of the present invention and its effects, a simple information processing apparatus including this embodiment will be taken as an example.

第2図はそのブロック図である。第2図において。FIG. 2 is a block diagram thereof. In fig.

レジスタ10ならびにレジスタ11は論理演cンを行う
ALU12とシフト油筒を行うシフタ13との演樟対象
データを保持するレジスタである。レジスタ14はAL
U12またはシフタ13のいずれかの演算結果を選択し
て格納するレジスタである。
Register 10 and register 11 are registers that hold data to be operated on by ALU 12 which performs logical operation and shifter 13 which performs shift oil cylinder. Register 14 is AL
This is a register that selects and stores the calculation result of either U12 or shifter 13.

またレジスタ10.11はそれぞれデータ線119によ
る外部からのデータ、レジスタ14からのデータ、本実
施例のレジスタファイル15からのワード単位のデータ
またはキャラクタ中位のデータのいずれかを選択して格
納する。レジスタファイル15の入力に設けられたセレ
クタ16は、外部からのデータまたはレジスタ14のデ
ータを選択してレジスタファイル15に格納するだめの
セレクタである。
Further, the registers 10 and 11 select and store data from the outside via the data line 119, data from the register 14, word unit data or medium character data from the register file 15 of this embodiment. . The selector 16 provided at the input of the register file 15 is a selector for selecting external data or data in the register 14 and storing it in the register file 15.

この第2図で示される情報処理装置において、キャラク
タ単位の演算を行う場合、まず演ζ】対象となるオペラ
ンドデータが外部よりデータ線119を通して送られレ
ジスタファイル15に格納される。つづいてレジスタフ
ァイル15より演算対象どなる2つのオペランドキャラ
クタが順にデータI!、!113を通して読出され、レ
ジスタ10とレジスタ11とに夫々格納され演算が行わ
れる。
In the information processing apparatus shown in FIG. 2, when performing a character-by-character operation, first operand data to be operated on is sent from the outside through the data line 119 and stored in the register file 15. Next, from the register file 15, the two operand characters to be operated on are sequentially data I! ,! 113, and stored in register 10 and register 11, respectively, and arithmetic operations are performed.

ここで、従来の情報処理装置の場合を考えると、レジス
タファイルに格納されたオペランドデータから演算対象
となる2つのオペランドキャラクタを取出す操作を、従
来の技術で述べたような方法を用いて行った後でなけれ
ば演算を行うことができない。しかしながら、本発明に
よる上記構成を用いることにより、オペランドキャラク
タを外部からの指定アドレスにより簡単に読出すことが
できることになり、演→処理の高速化が計れることにな
る。
Here, considering the case of a conventional information processing device, the operation of extracting two operand characters to be operated on from operand data stored in a register file is performed using the method described in the conventional technology. The calculation cannot be performed until later. However, by using the above-described configuration according to the present invention, operand characters can be easily read out by externally specified addresses, and performance->processing can be speeded up.

発明の詳細 な説明したように、本発明のレジスタファイルによれば
、キi?ラクク主位の読出し回路を付加することにより
、情報処理装置においてオペランドデータまたは演算途
中のデータの一時記憶として使用した場合、キャラクタ
単位の演算の演Q実行時間が短縮できるという効果があ
る。
As described in detail of the invention, according to the register file of the present invention, the key i? By adding the easy-to-use readout circuit, when used as temporary storage for operand data or data in the middle of an operation in an information processing device, there is an effect that the operation Q execution time of character-based operations can be shortened.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例のブロック図、第2図は本発明
の実施例によるレジスタファイルを用いた情報処理装置
のブロック図である。 主要部分の符号の説明 1・・・・・・データラッヂ
FIG. 1 is a block diagram of an embodiment of the present invention, and FIG. 2 is a block diagram of an information processing apparatus using a register file according to the embodiment of the present invention. Explanation of symbols of main parts 1... Data Rudge

Claims (1)

【特許請求の範囲】[Claims] 複数ビットからなるワードデータを格納するレジスタフ
ァイルであって、外部から与えられたワードアドレスに
よりワード単位の読出しを行う第1の読出し手段と、外
部から与えられたワードアドレスと同じくキャラクタア
ドレスとにより指定されたワードを構成するキャラクタ
のうち指定されたキャラクタ単位の読出しを行う第2の
読出し手段とを含むことを特徴とするレジスタファイル
A register file that stores word data consisting of multiple bits, and includes a first reading means for reading in word units using an externally given word address, and a character address specified by the externally given word address. second reading means for reading specified character units among the characters constituting the word.
JP61201981A 1986-08-28 1986-08-28 Register file Pending JPS6356730A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61201981A JPS6356730A (en) 1986-08-28 1986-08-28 Register file

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61201981A JPS6356730A (en) 1986-08-28 1986-08-28 Register file

Publications (1)

Publication Number Publication Date
JPS6356730A true JPS6356730A (en) 1988-03-11

Family

ID=16449958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61201981A Pending JPS6356730A (en) 1986-08-28 1986-08-28 Register file

Country Status (1)

Country Link
JP (1) JPS6356730A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002123388A (en) * 2000-06-20 2002-04-26 Koninkl Philips Electronics Nv Data processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002123388A (en) * 2000-06-20 2002-04-26 Koninkl Philips Electronics Nv Data processor

Similar Documents

Publication Publication Date Title
KR100241049B1 (en) Element Selection Mechanisms for Vector Processors
US4667305A (en) Circuits for accessing a variable width data bus with a variable width data field
US4675809A (en) Data processing system for floating point data having a variable length exponent part
US4037213A (en) Data processor using a four section instruction format for control of multi-operation functions by a single instruction
JPS62299881A (en) image display system
EP0198341A2 (en) Digital data processing circuit having a bit reverse function
JPS6049332B2 (en) Microprogram control method
US5019969A (en) Computer system for directly transferring vactor elements from register to register using a single instruction
US4162519A (en) Data processor with address allocation to operations
JP2002529847A (en) Digital signal processor with bit FIFO
JPS6356730A (en) Register file
KR920002573B1 (en) Data processor
JPH02126321A (en) Instruction code decoding device
JPS5947394B2 (en) Variable length two-dimensional register
JPH10116226A (en) Address array device of semiconductor storage device
US3222648A (en) Data input device
JP2661150B2 (en) Data transfer device
KR860009421A (en) Memory circuit with logic function
SU491952A1 (en) Device for exchanging information between RAM and processor
JPH0778722B2 (en) Register file method
KR900007798B1 (en) Data operation unit
JPH01128095A (en) Memory writing circuit
JPS6168636A (en) data processing equipment
JPS6388657A (en) Memory device
JPS63149736A (en) Firing processor