JPS635304Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、複数個のデータ収集装置からデータ
を集めるデータシステムに関するものである。更
に詳しく言えば、通常遠方に配置されている複数
個のデータ収集装置に信号を送り、選択した１つ
のデータ収集装置からデータを受けるデータシス
テムを提供するものである。

遠方に配置されている複数個のトランスデユー
サその他の型のデータ収集装置からデータを集め
ることはしばしば必要になる。例えば、海洋学そ
の他の分野における観測及び分析において、構造
物の向きを調べるために、それにデジタルコンパ
スとトランスデユーサを取り付け、コンパスの向
きを示すデジタルデータをトランスデユーサで電
気信号を変換して集めている。従来は、構造物の
トランスデユーサはそれぞれ１本ずつのケーブル
で中央のデコーダに接続され、それらのケーブル
によつて電力が供給され、制御信号とデータ信号
とが伝えられていた。従つて特に多数のトランス
デユーサが使われる場合には、接続ケーブルに要
する費用は莫大なものとなる。また、デコーダと
多数のトランスデユーサとを別々のケーブルで結
ぶので実施する場合とかく面倒が多い。

本考案は、複数個のデータ収集装置と中央に設
けられたユニツトとを２導体からなる１本のケー
ブルで結び、このケーブルで各データ収集装置に
電力を供給し、かつ制御信号とデータ信号とは伝
える。本考案におけるデータ収集装置の各々には
デコーダが設けられ、中央のユニツトから送られ
てくるデコーダを指定するコード信号に応じて選
択されたデコーダに接続されているデータ装置を
作動させてデータを中央のユニツトへ送る。本考
案による装置は、遠方の数多くの場所にデジタル
コンパスを設置して、それらの場所の方向を地磁
気の北極に対して知る場合特に有用である。しか
し、本考案は、データ装置としてデジタルコンパ
スに限定することはなく、複数個のデータ収集装
置から選択的にデータを集めるデータシステムと
して広く利用される。

以下、図面を参照して本考案を詳細に説明す
る。

第１図は、遠方に設けられているデータ収集装
置からデジタルデータを選択的に引き出すため
に、本考案がどのように用いられるかを示すもの
である。第１図において質問器１３は、データ選
択入力１０と、遠方に設置されている複数個のデ
ータ収集装置のうちどの装置からデータを受ける
かを示すデータ要求信号１２とを受けて、適切な
信号をケーブル１４を介して送り出す。ケーブル
１４としては２導体からなるケーブル１本が使わ
れる。このケーブル１４に１台または複数台のデ
コーダ１５が並列に接続され、それらのデコーダ
１５のそれぞれに、デジタルデータを発生するデ
ータ装置が接続される。そのデジタルデータはデ
コーダ１５とケーブル１４を介して質問器１３へ
送られる。第１図にはデータ装置としてコンパス
１６が示されている。コンパス１６は各コンパス
の向きを表すデジタル情報をデコーダ１５に与え
る。これらのデジタル情報は、質問器１３からの
信号に応じて選択されたデコーダ１５からケーブ
ル１４を介して質問器１３に入り、これからデー
タ出力１７として取り出される。

本考案による装置は、質問器と遠方に設置され
ている複数個のデータ収集装置とを１本のケーブ
ルで結ぶので、従来の別々のケーブルで結ばれて
いる装置よりも、ケーブルの分量が少なくて済
み、経費もかからない。また、本考案による装置
の質問器１３は簡単で安価なもので、デコーダ１
５の数を増しても改修を要しない。

第２図に本考案による装置に適する質問器１３
の１実施例を示す。装置が動作していない間は、
制御論理回路１８からのＲ（受信）信号とＴ（送
信）信号は共に論理０即ち低レベルにある。低レ
ベルのＴ信号はクロツク２０を非動作状態にし
て、その出力を低レベル状態に保つ。クロツク２
０の低レベル出力と低レベルのＲ信号とはオアゲ
ート２２に加えられ、その出力を低レベル状態に
保つ。オアゲート２２の低レベル出力は電流源２
４を非動作状態に保ち、かつインバータ２６を介
してクランプ回路２８を動作状態に保つ。その結
果、ケーブル１４の２導体間のインピーダンスが
低く保たれるので、ノズルを拾わなくなり、デコ
ーダからの信号と間違えることなくなる。

装置の動作を開始させるには制御論理回路１８
にデコーダ選択入力１０とデーダ要求信号１２と
を加える。通常、デコーダ選択入力１０は対応す
るデコーダに割り当てられた２進数である。この
２つの信号が加えられると、制御論理回路１８は
Ｔ信号を論理１すなわち高レベルにしてクロツク
２０を動作状態にする。動作状態のクロツク２０
はクロツクパルスを発生し、このクロツクパルス
が制御論理回路１８とオアゲート２２に加えられ
る。オアゲート２２の出力はクロツクパルスの周
期で交互に高レベルと低レベルになるので、電流
源２４が動作状態と非動作状態とを繰り返し、イ
ンバータ２６を介したクランプ回路２８は非動作
状態と動作状態とを繰り返す。電流源２４が動作
中はクランプ回路２８が非動作状態になるから、
電流源２４から電流パルスがケーブル１４によつ
てデコーダに伝えられる。この電流パルスがどの
デコーダを作動させるかを指定するアドレス信号
である。クロツク２０からのクロツクパルスは制
御論理回路１８でカウントされ、そのパルス数が
デコーダ選択入力１０で決まる数に達すると、Ｒ
信号が高レベルになり、Ｔ信号が低レベルになつ
てクロツク２０を非動作状態にする。

Ｒ信号が高レベル、Ｔ信号が低レベルになつて
いると、オアゲート２２の出力は高レベルに保た
れるので、電流源２４から一定の電流がケーブル
１４に流れる。

電流を流しながら、ケーブル１４の２導体間に
高インピーダンスを接続したり、短絡させたりす
ることを交互に繰り返すと、接続点３０における
電圧は２つの状態を交互にとる。後で詳しく述べ
るが、選択されたデコーダはこのようにしてデジ
タルデータを質問器に送り返す。デコーダから送
られてきた信号は接続点３０からコンデンサ３２
を通りフイルタ３４に加えられる。コンデンサ３
２は電流源２４からの直流電流を阻止する。フイ
ルタ３４は、ケーブル１４が拾つた高周波ノズル
を減衰させて、質問器のデータ出力１７に誤つた
信号が現れるのを防ぐ。フイルタ３４の出力はリ
ミツタ３６に加えられる。Ｔ信号が高レベルにあ
つて、電流源２４から電流パルスが送り出されて
いるときは、このパルスがデータ出力１７に現れ
ないよう、遅延回路３８をＴ信号によつて動作さ
せ、リミツタ３６を非作動状態にする。Ｔ信号が
低レベルに変わつても短時間は遅延回路３８によ
つてリミツタ３６を非動作状態に保ち、送信から
受信に切り換わるときに発生することがあるスプ
リアス信号を阻止する。リミツタ３６が動作状態
に変わると、フイルタ３４の出力は増幅されてか
らリミツタ３６により振幅制限されて、２レベル
デジタル信号の形のデータ出力１７が取り出され
る。

リミツタ３６の出力は包絡線検波器４０にも加
えられる。リミツタ３６が動作状態になつてから
デコーダからケーブル１４を介して最初に入つて
くるデジタルパルスが包絡線検波器４０の出力を
高レベル状態にし、この高レベル状態はデコーダ
からデジタルパルスが送られてくる間続き、デコ
ーダがデジタルデータの送り出しを終つた後低レ
ベル状態になる。包絡線検波器４０としては、例
えば再トリガ可能な単安定マルチバイブレータで
構成できる。包絡線検波器４０の出力は制御論理
回路１８に加えられる。デコーダからのデジタル
データ伝送が終わり包絡線検波器４０の出力が低
レベルになると、この低レベル信号を受けた制御
論理回路１８はＲ信号を低レベルにして、電流源
２４を非動作状態にし、クランプ回路２８を動作
状態にする。ケーブル１４の導体間の電圧はクラ
ンプ回路２８により零に保たれ、質問器は別のデ
ータ要求信号１２を受けた時にプロセスを繰り返
す用意ができる。包絡線検波器４０の出力はまた
データ用意信号４２として後述するように使われ
る。

第３図は第２図に示す回路に生じる典型的な信
号の波形図である。データ要求信号１２が高レベ
ルになると（第３Ａ図）、制御論理回路１８に加
えられているデコーダ選択入力１０はＴ（送信）
信号４４を高レベルにする（第３Ｂ図）。データ
要求信号１２が低レベルになる正確な時刻は重要
ではない。Ｔ信号が高レベルになつている間はク
ロツク２０はケーブル１４にパルスを与える（第
３Ｄ図のケーブル信号４８）。デコーダによつて
決められた数のパルスが送られると、Ｔ信号は低
レベルになり、Ｒ（受信）信号４６が高レベルに
なる（第３Ｃ図）。そのためケーブル信号４８は
高レベルになり、この高レベル状態はデコーダに
よつて低レベルにされるまで続く。図示の例で
は、ケーブル信号４８は５個のデコーダ・アドレ
スパルスを含む。これは５番のデコーダを識別し
てそのデコーダを作動させる。Ｒ信号４６とケー
ブル信号４８が高レベルになつからある時間はデ
コーダから質問器１３へは信号は送られない（第
３Ｄ図の５０）。この時間中は電流源２４からの
直流電流はデコーダの電源を充電するのに使われ
る。充電時間が経過してからデコーダはケーブル
の２導体の短絡と開放とを交互に繰り返してデジ
タル信号（第３Ｄ図の５２）を発生して質問器１
３に送る。包絡線検波器信号５４（包絡線検波器
４０の出力）は、デコーダから最初のデータパル
スが送られてきた時に高レベルとなり、データパ
ルスが続く間高レベルを保ち、データパルスが終
つた後低レベルになる（第３Ｅ図の５６）。包絡
線検波器信号５４が低レベルになると、Ｒ信号も
低レベルになる。

第４図に制御論理回路１８の構成の１実施例を
示す。デコーダ選択入力１０はプリセツトカウン
タ５８の入力端子に加えられる。このカウンタは
カウント・ダウンすることも可能である。第４図
には４つのデコーダ選択入力が記してあるが、こ
の数はデコーダの数に等しくなるよう任意に増減
できる。質問器がデータ要求信号が待つている非
動作状態では、Ｄフリツプフロツプ６０，６２の
２つのフリツプフロツプのＱ出力は共に論理０状
態にある。データ要求信号１２がフリツプフロツ
プ６０に加えられると、フリツプフロツプ６０の
Ｓ入力が高レベルになり、Ｑ出力は論理１にな
る。このＱ出力が単安定回路６４のＣ入力に加え
られると、単安定回路６４はトリガされ、パルス
幅の小さい１つのパルスを発生する。このパルス
がプリセツトカウンタ５８のプリセツト入力端子
Ｐに加えられると、カウンタ５８内にデコーダ選
択入力１０によつて決める数のカウントがセツト
される。単安定回路６４の出力はフリツプフロツ
プ６２のＳ入力としても加えられて、フリツプフ
ロツプ６２のＱ出力を高レベルにする。このＱ出
力は第２図におけるＴ信号である。高レベルのＴ
信号に応じて、クロツク２０が動作しクロツク信
号がカウンタ５８のＣ入力に加えられる。このク
ロツク信号によつてカウンタ５８はカウント・ダ
ウンし、カウントが０になるまでカウントを続け
る。カウントが０になると、カウンタ５８の通常
は低レベルにある“０”出力が高レベルになる。
この高レベル出力はインバータ６５によつて反転
され、低レベルのＤ入力がフリツプフロツプ６２
に加えられる。クロツク２０からのクロツクパル
スはフリツプフロツプ６２のＣ入力にも加えられ
ているが、Ｄ入力が低レベルになると、次のクロ
ツクパルスでＱ出力すなわちＴ信号が低レベルに
なり、出力が高レベルになる。フリツプフロツ
プ６０の高レベルＱ出力とフリツプフロツプ６２
の高レベル出力とはアンドゲート６６を開か
せ、その出力のＲ信号は高レベルにする。

フリツプフロツプ６０のＤ入力は接地されてお
り、Ｃ入力はインバータ６８を介して包絡線検波
器４０の出力を受けるので、包絡線検波器信号が
低レベルになると（第３Ｅ図の５６）、Ｑ出力は
低レベルになつてＲ信号が低レベルになる。また
このとき出力が高レベルになるので、この出力
をＲ端子で受けたフリツプフロツプ６２はリセツ
トされ、Ｑ出力が低レベルになる。この状態はこ
の説明の最初の状態で、次の高レベルデータ要求
信号が来ると上記の動作を繰り返す。

第５図にデコーダ１５の構成の１実施例を示
す。ケーブル１４がデコーダ１５と質問器１３と
を接続する。ケーブル１４の他の場所で他のデコ
ーダにも接続できる。ケーブル１４で送られてき
た信号は、１実施例として10kΩの値をもつ緩衝
抵抗７０を通つて電源回路７２に供給される。電
源回路７２は各デコーダに備えられていて、質問
器１３内の電流源２４からの電流が抵抗７０によ
つて大体均等に分与される。ケーブル１４の電圧
が高レベルになるとき、１実施例として５マイク
ロフアラドのコンデンサ７４がダイオード７６を
通じて充電される。ケーブル１４の電圧が零また
は零に近いときはダイオード７６がコンデンサ７
４の放電を防ぐ。デコーダ１５の論理回路へはコ
ンデンサ７４から電力が供給される。この論理回
路は通常CMOSを使つているので、消費電力は
非常に少なく、コンデン７４の電圧はケーブル１
４の電圧が低い間十分高い電圧を保つことができ
る。コンデンサ７４に並列にツエナーダイオード
７８が接続されて、論理回路に加えられる電圧が
最高レベルを越えることを阻止する。実際には、
コンデンサ７４の電圧値はツエナーダイオード７
８により決まる値に近い。そのために、抵抗８２
を介してバツフアインバータ８０に加えられる信
号は、ツエナーダイオード７８のツエナー電圧に
等しいか、それに非常に近い高レベル値と、零電
圧に近い低レベル値とを有するデジタル信号とな
る。

質問器１３から送られてくるデコーダアドレス
パルスの第１パルスで包絡線検波器８４の出力が
高レベルになり、この高レベルの出力が単安定回
路８６を作動させ、単安定回路８６は１つのパル
ス発生する。このパルスがプリセツトカウンタ８
８８のプリセツト入力端子Ｐに加えられると、カ
ウンタ８８内にコード選択器９０からの入力信号
によつて決まる数のカウントがセツトされる。プ
リセツトカウンタ８８は第４図に示したプリセツ
トカウンタ５８と同様にカウントダウンをする。
コード選択器９０は永久巻線、回転スイツチ、そ
の他で構成される。インバータ８０の出力はプリ
セツトカウンタ８８のクロツク入力端子Ｃにも加
えられる。この信号によつてカウンタ８８はカウ
ント・ダウンし、カウントが０になるまでカウン
トを続ける。カウントが０になるとカウンタ８８
のこれまで低レベルにあつた“０”出力が高レベ
ルになる。コード選択器９０によつて決まるデコ
ーダ１５の選択コードが、質問器１３から送られ
てくるパルスの数に等しいとすると、アドレスパ
ルスがなくなつた時にカウンタ８８のカウントは
零になる（第３Ｄ図の５０）。第３Ｄ図から分か
るように、カウンタ８８がプリセツトされて質問
器１３から送られてくるアドレスパルスの最初の
パルスはカウントしないとすると、カウンタ８８
をクロツク制御するパルス前縁部の数はアドレス
パルスの数に等しい。コード選択器９０によりカ
ウンタ８８にセツトされた数が、質問器１３から
送られてくるアドレスパルスの数よりも大きいか
小さい場合は、カウンタ８８はカウントを停止し
た時カウントは０にならない。

アドレスパルスが続いている間は包絡線検波器
８４の出力は高レベルを保ち、終ると低レベルに
なる。包絡線検波器８４の出力は単安定回路９２
にも与えられ、この回路は包絡線検波器９２の出
力が低レベルになる時１つの短いパルスを発生す
る。このパルスはＤフリツプフロツプ９４とRS
フリツプフロツプ９６とに加えられて、両フリツ
プフロツプをリセツトする。インバータ８０の出
力は遅延回路９８にも与えられる。この遅延回路
９８の出力は、最初のアドレスパルスで高レベル
になり、アドレスパルスが続く間高レベルを保
ち、アドレスパルスが終つてから定められた時間
遅れて低レベルになる。この遅延時間は、フリツ
プフロツプ９４，９６が単安定回路９２からのパ
ルスによりリセツトされた後に低レベルになるよ
うに定められる。遅延回路９８の出力は反転され
てＤフリツプフロツプ９４のＣ入力端子に加えら
れる。従つて、アドレスパルスの数がプリセツト
カウンタ８８にセツトされた数に等しいときは、
包絡線検波器８４の出力が低レベルになるときカ
ウンタ８８の“０”出力が高レベルになるので、
遅延回路９８の出力が低レベルになるとフリツプ
フロツプ９４のＱ出力は高レベルになる。このＱ
出力はRSフリツプフロツプ９６のセツト入力端
子Ｓに加えられるので、フリツプフロツプ９４の
Ｑ出力が高レベルになると、フリツプフロツプ９
６のＱ出力も高レベルになる。

フリツプフロツプ９６の高レベルＱ出力は、デ
コーダ１５に接続されて、第５図にコンパス１６
として示してあるデジタルデータ収集装置を作動
させる作動信号１００として使われる。またこの
高レベルのＱ出力は、スイツチ１０４を閉じてケ
ーブル１４の２導体間をシヤント回路１０４で短
絡するのにも使われる。シヤント回路１０４はト
ランジスタを用いて第５図に示すように構成する
こともできれば、他の種の半導体スイツチやリー
ドスイツチ、リレーなどを含む適当な手段で構成
できる。作動信号１００が高レベルになつたとき
にデジタルデータ信号１０６の送りだしが始ま
る。シヤント回路１０４に加えられるデジタルデ
ータ信号１０６に応じてケーブル１４の２導体が
選択的に短絡され、２導体間の電圧が変化する。

シヤント回路１０４によりケーブル１４に与え
られたパルスは、アドレスパルスが検出されたの
と同様にして包絡線検波器８４により検出され、
包絡線検波器８４の出力を高レベルに保たせる。
コンパス１６から送られていたデータがなくなる
と、包絡線検波器８４の出力は低レベルになり、
そのために単安定回路９２がトリガされて１つの
パルスをその回路から発生させる。このパルスは
フリツプフロツプ９４と９６をリセツトする。そ
うするとフリツプフロツプ９６の出力は低レベル
となり、この低レベル出力によりコンパス１６が
動作を停止させられるとともに、スイツチ１０２
が開かれてシヤント回路１０４をケーブル１４か
ら切り離す。コンパス１６に供給する電力は、ケ
ーブル１４を介して質問器１３から送られる電流
パルスから取り出すこともできる。この場合に
は、コンパス１６の電力入力端子とケーブル１４
とをスイツチ１０２を介して接続する接続部１０
８を設ける。そうすると、コンパス１６の電源回
路はデコーダの電源回路７２に類似したものとな
る。

【図面の簡単な説明】

第１図は本考案の装置を具体化した装置のブロ
ツク図；第２図は第１図に示す装置に用いられて
いる質問器のブロツク図；第３Ａ〜Ｅ図は第２図
に示す質問器の動作を説明するのに有用な信号波
形図；第４図は第２図に示す制御論理回路の模式
図；第５図は第１図に示す装置に用いられるデコ
ーダの模式図である。 符号の説明、１３……質問器、１４……ケーブ
ル、１５……デコーダ、１６……コンパス、１８
……制御論理回路、２０……クロツク、２２……
オアゲート、２４……電流源、２６……インバー
タ、２８……クランプ回路、３４……フイルタ、
３６……リミツタ、３８，９８……遅延回路、４
０，８４……包絡線検波器、５８，８８……プリ
セツトカウンタ、６０，６２，９４……Ｄフリツ
プフロツプ、６４，８６，９２……単安定回路、
７２……電源回路、９０……コード選択器、９６
……RSフリツプフロツプ、１０２……スイツチ、
１０４……シヤント回路。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 下記の構成要件からなる、遠方に配置されて
   １本のケーブルに並列接続されている複数個の
   データ収集装置のうち、データ要求信号に応じ
   て選択された１つからデータを引き出す装置： 複数個のデータ収集装置のうち、データを引
   き出そうとする１つに対しアドレス信号をケー
   ブルを通して送り出す手段、と、このアドレス
   信号を送り終つたあとに一定の電流をケーブル
   に送り出す手段、とを含む、データ要求信号に
   応じて作動する質問器； それぞれにデータ収集装置が接続されてい
   て、ケーブルを通して送られてくる前記アドレ
   ス信号を識別する識別信号を作つて、両信号を
   比較する比較手段、と、両信号が一致したとき
   に、接続されているデータ収集装置を作動させ
   る作動信号を作る手段、と、前記作動信号を受
   けてから、データ収集装置のデジタルデータに
   応じてケーブルの導体間に低インピーダンスを
   選択的に接続して前記質問器からの要求に応答
   する応答手段、とを含む１台または複数台のデ
   コーダ； 前記応答手段によつて作られケーブルを通つ
   て伝えられてくる信号のレベル変化を検出し
   て、選択されたデータ収集装置のデジタルデー
   タを再生する再生手段。 (2) 信号を伝えるケーブルは２つだけの導体を持
   ち、デコーダへの供給電力もこの２導体だけを
   持つケーブルで送られることを特徴とする、実
   用新案登録請求の範囲第１項記載の装置。 (3) 前記アドレス信号をケーブルを通して送り出
   す手段には更に、データ要求信号に応じて、デ
   ータ収集装置を指定する数に等しいパルス数の
   パルス信号を作る手段が設けられていることを
   特徴とする、実用新案登録請求の範囲第２項記
   載の装置。 (4) デコーダ内にあつて、送られてくるアドレス
   信号と識別信号とを比較する前記比較手段は下
   記を包含する、実用新案登録請求の範囲第３項
   記載の装置： 質問器から送られてくるアドレス信号のパル
   ス数をカウントする手段； アドレス信号が送られた後に送られてくる一
   定電流の信号を検出することにより、アドレス
   信号の終つた時を決定する手段； アドレス信号の終つた時を決定した後に、ア
   ドレス信号のパルス数とデータ収集装置を識別
   する前記識別信号のパルス数とを比較し、両信
   号のパルス数が一致したとき、データ収集装置
   を作動させる手段。 (5) デコーダには更に、アドレス信号の終わりと
   データ収集装置からのデータ送り始めとの間に
   遅延時間を置き、この遅延時間の間にケーブル
   から送られてくる一定電流をデコーダに蓄え
   て、デコーダから質問器へデータを送るときの
   電力にする手段が設けられていることを特徴と
   する、実用新案登録請求の範囲第４項記載の装
   置。 (6) データ収集装置は、それぞれの向きをデジタ
   ル信号で表す１個または複数個のコンパスを含
   むことを特徴とする、実用新案登録請求の範囲
   第５項記載の装置。