JPS6350208A - スイツチ回路 - Google Patents
スイツチ回路Info
- Publication number
- JPS6350208A JPS6350208A JP19417386A JP19417386A JPS6350208A JP S6350208 A JPS6350208 A JP S6350208A JP 19417386 A JP19417386 A JP 19417386A JP 19417386 A JP19417386 A JP 19417386A JP S6350208 A JPS6350208 A JP S6350208A
- Authority
- JP
- Japan
- Prior art keywords
- compensation signal
- transistor
- channel
- gate
- compensation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＭＯＳトランジスタを使用したスイッチ回路
に関する。
に関する。
本発明はスイッチ回路に関し、ＭＯＳスイッチング素子
の出力側にＭＯＳコンデンサを介して、駆動パルスの補
償信号を供給する場合に、この補償信号によってＭＯＳ
コンデンサにチャンネルが形成されないようにして、新
たなノイズの発生を防止するようにしたものである。
の出力側にＭＯＳコンデンサを介して、駆動パルスの補
償信号を供給する場合に、この補償信号によってＭＯＳ
コンデンサにチャンネルが形成されないようにして、新
たなノイズの発生を防止するようにしたものである。
いわゆるＭＯＳスイッチ回路は第５図に示すように構成
される。図において入力端子５１）がスイッチング用の
ＭＯＳ）ランノスタ６ａのソースに接続され、このトラ
ン・ゾスタ５２のｆ−）Ｋ、駆動パルスφの供給される
端子（へ）が接続されると共に、トランジスタ６つのド
レインが保持用コンデンサ＠の一端及びノ々ツファ用の
ＭＯＳ）ランジスタ印のゲートに接続される。さらにコ
ンデンサ□□□の他端が接地される。またトランジスタ
６勺のドレインがＶＤＤの電源端子印に接続され、この
トランジスタ印のソースが定電流源６７）を通じて接地
されると共に、このソースから出力端子器が導出される
。
される。図において入力端子５１）がスイッチング用の
ＭＯＳ）ランノスタ６ａのソースに接続され、このトラ
ン・ゾスタ５２のｆ−）Ｋ、駆動パルスφの供給される
端子（へ）が接続されると共に、トランジスタ６つのド
レインが保持用コンデンサ＠の一端及びノ々ツファ用の
ＭＯＳ）ランジスタ印のゲートに接続される。さらにコ
ンデンサ□□□の他端が接地される。またトランジスタ
６勺のドレインがＶＤＤの電源端子印に接続され、この
トランジスタ印のソースが定電流源６７）を通じて接地
されると共に、このソースから出力端子器が導出される
。
このようにしてＭ ＯＳスイッチ回路が構成される。と
ころがこの回路において、トランジスタ５２がオフした
瞬間にトランジスタ６つのデート・ドレイン間容量ＣＯ
Ｄを介して負方向のクロックノイズがコンデンサ（２）
の一端側に飛び込むおそれがある。
ころがこの回路において、トランジスタ５２がオフした
瞬間にトランジスタ６つのデート・ドレイン間容量ＣＯ
Ｄを介して負方向のクロックノイズがコンデンサ（２）
の一端側に飛び込むおそれがある。
そこで図中に破線で示すように、へ４ＯＳトランジスタ
５！Ｉｔのドレイン・ソースをトランジスタ５ａのドレ
インに接続し、このトランジスタ（ト）のｒ−）に端子
口からの駆動パルスφを位相反転した補償信号シ（嬉２
図）を供給する。
５！Ｉｔのドレイン・ソースをトランジスタ５ａのドレ
インに接続し、このトランジスタ（ト）のｒ−）に端子
口からの駆動パルスφを位相反転した補償信号シ（嬉２
図）を供給する。
これＫよればトランジスタ５２がオフした瞬間にトラン
ジスタ６１のｒ−ト・ドレイン問答ｉ ＣＧＤ及びｒ−
ト・ソース問答ｔＣＧｓを介して正方向のパルスが注入
され、上述のトランジスタ■からの負方向のクロックノ
イズが相殺される。なお注入される信号のレベルを調整
するため、トランジスタｒ５９のサイズ（チャンネル長
Ｌ２及びチャ／ネル幅Ｗ２）は、トランジスタ５３のサ
イズ（Ｌｌ、Ｗｌ）に対して、チャンネル長Ｌ１＝Ｌ２
としたときに、チャンネル＠ｗ１＝２ｗ２とされる。
ジスタ６１のｒ−ト・ドレイン問答ｉ ＣＧＤ及びｒ−
ト・ソース問答ｔＣＧｓを介して正方向のパルスが注入
され、上述のトランジスタ■からの負方向のクロックノ
イズが相殺される。なお注入される信号のレベルを調整
するため、トランジスタｒ５９のサイズ（チャンネル長
Ｌ２及びチャ／ネル幅Ｗ２）は、トランジスタ５３のサ
イズ（Ｌｌ、Ｗｌ）に対して、チャンネル長Ｌ１＝Ｌ２
としたときに、チャンネル＠ｗ１＝２ｗ２とされる。
これによってクロックノイズの相殺は行われる。
しかしながらこの場合に補償信号ｆの高電位期間にトラ
ンジスタ６９にチャンネルが形成され、このチャンネル
とゲート間の容量ＣＧを介して補償信号シの飛び込みが
発生する。このため過補償となって正確な相殺を行うこ
とが困難となる。、また容量ＣＧを介しての飛び込み量
は入力信号のレベルによって変動されるので、波形ひず
みが発生する要因となっていた。
ンジスタ６９にチャンネルが形成され、このチャンネル
とゲート間の容量ＣＧを介して補償信号シの飛び込みが
発生する。このため過補償となって正確な相殺を行うこ
とが困難となる。、また容量ＣＧを介しての飛び込み量
は入力信号のレベルによって変動されるので、波形ひず
みが発生する要因となっていた。
以上述べたように従来の技術では、補償用の能動素子に
チャンネルが形成されるために過補償や波形ひずみが発
生し、良好なりロックノイズの相殺を行うことができな
いなどの問題点があった。
チャンネルが形成されるために過補償や波形ひずみが発
生し、良好なりロックノイズの相殺を行うことができな
いなどの問題点があった。
本発明は、入力信号をスイッチング素子（２）を介して
取出すようにし九スイッチ回路において、上記スイッチ
ング素子の出力側にソースドレインが接続された能動素
子（４）を設け、この能動素子のデートに上記スイッチ
ング素子の駆動ノソルスφと位相が反転された補償信号
ｆを供給すると共に、上記スイッチング素子のオフ時の
上記補償信号のレベルｖＨを上記入力信号の極限のレベ
ルＶｍｉｎＫ対して上記能動素子にチャンネルが形成さ
れない値（ｖＨ≦Ｖｍｉｎ＋ ｖｔｈ ）としたことを
特徴とするスイッチ回路である。
取出すようにし九スイッチ回路において、上記スイッチ
ング素子の出力側にソースドレインが接続された能動素
子（４）を設け、この能動素子のデートに上記スイッチ
ング素子の駆動ノソルスφと位相が反転された補償信号
ｆを供給すると共に、上記スイッチング素子のオフ時の
上記補償信号のレベルｖＨを上記入力信号の極限のレベ
ルＶｍｉｎＫ対して上記能動素子にチャンネルが形成さ
れない値（ｖＨ≦Ｖｍｉｎ＋ ｖｔｈ ）としたことを
特徴とするスイッチ回路である。
これによれば、クロックノイズ相殺用の能動素子にチャ
ンネルが形成されないので、このチャンネルとｙ−ト間
の容量を介しての飛び込みが生じることがなく、過補償
や波形ひずみのない良好な補償を行うことができる。
ンネルが形成されないので、このチャンネルとｙ−ト間
の容量を介しての飛び込みが生じることがなく、過補償
や波形ひずみのない良好な補償を行うことができる。
第１図において、入力４子（１）がスイッチング用のＭ
ＯＳ ）ランジスタ（２）のソースに接続され、このト
ランジスタ（２）のゲートに駆動パルスφの供給される
端子（３）が接続されると共に、トランジスタ（２）の
ドレインが補償用のＭＯＳトランジスタ（４）のソース
に接続される。このトランジスタ（４）のｒ−トに駆動
パルスφと位相が反転された補償信号Ｆの供給される端
子（５）が接続される。さらにトランジスタ（４）のソ
ースやドレインが互いに接続され、この接続点が保持用
コンデンサ（６）の−泡及びノ々ソファ用のＭＯＳ ）
ランジスタ（７）のｆ−トに接続される。そしてコンデ
ンサ（６）の他端が接地され、またトランジスタ（７）
のドレインがＶＤＤの電源端子（８）に接続され、ソー
スが定電流源（９）を通じて接地されると共に、このソ
ースから出力端子（１αが導出される。なお図から明ら
かなようにこの回路構成は上述した従来の構成で破線の
回路を含めたものと同等である。
ＯＳ ）ランジスタ（２）のソースに接続され、このト
ランジスタ（２）のゲートに駆動パルスφの供給される
端子（３）が接続されると共に、トランジスタ（２）の
ドレインが補償用のＭＯＳトランジスタ（４）のソース
に接続される。このトランジスタ（４）のｒ−トに駆動
パルスφと位相が反転された補償信号Ｆの供給される端
子（５）が接続される。さらにトランジスタ（４）のソ
ースやドレインが互いに接続され、この接続点が保持用
コンデンサ（６）の−泡及びノ々ソファ用のＭＯＳ ）
ランジスタ（７）のｆ−トに接続される。そしてコンデ
ンサ（６）の他端が接地され、またトランジスタ（７）
のドレインがＶＤＤの電源端子（８）に接続され、ソー
スが定電流源（９）を通じて接地されると共に、このソ
ースから出力端子（１αが導出される。なお図から明ら
かなようにこの回路構成は上述した従来の構成で破線の
回路を含めたものと同等である。
そしてこの回路において、トランジスタ（４）のスレシ
ョルド電圧Ｖｔｈ２を、補償信号ｉの高電位ＶＨ′、入
力信号の最低電位をＶｒｎｉｎとして、Ｖｔｈ２≧ＶＨ
’ −Ｖｍｉｎ ・−−（１）となるよ
うにする。
ョルド電圧Ｖｔｈ２を、補償信号ｉの高電位ＶＨ′、入
力信号の最低電位をＶｒｎｉｎとして、Ｖｔｈ２≧ＶＨ
’ −Ｖｍｉｎ ・−−（１）となるよ
うにする。
従ってこの回路において、補償信号ｌが高電位Ｖ／で入
力信号が最低電位Ｖｍｉｎになっても、トランジスタ（
４）のｒ−）とソース・ドレインとの電位差はスレショ
ルド電圧Ｖｔｈ２以上にならず、トランジスタ（４）に
はチャンネルが形成されない。このためこのチャンネル
とｆｆ−）間の容量ＣＧを介して補償信号正が飛び込む
おそれがなく、過補償や波形ひずみの生じるおそれかを
い。
力信号が最低電位Ｖｍｉｎになっても、トランジスタ（
４）のｒ−）とソース・ドレインとの電位差はスレショ
ルド電圧Ｖｔｈ２以上にならず、トランジスタ（４）に
はチャンネルが形成されない。このためこのチャンネル
とｆｆ−）間の容量ＣＧを介して補償信号正が飛び込む
おそれがなく、過補償や波形ひずみの生じるおそれかを
い。
さらに以下に上述の（１）式を満足するための具体的な
手段を説明する。
手段を説明する。
まず第２図はＭＯＳトランジスタ（２）をディプレッシ
ョン型で構成し、ＭＯＳトランジスタ（４）ヲエンハン
スメント型とするものであって、このトランジスタ（２
）のスレショルド電圧Ｖｔｈｔに合わせて入力信号、駆
動パルスφ等のレベルを調整することにより、相対的に
スレショルド電圧Ｖｔｈ２の高いエンハンスメント型の
ＭＯＳトランジスタ（４）にて上述の（１）式を満足す
る値を設定することができる。
ョン型で構成し、ＭＯＳトランジスタ（４）ヲエンハン
スメント型とするものであって、このトランジスタ（２
）のスレショルド電圧Ｖｔｈｔに合わせて入力信号、駆
動パルスφ等のレベルを調整することにより、相対的に
スレショルド電圧Ｖｔｈ２の高いエンハンスメント型の
ＭＯＳトランジスタ（４）にて上述の（１）式を満足す
る値を設定することができる。
また第３図はＭＯＳトランジスタ（２１（４）が同型で
構成されている場合に、補償信号ｆの高電位ｖＨを減衰
して上述の（１）式を満足させるようにする場合の波形
図を示す。なおこの場合に補償信号ｒの振幅が小さくｇ
ると補償量も少くなるので、トラン、ゾスタ（４）のサ
イズを、Ｌｌ：Ｌ２として１但しＡは減衰量 とする。
構成されている場合に、補償信号ｆの高電位ｖＨを減衰
して上述の（１）式を満足させるようにする場合の波形
図を示す。なおこの場合に補償信号ｒの振幅が小さくｇ
ると補償量も少くなるので、トラン、ゾスタ（４）のサ
イズを、Ｌｌ：Ｌ２として１但しＡは減衰量 とする。
あるいは第４図に示すように、補償信号Ｆの高電位■Ｈ
が（１）式を満足するように電位シフトをしてもよい。
が（１）式を満足するように電位シフトをしてもよい。
この場合に、ｖＨ−Ｖｊ ＝ ＶＨ／−ｖＬ／とすレバ
上述のトランジスタ（４）のサイズは従来の回路と等し
くできる。なおこのような補償信号ｌは？トムクランプ
回路を用いて容易に実現できる。ただしこの場合にトラ
ンジスタがシリコンＳｆ ＯＳの場合には基板・ζイア
スをＶＬ′以下にする必要がちシ、あるいはサブストレ
ートラ有す々いＳＯＩ。
上述のトランジスタ（４）のサイズは従来の回路と等し
くできる。なおこのような補償信号ｌは？トムクランプ
回路を用いて容易に実現できる。ただしこの場合にトラ
ンジスタがシリコンＳｆ ＯＳの場合には基板・ζイア
スをＶＬ′以下にする必要がちシ、あるいはサブストレ
ートラ有す々いＳＯＩ。
ＴＦＴ等に適用すればよい。
こうしてこれらの回路においてクロックノイズを良好に
除去することができ、サンプルホールドやコン、ｅレー
タに適用した場合に誤差が低減されて、高精度のＡＤ変
換等を実現できる。
除去することができ、サンプルホールドやコン、ｅレー
タに適用した場合に誤差が低減されて、高精度のＡＤ変
換等を実現できる。
なお上述の例ではＮ型のＮｓ ＯＳについて説明したが
、Ｐ型のＭＯＳを用いる場合には電位関係が逆転する。
、Ｐ型のＭＯＳを用いる場合には電位関係が逆転する。
この発明によれば、クロックノイズ相殺用の能動素子に
チャンネルが形成されないので、このチャンネルとｒ−
ト間の容量を介しての飛び込みが生じることがなく、過
補償や波形ひずみのない良好な補償を行うことができる
ようになった。
チャンネルが形成されないので、このチャンネルとｒ−
ト間の容量を介しての飛び込みが生じることがなく、過
補償や波形ひずみのない良好な補償を行うことができる
ようになった。
Ｍ１図は本発明の一例の構成図、第２図〜第４図はその
説明のだめの図、第５図、第６図は従来の技術の説明の
だめの図である。 （１）は入力端子、（２）（４）はＭＯＳ トランジス
タ、（３）（５）は、駆動端子である。
説明のだめの図、第５図、第６図は従来の技術の説明の
だめの図である。 （１）は入力端子、（２）（４）はＭＯＳ トランジス
タ、（３）（５）は、駆動端子である。
Claims (1)
- 【特許請求の範囲】 入力信号をスイッチング素子を介して取出すようにした
スイッチ回路において、 上記スイッチング素子の出力側にソースドレインが接続
された能動素子を設け、 この能動素子のゲートに上記スイッチング素子の駆動パ
ルスと位相が反転された補償信号を供給すると共に、 上記スイッチング素子のオフ時の上記補償信号のレベル
を上記入力信号の極限のレベルに対して上記能動素子に
チャンネルが形成されない値としたことを特徴とするス
イッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19417386A JPS6350208A (ja) | 1986-08-20 | 1986-08-20 | スイツチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19417386A JPS6350208A (ja) | 1986-08-20 | 1986-08-20 | スイツチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6350208A true JPS6350208A (ja) | 1988-03-03 |
Family
ID=16320140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19417386A Pending JPS6350208A (ja) | 1986-08-20 | 1986-08-20 | スイツチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6350208A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0345156A2 (en) * | 1988-05-31 | 1989-12-06 | Fujitsu Limited | Analog switch circuit |
| US5084634A (en) * | 1990-10-24 | 1992-01-28 | Burr-Brown Corporation | Dynamic input sampling switch for CDACS |
-
1986
- 1986-08-20 JP JP19417386A patent/JPS6350208A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0345156A2 (en) * | 1988-05-31 | 1989-12-06 | Fujitsu Limited | Analog switch circuit |
| US5019731A (en) * | 1988-05-31 | 1991-05-28 | Fujitsu Limited | Analog switch circuit |
| US5084634A (en) * | 1990-10-24 | 1992-01-28 | Burr-Brown Corporation | Dynamic input sampling switch for CDACS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0230616B2 (ja) | ||
| KR930009432B1 (ko) | 디지탈/아나로그 변환기용 전류소자 | |
| JPH0629826A (ja) | レベル変換回路 | |
| US4651037A (en) | Precision analog switching circuit employing MOS transistors | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| US4965711A (en) | Switched capacitor network | |
| JPS6043693B2 (ja) | 駆動回路 | |
| JP3406949B2 (ja) | 半導体集積回路装置 | |
| KR0159324B1 (ko) | 데이터 출력회로 | |
| JPS6350208A (ja) | スイツチ回路 | |
| JPS60229420A (ja) | 非重畳２相タイミング信号発生器用雑音抑圧インターフエース回路 | |
| US4130766A (en) | Bucket brigade circuit | |
| JPH03117113A (ja) | 半導体集積回路装置 | |
| US4254345A (en) | Output circuit for bucket-brigade devices | |
| US6566934B1 (en) | Charge cancellation circuit for switched capacitor applications | |
| JPH01175410A (ja) | 半導体アナログ・スイッチ | |
| JPH03212898A (ja) | 保持時間を増加させるためのフィードバック回路を持つ集積化サンプル・ホールド回路 | |
| US4521896A (en) | Simultaneous sampling dual transfer channel charge coupled device | |
| JPS63226110A (ja) | ヒステリシスインバ−タ回路 | |
| JPS60174518A (ja) | Ｃｍｏｓアナログスイツチ | |
| JPS60136405A (ja) | ソ−スフオロワ回路 | |
| KR100212159B1 (ko) | 출력전압 보상형 전송 게이트 | |
| JPS60253254A (ja) | Ｍｏｓトランジスタ閾値の自動設定装置 | |
| JPH0518290B2 (ja) | ||
| JPS639222A (ja) | トランスフアゲ−ト回路 |