[go: up one dir, main page]

JPS6347941A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS6347941A
JPS6347941A JP61193464A JP19346486A JPS6347941A JP S6347941 A JPS6347941 A JP S6347941A JP 61193464 A JP61193464 A JP 61193464A JP 19346486 A JP19346486 A JP 19346486A JP S6347941 A JPS6347941 A JP S6347941A
Authority
JP
Japan
Prior art keywords
electrode
layer
base electrode
semiconductor substrate
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61193464A
Other languages
Japanese (ja)
Inventor
Yasuhide Kamata
鎌田 康秀
Kaoru Sugiyama
杉山 薫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP61193464A priority Critical patent/JPS6347941A/en
Publication of JPS6347941A publication Critical patent/JPS6347941A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W72/012

Landscapes

  • Wire Bonding (AREA)

Abstract

PURPOSE: To be able to stop the unnecessary etching of a solder-plated layer to the minimum limit when removing by etching an aluminum layer by thinly covering a second base electrode with the aluminum layer to form a plating electrode together with the second electrode. CONSTITUTION:After a semiconductor substrate 1 is covered with a surface protecting film 3 except a first base electrode 2 provided with a salient electrode, and a second base electrode 8 is formed on a first part 6 provided with the salient electrode and a second part 7 made mostly of the substrate 1 separated from a first part 6. Then, after a thin aluminum layer 10 is deposited on the whole substrate 1, the part 6 of the electrode 8 is exposed, the whole substrate 1 is covered with a photoresist layer 11, and a solder-plated layer 12 is electrolytically plated on the part 6 of the electrode 8 to form a salient electrode. Subsequently, with the layer 12 as a mask the layer 10 is removed, and the whole substrate 1 is then heated to melt the layer 12, thereby forming a spherical salient electrode 13.

Description

【発明の詳細な説明】 (イン産業上の利用分野 本発明は半導体装置の製造方法、特に半導体素子にフェ
ースダウンボンディングするために用いる突起電極を形
成する半導体装置の製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a protruding electrode used for face-down bonding to a semiconductor element is formed.

(口〉従来の技術 従来半導体素子の電極の取り出し方法として、ボンディ
ングワイヤを用いる方法と突起電極を用いてフェースダ
ウンボンディングする方法とがある。後者は突起電極を
一度に同君電極に半田付けできるので組立工程を大巾に
a素化できる利点を有する。
(Example) Conventional technology Conventionally, there are two ways to take out the electrodes of semiconductor devices: a method using bonding wires and a method using face-down bonding using protruding electrodes.The latter allows the protruding electrodes to be soldered to the same electrodes at once. Therefore, it has the advantage that the assembly process can be reduced to a large extent.

斯る従来のフェースダウンボンディング方法に用いる突
起電極の形成方法は特開昭58−15253号公報(H
OIL  21/92)等で知られている。以下に従来
の突起電極の形成方法を第2図A乃至第2図Fを参照し
て説明する。
A method for forming protruding electrodes used in the conventional face-down bonding method is disclosed in Japanese Patent Application Laid-Open No. 15253/1983 (H
OIL 21/92) etc. A conventional method for forming protruding electrodes will be described below with reference to FIGS. 2A to 2F.

まず第2図Aに示すように、シリコン半導体基板(21
)上に被着した酸化シリコン膜(22)上にアルミニウ
ムのスパッタにより付着された第1下地電極(23)を
形成する。この第1下地電極(23)は半導体基板(2
1)内に形成された半導体素子と接続され、チップの周
辺まで延在されている。この第1下地電極(23)の上
部にはリンガラス層(280層)などから成る表面保護
膜(24)を被着し、突起電極を形成するための開孔部
(25)を形成する。
First, as shown in FIG. 2A, a silicon semiconductor substrate (21
) A first base electrode (23) is formed by sputtering aluminum on the silicon oxide film (22) deposited on the silicon oxide film (22). This first base electrode (23) is connected to the semiconductor substrate (2
1) is connected to the semiconductor element formed within the chip and extends to the periphery of the chip. A surface protection film (24) made of a phosphor glass layer (280 layers) or the like is deposited on the first base electrode (23), and an opening (25) for forming a protruding electrode is formed.

次に第2図Bに示すように、半導体基板(21)全面に
アルミニウム層(26)をスパッタにより被着する。ア
ルミニウム/W(26)は膜厚を2〜3μmと厚く形成
し、後の突起電極のメッキの際にメッキ用電極として十
分な電流容量を確保する。更にこのアルミニウム層(2
6)上を突起電極を形成する第1下地電1(23)上を
露出してホトレジスト層(27)で被覆し、全面にCr
−Cu層より成る第2下地電極(28)を蒸若する。そ
の後ホトレジスト!(27)を除去することにより第1
下地電極(23)上の第2下地電極(28)のみ残り、
他の第2下地電極(28)はリフトオフされる。第2下
地電極(28)は突起電極の半田をメッキでき且つ第1
下地電極り23)であるアルミニウムとのなじみの良い
金属を用いると良い。
Next, as shown in FIG. 2B, an aluminum layer (26) is deposited on the entire surface of the semiconductor substrate (21) by sputtering. Aluminum/W (26) is formed to have a thick film thickness of 2 to 3 μm to ensure sufficient current capacity as a plating electrode during subsequent plating of the protruding electrodes. Furthermore, this aluminum layer (2
6) The top of the first base electrode 1 (23) on which the protruding electrode is formed is exposed and covered with a photoresist layer (27), and the entire surface is coated with Cr.
- A second base electrode (28) made of a Cu layer is vaporized. Then photoresist! By removing (27), the first
Only the second base electrode (28) on the base electrode (23) remains;
The other second base electrode (28) is lifted off. The second base electrode (28) can plate the solder of the protruding electrode, and
It is preferable to use a metal that is compatible with aluminum, which is the base electrode layer 23).

次に第2図Cに示すように、半田メッキ用のホトレジス
ト層(29)で第2下地電極(28)を露出して他の部
分を被覆する。
Next, as shown in FIG. 2C, the second base electrode (28) is exposed and the other parts are covered with a photoresist layer (29) for solder plating.

次に第2図りに示すように、第2下地電極(28)上に
半田メッキを行い数10μmの厚さに半田メッキ層(3
0)を選択的に形成する。この工程では前述したアルミ
ニウムff(26)をメッキ電極として用い、第2下地
電極(28)をすべて電解メッキの一方の電極として働
かせている。このためにアルミニウム層(26)は電解
メッキの電流が流れるので十分な厚みが必要となる。
Next, as shown in the second diagram, solder plating is applied on the second base electrode (28) to a thickness of several tens of μm.
0) is selectively formed. In this step, the aforementioned aluminum ff (26) is used as a plating electrode, and the second base electrode (28) is all used as one electrode for electrolytic plating. For this reason, the aluminum layer (26) needs to have a sufficient thickness because current for electrolytic plating flows therethrough.

次に第2図Eに示すように、ホトレジスト層(29)を
除去し、更に半田メッキ層(30)をマスクとしてアル
ミニウム、!(26)を除去する。アルミニウム層(2
6〉は力性ソーダNaOH溶液で除去し、半田メッキ、
5 (30)下辺外のアルミニウムJ?IN(26)は
完全に除去され、第2下地電極(28)上に電気的に分
離きれた半田メッキ層<30)が形成される。
Next, as shown in FIG. 2E, the photoresist layer (29) is removed, and the solder plating layer (30) is used as a mask to remove the aluminum! (26) is removed. Aluminum layer (2
6> was removed with sodium hydroxide NaOH solution, solder plated,
5 (30) Aluminum J outside the bottom edge? IN (26) is completely removed, and an electrically isolated solder plating layer <30) is formed on the second base electrode (28).

更に第2図Fに示すように、半導体基板(21)全体を
加熱して半田メッキN(30)を溶融して球状の突起電
極(31)を形成する。本工程ではフラックスを全面に
付着した後に半田メッキ層(30)を溶融しているので
、きれいな突起電極り31)を形成できる。
Furthermore, as shown in FIG. 2F, the entire semiconductor substrate (21) is heated to melt the solder plating N (30) and form spherical protruding electrodes (31). In this process, the solder plating layer (30) is melted after the flux has been applied to the entire surface, so that a clean protruding electrode layer 31) can be formed.

(ハ)発明が解決しようとする問題点 しかしながら斯上した従来の半導体装置の製造方法では
、アルミニウム層(26)を電解メッキの電極として用
いるために厚く付着するので、アルミニウム層(26)
の除去の際に第2図Eに示すように、第2下地電極(2
8)下のアルミニウム層(26)もサイドエッチされて
除去され、第2下地電極(28)がオーバーハング状と
なる問題点があった。また第1下地電極(23)までオ
ーバーエッチされると突起電極が内部配線と電気的にオ
ーブン状態となる問題点もあった。更に力性ソーダのN
a+イオンやフラックス等の不純物が第2下地電極(2
8)のオーバーエッチきれた部分より侵入して半導体素
子の特性に悪影響を及ぼす問題点もあった。
(c) Problems to be Solved by the Invention However, in the conventional semiconductor device manufacturing method described above, since the aluminum layer (26) is used as an electrode for electrolytic plating, it is deposited thickly.
As shown in FIG. 2E, when removing the second base electrode (2
8) There was a problem in that the underlying aluminum layer (26) was also side-etched and removed, resulting in an overhang of the second base electrode (28). Furthermore, if the first base electrode (23) is over-etched, there is a problem that the protruding electrode becomes electrically exposed to the internal wiring. Furthermore, N of force soda
Impurities such as a+ ions and flux are absorbed by the second base electrode (2
There was also the problem that the particles invaded through the over-etched parts of 8) and adversely affected the characteristics of the semiconductor element.

(ニ)問題点を解決するための手段 本発明は斯上した種々の問題点に鑑みてな許れ、第2下
地電極上にアルミニウム層を薄く被着し、第2下地電極
と共同してメッキ電極を形成することにより、従来の種
々の問題点を解決した半導体装置の製造方法を提供する
ものである。
(d) Means for solving the problems In view of the above-mentioned various problems, the present invention has been developed by depositing a thin aluminum layer on the second base electrode, and working together with the second base electrode. The present invention provides a method for manufacturing a semiconductor device that solves various conventional problems by forming plating electrodes.

(*)作用 本発明に依れば、第2下地電極上にアルミニウム層を薄
く形成するのでアルミニウム層をエツチング除去する際
に半田メッキ層のエツチングを最少限に止められる。ま
たアルミニウム層と第2下地電極とを共同してメッキ電
極として用いるので、メッキ電極の電流容量も十分に確
保できる。
(*) Function According to the present invention, since the aluminum layer is formed thinly on the second base electrode, etching of the solder plating layer can be minimized when the aluminum layer is etched away. Further, since the aluminum layer and the second base electrode are used together as a plating electrode, a sufficient current capacity of the plating electrode can be ensured.

(へ)実施例 本発明の一実施例を第1図A乃至第1図Fを参照して詳
述する。
(F) Embodiment An embodiment of the present invention will be described in detail with reference to FIGS. 1A to 1F.

本発明の第1の工程は第1図Aに示すように、半導体基
板(1)上に突起電極が形成される第1下地電極(2)
を除いて表面保護膜(3)で被覆することにある。
As shown in FIG. 1A, the first step of the present invention is to form a first base electrode (2) on which a protruding electrode is formed on a semiconductor substrate (1).
The main purpose is to cover the remaining parts with a surface protective film (3).

本工程では、シリコン基板(1)上に被着した酸化シリ
コン膜(4)上にアルミニウムのスパッタにより付着さ
れた第1下地電極(2)を形成する。この第1下地電極
(2)は半導体基板(1)内に形成された半導体素子と
接続され、チップの周辺まで延在されている。この第1
下地電極(2)の上部にはリンガラス層(PSG層)な
どから成る表面保護膜(3)を被若し、突起電極を形成
するための開孔部〈5)を形成する。
In this step, a first base electrode (2) is formed by sputtering aluminum on a silicon oxide film (4) deposited on a silicon substrate (1). This first base electrode (2) is connected to the semiconductor element formed in the semiconductor substrate (1) and extends to the periphery of the chip. This first
The upper part of the base electrode (2) is covered with a surface protective film (3) made of a phosphor glass layer (PSG layer) or the like, and an opening (5) for forming a protruding electrode is formed.

本発明の第2の工程は第1図Bに示すように、突起電極
が形成される第1の部分(6)および第1の部分(6)
と離間した半導体基板け)の大部分より成る第2の部分
(7)上に第2下地電極(8)を形成することにある。
The second step of the present invention, as shown in FIG.
A second base electrode (8) is formed on a second portion (7) consisting of a large portion of the semiconductor substrate spaced apart from the semiconductor substrate.

本工程では、表面保護膜(3)上にリフトオフに用いる
ホトレジスト層(9)を付着する。ホトレジスト欝(9
)は第2下地電極(8〉を設けない部分、即ち突起電極
が形成される第1下地電極(2)上の第1の部分(6)
と第1の部分(6)と離間し半導体基板(1)上の大部
分を占める第2の部分<7)間に設けられる。第2下地
電極(8)はホトレジストJffl(9)上から半導体
基板(1)全面にCr−cuJWを蒸着して形成される
。その後ホトレジスト層(9)を除去することにより第
1下地電極(2)上の第1の部分(6)上および前述し
た第2の部分(7)上に第2下地電極(8)を残し、第
1の部分(6)と第2の部分(7)間の第2の下地電極
(8)のみリフトオフされる。
In this step, a photoresist layer (9) used for lift-off is deposited on the surface protection film (3). Photoresist depression (9)
) is the part where the second base electrode (8>) is not provided, that is, the first part (6) on the first base electrode (2) where the protruding electrode is formed.
and the first portion (6) and a second portion <7) that is spaced apart and occupies most of the semiconductor substrate (1). The second base electrode (8) is formed by depositing Cr-cuJW over the entire surface of the semiconductor substrate (1) from above the photoresist Jffl (9). Thereafter, the photoresist layer (9) is removed to leave the second base electrode (8) on the first portion (6) on the first base electrode (2) and on the aforementioned second portion (7); Only the second base electrode (8) between the first part (6) and the second part (7) is lifted off.

本発明の第3の工程は第1図Cに示すように、半導体基
板(1)の全面に薄くアルミニウムJ凹(10)を蒸着
することにある。
The third step of the present invention, as shown in FIG. 1C, consists in depositing a thin aluminum J-shaped recess (10) on the entire surface of the semiconductor substrate (1).

本工程では、アルミニウム、9(10)をスパッタによ
り被着し、膜厚を5000Å以下に薄く形成する点に特
徴を有する。
This process is characterized in that aluminum 9 (10) is deposited by sputtering to form a thin film of 5000 Å or less.

本発明は第4の工程は第1図りに示すように、第2下地
電極(8)の第1の部分(6)を露出して半導体基板(
1)全面をホトレジスト層(11)で被覆することにあ
る。
In the fourth step of the present invention, as shown in the first diagram, the first portion (6) of the second base electrode (8) is exposed and the semiconductor substrate (
1) Covering the entire surface with a photoresist layer (11).

本工程では、アルミニウム、!(10)上に第2下地電
極(8)の第1の部分(6)を露出してホトレジスト層
(11)で被覆し、このホトレジスト層(11)をマス
クとじてアルミニウム層(10)を選択エツチングし、
第1下地電極(2)を露出している。
In this process, aluminum! (10) The first part (6) of the second base electrode (8) is exposed on top and covered with a photoresist layer (11), and the aluminum layer (10) is selected using this photoresist layer (11) as a mask. etching,
The first base electrode (2) is exposed.

本発明の第5の工程は同様に第1図りに示すように、第
2下地電極(8)の第1の部分(6)上に半田メッキ層
(12)を電解メッキして突起電極を形成することにあ
る。
Similarly, as shown in the first diagram, the fifth step of the present invention is to electrolytically plate a solder plating layer (12) on the first portion (6) of the second base electrode (8) to form a protruding electrode. It's about doing.

本工程では第2下地電極<8)の第1の部分り6)上に
約10μm(7)銅メッキをした後、その上に数10μ
mの厚さに半田メッキ層(12)を選択的に電解メッキ
する。この電解メッキでは薄いアルミニウム層(10)
と第2下地電極(8)の第2の部分く7)とを共同して
メッキ電極として用い、電解メッキに必要な電流容量を
確保している。
In this process, approximately 10 μm (7) of copper is plated on the first portion 6) of the second base electrode <8), and then several tens of μm is plated on top of that.
A solder plating layer (12) is selectively electrolytically plated to a thickness of m. In this electrolytic plating, a thin aluminum layer (10)
and the second portion 7) of the second base electrode (8) are jointly used as a plating electrode to ensure the current capacity necessary for electrolytic plating.

本発明の第6の工程は第1図Eに示すように、半田メッ
キJ’! (12)をマスクとしてアルミニウム層(1
0)を除去することにある。
The sixth step of the present invention is solder plating J'!, as shown in FIG. 1E. Using (12) as a mask, the aluminum layer (1
0).

本工程では先ずホトレジストff1(11)を除去した
後、半田メッキ1(12)をマスクとして露出したアル
ミニウムN(10)を除去する。アルミニウムM(10
)は力性ソーダNaOH溶液等で除去する。従って第2
下地電極(8)は本工程で第1の部分(6)と第2の部
分(7)とが電気的に分離される。
In this step, first, the photoresist ff1 (11) is removed, and then the exposed aluminum N (10) is removed using the solder plating 1 (12) as a mask. Aluminum M (10
) is removed with hydric soda NaOH solution or the like. Therefore, the second
In this step, the first portion (6) and the second portion (7) of the base electrode (8) are electrically separated.

本発明の第7の工程は第1図Fに示すように、半導体基
板(1)全体を加熱して半田メッキffi (12)を
溶融して球状の突起電極(13)を形成している。
In the seventh step of the present invention, as shown in FIG. 1F, the entire semiconductor substrate (1) is heated to melt the solder plating ffi (12) to form spherical protruding electrodes (13).

本工程ではブランクスを全面に付着した後、半田メッキ
!(12)を溶融しているのできれいな突起電極(13
)を形成できる。
In this process, after the blank is attached to the entire surface, it is solder plated! (12) is melted, so the protruding electrode (13) is clean.
) can be formed.

(ト)発明の効果 本発明に依れば、アルミニウム層(10)を従来より薄
く付着しているので、アルミニウムFO(to)ヲ短時
間にエツチング除去でき、半田メッキ居(12)の不要
のエツチングを最少限に止められる利点を有する。
(G) Effects of the Invention According to the present invention, since the aluminum layer (10) is deposited thinner than before, the aluminum FO(to) can be etched away in a short time, eliminating the need for solder plating (12). It has the advantage of minimizing etching.

また本発明に依れば、アルミニウム層(1o)と第2下
地電極(8)とで共同して電解メッキの一方のメッキ電
極を構成しているので、アルミニウム層(10)が薄い
にも拘らず十分なメッキ電流を確保でき、均一な半田メ
ッキ層(12)を形成でき己利点を有する。
Further, according to the present invention, since the aluminum layer (1o) and the second base electrode (8) jointly constitute one plating electrode for electrolytic plating, even though the aluminum layer (10) is thin, This method has the advantage that a sufficient plating current can be secured and a uniform solder plating layer (12) can be formed.

更に本発明に依れば、半導体基板(1)の略全面を第2
下地電極<8)で被覆するので、表面保護が良好であり
信頼性が向上する利点を有する。
Furthermore, according to the present invention, substantially the entire surface of the semiconductor substrate (1) is covered with a second layer.
Since it is coated with a base electrode (<8), it has the advantage of good surface protection and improved reliability.

更に本発明に依れば、第1下地電極(2)は第2下地電
極(8)で完全に被覆されているので、アルミニウム層
(10)のエツチングの際に第1下地電極(2)がエツ
チングされるおそれはなく、良好な形状の突起電極(1
3)を形成できる利点を有する。
Further, according to the present invention, since the first base electrode (2) is completely covered with the second base electrode (8), the first base electrode (2) is completely covered with the second base electrode (8) when etching the aluminum layer (10). There is no risk of etching and the protruding electrode (1
3).

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A乃至第1図Fは本発明に依る半導体装置の製造
方法を説明する断面図、第2図A乃至第2図Fは従来の
半導体装置の製造方法を説明する断面図である。 (1)は半導体基板、 (2)は第1下地電極、(3)
は表面保護膜、 (8)は第2下地電極、 (10)は
アルミニウム層、(11)はホトレジスト層、(12)
は半田メッキ層、(13)は突起電極である。 出願人 三洋1!機株式会社外1名 代理人 弁理士 西野卓嗣 外1名 第1図△ 第1図B ン 第1図C 第i t゛l E 第2図A 第2図B 第2図C
1A to 1F are cross-sectional views illustrating a method of manufacturing a semiconductor device according to the present invention, and FIGS. 2A to 2F are sectional views illustrating a conventional method of manufacturing a semiconductor device. (1) is a semiconductor substrate, (2) is a first base electrode, (3)
is a surface protective film, (8) is a second base electrode, (10) is an aluminum layer, (11) is a photoresist layer, (12)
is a solder plating layer, and (13) is a protruding electrode. Applicant Sanyo 1! Ki Co., Ltd. and 1 other agent Patent attorney Takuji Nishino 1 other person Figure 1 △ Figure 1 B Figure 1 C Figure 2 E Figure 2 A Figure 2 B Figure 2 C

Claims (1)

【特許請求の範囲】[Claims] (1)半導体基板上に突起電極が形成される第1下地電
極を除いて表面保護膜で被覆する工程と、前記突起電極
が形成される前記第1下地電極上の第1の部分および第
1の部分と離間した前記半導体基板の大部分よりなる第
2の部分上に第2下地電極を形成する工程と、 前記半導体基板の全面に薄くアルミニウム層を蒸着する
工程と、 前記第2下地電極の第1の部分を露出して前記半導体基
板全面をホトレジスト層で被覆する工程と、 前記第1の部分の第2下地電極上に半田メッキ層を電気
メッキして前記突起電極を形成する工程と、 前記突起電極をマスクとして前記アルミニウム層を除去
する工程とを有する半導体装置の製造方法。
(1) A step of covering the semiconductor substrate with a surface protective film except for the first base electrode on which the protruding electrode is formed, and a first portion on the first base electrode where the protruding electrode is formed and the first forming a second base electrode on a second portion of the semiconductor substrate that is spaced apart from the second base electrode; depositing a thin aluminum layer over the entire surface of the semiconductor substrate; exposing a first portion and covering the entire surface of the semiconductor substrate with a photoresist layer; electroplating a solder plating layer on a second base electrode of the first portion to form the protruding electrode; and removing the aluminum layer using the protruding electrode as a mask.
JP61193464A 1986-08-18 1986-08-18 Manufacture of semiconductor device Pending JPS6347941A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61193464A JPS6347941A (en) 1986-08-18 1986-08-18 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61193464A JPS6347941A (en) 1986-08-18 1986-08-18 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS6347941A true JPS6347941A (en) 1988-02-29

Family

ID=16308440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61193464A Pending JPS6347941A (en) 1986-08-18 1986-08-18 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS6347941A (en)

Similar Documents

Publication Publication Date Title
US5631499A (en) Semiconductor device comprising fine bump electrode having small side etch portion and stable characteristics
US6111321A (en) Ball limiting metalization process for interconnection
US4087314A (en) Bonding pedestals for semiconductor devices
EP0382080B1 (en) Bump structure for reflow bonding of IC devices
US5208186A (en) Process for reflow bonding of bumps in IC devices
JPS6149819B2 (en)
JPH10125685A (en) Projection electrode and method for forming the same
JP2000299337A (en) Semiconductor device and manufacturing method thereof
JP2622156B2 (en) Contact method and structure for integrated circuit pads
JPH10335337A (en) Semiconductor device and manufacturing method thereof
KR20000047626A (en) Process for manufacturing semiconductor device
JPH06140409A (en) Manufacture of semiconductor device
JP3446021B2 (en) Bump electrode structure of semiconductor device and method for forming the same
JPS6347941A (en) Manufacture of semiconductor device
US6995082B2 (en) Bonding pad of a semiconductor device and formation method thereof
JPH0558653B2 (en)
JPH03198342A (en) Manufacture of semiconductor device
JP2547590B2 (en) Method for manufacturing semiconductor device
JP3308882B2 (en) Method for manufacturing electrode structure of semiconductor device
JPH0252436A (en) Manufacture of solder bump
JPH01238044A (en) Semiconductor device
JPS6347953A (en) Manufacture of semiconductor device
JP2006073888A (en) Semiconductor device and its manufacturing method
JPS6343336A (en) Manufacture of semiconductor device
JPH065609A (en) Bump forming method