JPS6337661A - 電荷検出回路 - Google Patents
電荷検出回路Info
- Publication number
- JPS6337661A JPS6337661A JP61180895A JP18089586A JPS6337661A JP S6337661 A JPS6337661 A JP S6337661A JP 61180895 A JP61180895 A JP 61180895A JP 18089586 A JP18089586 A JP 18089586A JP S6337661 A JPS6337661 A JP S6337661A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- inverter
- source follower
- output
- follower circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明はアナログ回路に係り、特にへ利得の電荷検出を
行なう電荷検出回路に関する。
行なう電荷検出回路に関する。
（従来の技術）
従来のＣＯＤ （Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅ
ｖｉｃｅ）等を用いた主荷検出においては、リセットパ
ルスと所定の位相関係を保ちつつ浮遊拡＠腟にＮ荷を流
入させ、この浮遊拡ｒｌ１層にお４ｊる電位変化を高イ
ンピーダンスのバッファ、例えばソースホロワ回路によ
って検出するという方法が採用されている。
ｖｉｃｅ）等を用いた主荷検出においては、リセットパ
ルスと所定の位相関係を保ちつつ浮遊拡＠腟にＮ荷を流
入させ、この浮遊拡ｒｌ１層にお４ｊる電位変化を高イ
ンピーダンスのバッファ、例えばソースホロワ回路によ
って検出するという方法が採用されている。
この従来の電荷検出回路を第３図に示す。浮遊拡散層１
は、リセットスイッチ２に接続されている。このリセッ
トスイッチ２を構成しているＭＯＳトランジスタのドレ
インはリセットドレイン電圧１５に接続され、ゲートは
リセットパルス印加端子４に接続されている。
は、リセットスイッチ２に接続されている。このリセッ
トスイッチ２を構成しているＭＯＳトランジスタのドレ
インはリセットドレイン電圧１５に接続され、ゲートは
リセットパルス印加端子４に接続されている。
またソースホロワ回路１６は、ゲートが浮遊拡散層１に
接続され、ドレインがソースホロワ電源電圧１７に接続
されたドライバーＭＯＳｌ−ランジスタ１８とゲートが
接地された負荷ＭＯＳトランジスタ１９とから構成され
ている。そしてソースホロワ回路１６の出力は、出力端
子２０に接続されている。
接続され、ドレインがソースホロワ電源電圧１７に接続
されたドライバーＭＯＳｌ−ランジスタ１８とゲートが
接地された負荷ＭＯＳトランジスタ１９とから構成され
ている。そしてソースホロワ回路１６の出力は、出力端
子２０に接続されている。
次に動作を説明する。電荷は浮遊拡散層１に流入Ｌ、こ
の））２遊拡散層１における電位変化がソースホロワ回
路１６によって検出される。そして、この電荷検出回路
における単位電伺当りの出力電圧、すなわち電荷検出回
路の利得Ｇは、となる。ここでＣは浮遊拡散層１の容量
、ＡＶはソースホロワ回路１６の電圧利得である。
の））２遊拡散層１における電位変化がソースホロワ回
路１６によって検出される。そして、この電荷検出回路
における単位電伺当りの出力電圧、すなわち電荷検出回
路の利得Ｇは、となる。ここでＣは浮遊拡散層１の容量
、ＡＶはソースホロワ回路１６の電圧利得である。
上記従来の電荷検出回路において、利１！７Ｇを大きく
するには、浮遊拡ｒｆ１層１の容量Ｃを小さくするか、
あるいはソースホロワ回路１６の電圧利得ＡＶを大きく
するかしなければならない。しかしソースホロワ回路１
６の電圧利得ＡＶは１以下であり、またソースホロワ回
路１６を構成するＭＯＳトランジスタのゲート形状には
鈍感なために半導体基板濃度や酸化膜厚等により一義的
にきまってしまう。通常、ソースホロワ回路１６の電圧
利得Ａ、は、０．７〜０．９の値をとる。このため、い
きおい浮遊拡散層１の容量Ｃを小さくせざるを臂４１い
が、この８吊Ｃを小さくすることもハ０工情度や漂遊容
量等の制約によって限界がある。このようにして従来の
電荷検出回路においては、その利（！７Ｇを大きくする
ことは、プロセス、Ｉ′ＡＩ Ｉ Ｒｊ度等により限界
がある。
するには、浮遊拡ｒｆ１層１の容量Ｃを小さくするか、
あるいはソースホロワ回路１６の電圧利得ＡＶを大きく
するかしなければならない。しかしソースホロワ回路１
６の電圧利得ＡＶは１以下であり、またソースホロワ回
路１６を構成するＭＯＳトランジスタのゲート形状には
鈍感なために半導体基板濃度や酸化膜厚等により一義的
にきまってしまう。通常、ソースホロワ回路１６の電圧
利得Ａ、は、０．７〜０．９の値をとる。このため、い
きおい浮遊拡散層１の容量Ｃを小さくせざるを臂４１い
が、この８吊Ｃを小さくすることもハ０工情度や漂遊容
量等の制約によって限界がある。このようにして従来の
電荷検出回路においては、その利（！７Ｇを大きくする
ことは、プロセス、Ｉ′ＡＩ Ｉ Ｒｊ度等により限界
がある。
この問題を解決するために提案されているのが、オンチ
ップ増幅である。すなわち、第３図に示される出力端子
２０の後段にさらに増幅段を設けることにより、利ＩＧ
を大きくしようというものである。この増幅段を第４図
に示づ。この増幅段としてのＥ−Ｅ型インバータ２１は
、ゲートおよびドレインが電線電圧２２に接続された負
荷ＭＯＳトランジスタ２３とゲートが出力端子２０に接
続されたドライバーＭＯＳトランジスタ２４とから構成
されている。そしてインバータ２１の出力は出力端子２
５に接続されている。このようにして後段にインバータ
２１を付加することにより電圧利得を発生させ、電荷検
出回路の利得Ｇを大きくすることができる。
ップ増幅である。すなわち、第３図に示される出力端子
２０の後段にさらに増幅段を設けることにより、利ＩＧ
を大きくしようというものである。この増幅段を第４図
に示づ。この増幅段としてのＥ−Ｅ型インバータ２１は
、ゲートおよびドレインが電線電圧２２に接続された負
荷ＭＯＳトランジスタ２３とゲートが出力端子２０に接
続されたドライバーＭＯＳトランジスタ２４とから構成
されている。そしてインバータ２１の出力は出力端子２
５に接続されている。このようにして後段にインバータ
２１を付加することにより電圧利得を発生させ、電荷検
出回路の利得Ｇを大きくすることができる。
しかしながら上記インバータ２１においては、その動作
点を設定するために、出力端子２５の信号を前段に帰還
させて動作点の設定を行なうか、あるいは例えばインバ
ータ２１の電源電圧２２を可変端子とする等により動作
点調節用の′話：子を没けるかといった配慮が必要とな
る。いずれにしても、大がかりな付加回路を設けるか、
あるいは実装時に調節を要する等の問題がある。
点を設定するために、出力端子２５の信号を前段に帰還
させて動作点の設定を行なうか、あるいは例えばインバ
ータ２１の電源電圧２２を可変端子とする等により動作
点調節用の′話：子を没けるかといった配慮が必要とな
る。いずれにしても、大がかりな付加回路を設けるか、
あるいは実装時に調節を要する等の問題がある。
（発明が解決しようとする問題点）
従来の電荷検出回路は、高利得の検出を行なうために、
増幅段の動作点設定のための大がかりな帰還回路や動作
点調節用端子を設けなければならないという問題がある
。
増幅段の動作点設定のための大がかりな帰還回路や動作
点調節用端子を設けなければならないという問題がある
。
本発明の目的は、増幅段の動作点設定が自動的に行なわ
れ、安定して高利得の検出が行なわれる電荷検出回路を
提供することにある。
れ、安定して高利得の検出が行なわれる電荷検出回路を
提供することにある。
（問題点を解決するための手段）
本発明による電荷検出回路は、検出すべき電荷が流入す
る浮遊拡散層と、この浮遊拡散層の電位をリセットする
リセットスイッチと、浮遊拡散層の電位を入力とするソ
ースホロワ回路と、このソースホロワ回路の負荷ＭＯＳ
トランジスタの印加電圧を調節することにより、反転型
増幅器の動作点を自動的に設定する電圧設定手段とを備
えたことを特徴とする。
る浮遊拡散層と、この浮遊拡散層の電位をリセットする
リセットスイッチと、浮遊拡散層の電位を入力とするソ
ースホロワ回路と、このソースホロワ回路の負荷ＭＯＳ
トランジスタの印加電圧を調節することにより、反転型
増幅器の動作点を自動的に設定する電圧設定手段とを備
えたことを特徴とする。
（作 用）
本発明による？Ｕ萄検出回路は、電圧設定手段がソース
ホロワ回路の負荷ＭＯＳトランジスタの印加電圧を調節
することにより、リセットスイッチがオン（ＯＮ）状態
のときソースホロワ回路の出力電圧、ひいては反撃型増
幅器の出力電圧を調節Ｌ、反転型増幅器の動作点が直線
領域に設定されるようにしたものである。
ホロワ回路の負荷ＭＯＳトランジスタの印加電圧を調節
することにより、リセットスイッチがオン（ＯＮ）状態
のときソースホロワ回路の出力電圧、ひいては反撃型増
幅器の出力電圧を調節Ｌ、反転型増幅器の動作点が直線
領域に設定されるようにしたものである。
（実ｔＳ例）
本発明の一実施例による電荷検出回路を第１図に示す。
半導体基板上に形成された浮遊拡散層１は、リセットス
イッチ２に接続されている。このリセットスイッチ２を
構成しているＭＯＳトランジスタのドレインは電源電圧
３に接続され、ゲートはリセットパルス印加端子４に接
続されている。
イッチ２に接続されている。このリセットスイッチ２を
構成しているＭＯＳトランジスタのドレインは電源電圧
３に接続され、ゲートはリセットパルス印加端子４に接
続されている。
またＥ−Ｅ型インバータ５は、ゲートおよびドレインが
Ｔｉ電源電圧に接続された負荷ＭＯＳｔ−ランジスタロ
とゲートがインバータ５の出力に接続されたドライバー
ＭＯＳトランジスタ７とから構成されている。
Ｔｉ電源電圧に接続された負荷ＭＯＳｔ−ランジスタロ
とゲートがインバータ５の出力に接続されたドライバー
ＭＯＳトランジスタ７とから構成されている。
またソースホロワ回路８は、ゲートが浮遊拡散層１に接
続され、ドレインがｆｆｌ源電圧電圧３続されたドライ
バーＭＯＳトランジスタ９とゲートがインバータ５の出
力に接続された負荷ＭＯＳトランジスタ１０とから構成
されている。
続され、ドレインがｆｆｌ源電圧電圧３続されたドライ
バーＭＯＳトランジスタ９とゲートがインバータ５の出
力に接続された負荷ＭＯＳトランジスタ１０とから構成
されている。
さらにＥ−Ｅ型インバータ１１は、ゲートおよびドレイ
ンが電源電圧３に接続された負荷ＭＯＳトランジスタ１
２とゲートがソースホロワ回路８の出力に接続されたド
ライバーＭＯＳトランジスタ１３とから構成されている
。そしてインバータ１１の出力は出力端子１４に接続さ
れている。
ンが電源電圧３に接続された負荷ＭＯＳトランジスタ１
２とゲートがソースホロワ回路８の出力に接続されたド
ライバーＭＯＳトランジスタ１３とから構成されている
。そしてインバータ１１の出力は出力端子１４に接続さ
れている。
そしてまたＭＯＳトランジスタ６．９．１２は互いに同
一形状を有Ｌ、同一のしきい値■ＴＨを有している。同
様に、ＭＯＳトランジスタ７．１０゜１３も互いに同一
形状、同一しきい値ＶＴＨを有している。
一形状を有Ｌ、同一のしきい値■ＴＨを有している。同
様に、ＭＯＳトランジスタ７．１０゜１３も互いに同一
形状、同一しきい値ＶＴＨを有している。
次に動作を説明する。Ｅ−Ｅ型インバータ５゜１１の特
性を第２図に示す。インバータ５においては、入力と出
力とが等しくおかれているため、インバータ５の出力に
おける電位ＶＡは、第２図に示されるように、直線領域
におけるある値をとる。
性を第２図に示す。インバータ５においては、入力と出
力とが等しくおかれているため、インバータ５の出力に
おける電位ＶＡは、第２図に示されるように、直線領域
におけるある値をとる。
いまリセットパルス印加端子４にリセットパルスを印加
してリセットスイッチ２をオン（ＯＮ＞状態にすると、
ソースホロワ回路８の出力における°占位Ｖ は、電位
ＶＡと等しくなる。そしてさらにインバーター１の出力
における゛上位Ｖ。も、電位Ｖ、に等しくなる。すなわ
ち、 Ｖ ＝Ｖ８＝Ｖ。
してリセットスイッチ２をオン（ＯＮ＞状態にすると、
ソースホロワ回路８の出力における°占位Ｖ は、電位
ＶＡと等しくなる。そしてさらにインバーター１の出力
における゛上位Ｖ。も、電位Ｖ、に等しくなる。すなわ
ち、 Ｖ ＝Ｖ８＝Ｖ。
八
となる。このことは、第２図に示されるように、インバ
ーター１も直線領域にバイアスされることを意味する。
ーター１も直線領域にバイアスされることを意味する。
次にリセットスイッチ２をオフ（ＯＦＦ）状態にすると
、ソースホロワ回路８の出力における゛占位ＶＢはリセ
ットノイズ分だけ変動するが、通常リヒットノイズは約
０．１Ｖ程麿に押えられるので、インバーター１の電圧
利得を約１０稈度に設定してら、インバーター１の動作
点を直線領域に設定することは十分可能である。このよ
うにして、流入した電荷による浮遊拡ｒ１１．層１の電
位変化がソ−スホロワ回路８によって検出され、さらに
動作点が直線領域に設定されているインバータ１１によ
って増幅される。
、ソースホロワ回路８の出力における゛占位ＶＢはリセ
ットノイズ分だけ変動するが、通常リヒットノイズは約
０．１Ｖ程麿に押えられるので、インバーター１の電圧
利得を約１０稈度に設定してら、インバーター１の動作
点を直線領域に設定することは十分可能である。このよ
うにして、流入した電荷による浮遊拡ｒ１１．層１の電
位変化がソ−スホロワ回路８によって検出され、さらに
動作点が直線領域に設定されているインバータ１１によ
って増幅される。
このように本実施例によれば、増幅段としてのインバー
タにおける動作点のｍ節のために、大がかりな帰還回路
や動作点調節用端子を設けることなく、５利得の電荷検
出回路を構成することができる。
タにおける動作点のｍ節のために、大がかりな帰還回路
や動作点調節用端子を設けることなく、５利得の電荷検
出回路を構成することができる。
以上の通り、本発明によれば、増幅段の動作点を自動的
にａ線領域に設定することにより、安定してｎ利得の電
荷検出を行なうことができる。
にａ線領域に設定することにより、安定してｎ利得の電
荷検出を行なうことができる。
第１図は本発明の一実施例による電荷検出回路を示１回
路図、第２図は本発明の一実施例による電荷検出回路を
説明するための図、第３図および第４図は従来の電荷検
出回路を示す回路図である。 １・・・浮遊拡散層、２・・・リセットスイッチ、３゜
１５．１７．２２・・・電源電圧、４・・・リセットパ
ルス印加端子、５．１１．２１・・・インバータ、６゜
７．９．１０．１２．１３，１８．１９．２３゜２４・
・・Ｍ ＯＳ ｈランジスタ、８．１６・・・ソースホ
ロワ回路、１４．２０．２５・・・出力端子。 出願人代理人 Ｆｉ 藤 −雄第１図 Ａ 第２図
路図、第２図は本発明の一実施例による電荷検出回路を
説明するための図、第３図および第４図は従来の電荷検
出回路を示す回路図である。 １・・・浮遊拡散層、２・・・リセットスイッチ、３゜
１５．１７．２２・・・電源電圧、４・・・リセットパ
ルス印加端子、５．１１．２１・・・インバータ、６゜
７．９．１０．１２．１３，１８．１９．２３゜２４・
・・Ｍ ＯＳ ｈランジスタ、８．１６・・・ソースホ
ロワ回路、１４．２０．２５・・・出力端子。 出願人代理人 Ｆｉ 藤 −雄第１図 Ａ 第２図
Claims (1)
- 【特許請求の範囲】 １、半導体基板上に形成された浮遊拡散層と、この浮遊
拡散層の電位をリセットするリセットスイッチと、 前記浮遊拡散層の電位を入力とするソースホロワ回路と
、 このソースホロワ回路の出力を入力とする直結型の反転
型増幅器と、 前記ソースホロワ回路の負荷ＭＯＳトランジスタの印加
電圧を調節し、前記浮遊拡散層に流入する電荷を検出す
る際の前記反転型増幅器の動作点を自動的に設定する電
圧設定手段と を備えたことを特徴とする電荷検出回路。 ２、特許請求の範囲第１項記載の回路において、 前記反転型増幅器は、ゲートが前記ソースホロワ回路の
出力に接続されたドライバーＭＯＳトランジスタとゲー
トおよびドレインが電源電圧に接続された負荷ＭＯＳト
ランジスタとからなる第１のインバータであり、 前記電圧設定手段は、ドライバーＭＯＳトランジスタと
ゲートおよびドレインが電源電圧に接続された負荷ＭＯ
Ｓトランジスタとからなる第２のインバータであつて、 この第２のインバータの出力が前記第２のインバータの
ドライバーＭＯＳトランジスタのゲートおよび前記ソー
スホロワ回路の負荷ＭＯＳトランジスタのゲートに接続
されていることを特徴とする電荷検出回路。 ３、特許請求の範囲第２項記載の回路において、 ＭＯＳトランジスタのゲート長をＬ、ゲート幅をＷとす
ると、 前記第１のインバータにおける負荷ＭＯＳトランジスタ
のＬ／ＷとドライバーＭＯＳトランジスタのＬ／Ｗとの
比β＿１と、 前記第２のインバータにおける負荷ＭＯＳトランジスタ
のＬ／ＷとドライバーＭＯＳトランジスタのＬ／Ｗとの
比β＿２と、 前記ソースホロワ回路におけるドライバーＭＯＳトラン
ジスタのＬ／Ｗと負荷ＭＯＳトランジスタのＬ／Ｗとの
比β＿３とが β＿１＝β＿２＝β＿３ なる関係であることを特徴とする電荷検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180895A JPS6337661A (ja) | 1986-07-31 | 1986-07-31 | 電荷検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61180895A JPS6337661A (ja) | 1986-07-31 | 1986-07-31 | 電荷検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6337661A true JPS6337661A (ja) | 1988-02-18 |
Family
ID=16091198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61180895A Pending JPS6337661A (ja) | 1986-07-31 | 1986-07-31 | 電荷検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6337661A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06337932A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 画像のコントラスト強調方法及び装置 |
-
1986
- 1986-07-31 JP JP61180895A patent/JPS6337661A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06337932A (ja) * | 1993-05-31 | 1994-12-06 | Nec Corp | 画像のコントラスト強調方法及び装置 |
| JP2876934B2 (ja) * | 1993-05-31 | 1999-03-31 | 日本電気株式会社 | 画像のコントラスト強調方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040145963A1 (en) | Semiconductor device including duty cycle correction circuit | |
| JP2641408B2 (ja) | 低電圧高速動作のｃｍｏｓ演算増幅器 | |
| JPH0669127B2 (ja) | 大スイングｃｍｏｓ電力増幅器 | |
| JPS603249B2 (ja) | 低消費電力の相補型比較器／インバータ回路 | |
| JPH02260915A (ja) | トランジスタ回路 | |
| WO2002056558A9 (en) | Active filter circuit with dynamically modifiable internal gain | |
| JP2591981B2 (ja) | アナログ電圧比較器 | |
| JPS6337661A (ja) | 電荷検出回路 | |
| JPH0423333A (ja) | 電荷転送装置 | |
| JPS6066526A (ja) | Ａ／ｄコンバ−タ | |
| JPH10322148A (ja) | 電荷注入相殺技術 | |
| JP3457209B2 (ja) | 電圧検出回路 | |
| JPH01175314A (ja) | 入力インバータ回路 | |
| JPH08307240A (ja) | 低電源電圧半導体装置の入力バッファー | |
| CN112003594A (zh) | 一种低功耗的动态比较器电路 | |
| JP2638252B2 (ja) | 高速バス回路 | |
| JP2505390B2 (ja) | 差動増幅回路 | |
| JPS60217709A (ja) | 演算増幅回路 | |
| JP2695005B2 (ja) | 電荷検出回路 | |
| JPS63184074A (ja) | 電圧検出回路 | |
| JP3326804B2 (ja) | コンパレータ回路 | |
| JPS63263910A (ja) | 電圧比較器 | |
| JPH07134899A (ja) | センスアンプ | |
| CN118677374A (zh) | 放大电路以及系统 | |
| JPH10327023A (ja) | リフレッシュ機能付きｃｍｏｓアナログ増幅回路 |