JPS63310004A - プログラマブル・コントロ−ラ - Google Patents
プログラマブル・コントロ−ラInfo
- Publication number
- JPS63310004A JPS63310004A JP62146279A JP14627987A JPS63310004A JP S63310004 A JPS63310004 A JP S63310004A JP 62146279 A JP62146279 A JP 62146279A JP 14627987 A JP14627987 A JP 14627987A JP S63310004 A JPS63310004 A JP S63310004A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- user program
- time
- instruction
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 32
- 230000006870 function Effects 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims 1
- 230000015654 memory Effects 0.000 abstract description 16
- 230000003936 working memory Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(発明の分野)
この発明は、システムクロック速度を変更することなく
、いわゆるサイクルタイムを任意の値に設定できるよう
にしたスキャニング型のプログラマブル・コントローラ
に関する。
、いわゆるサイクルタイムを任意の値に設定できるよう
にしたスキャニング型のプログラマブル・コントローラ
に関する。
(発明の概要)
この発明では、i/Oリフレッシュ処理およびユーザプ
ログラム実行処理を少なくとも含む一連のffi理を、
割当時間の比較的変更が難しい前段部分と、割当時間の
比較的変更が容易な後段部分とに2分し、−巡実行時間
が設定された場合、これから前段部分の所要時間を差引
いた残り時間を、後段部分の処理の割当時間とするよう
にしたものである。
ログラム実行処理を少なくとも含む一連のffi理を、
割当時間の比較的変更が難しい前段部分と、割当時間の
比較的変更が容易な後段部分とに2分し、−巡実行時間
が設定された場合、これから前段部分の所要時間を差引
いた残り時間を、後段部分の処理の割当時間とするよう
にしたものである。
(従来技術とその問題点)
周知の如く、スキャニング型のプログラマブル・コント
ローラにおいては、I/Oリフレッシュ処理およびユー
ザプログラムの実行処理を少なくとも含む一連の処理を
マイクロプロセッサ等で繰り返し実行することにより、
プログラマブル・フントローラとしての各種の機能を実
現するようになされている。
ローラにおいては、I/Oリフレッシュ処理およびユー
ザプログラムの実行処理を少なくとも含む一連の処理を
マイクロプロセッサ等で繰り返し実行することにより、
プログラマブル・フントローラとしての各種の機能を実
現するようになされている。
ここで、上述の一連の処理としては、例えば1984年
電機書院発行に係わる立石電機株式会社編[プログラマ
ブル・コントローラ応用マニュアル 5YStiACC
シリーズ」等に詳細に開示されており、共通処理、I/
Oリフレッシュ処理、ユーザプログラム実行処理、PC
リンクサービス処理。
電機書院発行に係わる立石電機株式会社編[プログラマ
ブル・コントローラ応用マニュアル 5YStiACC
シリーズ」等に詳細に開示されており、共通処理、I/
Oリフレッシュ処理、ユーザプログラム実行処理、PC
リンクサービス処理。
上位リンクサービス処理およびツールサービス処理など
から構成されている。
から構成されている。
ところで、ユーザプログラムの実行所要時間は、良く知
られているように、ユーザプログラム自体の長さ、その
時々の入出力状態などにより大きく異なり、このため一
連の処理の一巡実行時間(以下、サイクルタイムという
)についても大きくバラつくのが通例であり、このため
毎実行サイクル毎にI/Oリフレッシュタイミングがバ
ラつくことによって、被制御対象を微細に制御しようと
する場合様々な支障が生ずる。
られているように、ユーザプログラム自体の長さ、その
時々の入出力状態などにより大きく異なり、このため一
連の処理の一巡実行時間(以下、サイクルタイムという
)についても大きくバラつくのが通例であり、このため
毎実行サイクル毎にI/Oリフレッシュタイミングがバ
ラつくことによって、被制御対象を微細に制御しようと
する場合様々な支障が生ずる。
かかる問題を解決するためには、システムクロック周波
数を増減することによってサイクルタイムを一定化する
ことも考えられるが、この場合I/Oリフレッシュタイ
ミングについてはバラつかなくなる反面、ユーザプログ
ラム実行速度が変わってしまい、新たな問題が生ずる結
果となる。
数を増減することによってサイクルタイムを一定化する
ことも考えられるが、この場合I/Oリフレッシュタイ
ミングについてはバラつかなくなる反面、ユーザプログ
ラム実行速度が変わってしまい、新たな問題が生ずる結
果となる。
(発明の目的)
この発明の目的は、この種のスキャニング型のプログラ
マブル・コントローラにおいて、システムクロック周波
数を変更することなく、サイクルタイムを任意の値に設
定することにある。
マブル・コントローラにおいて、システムクロック周波
数を変更することなく、サイクルタイムを任意の値に設
定することにある。
(発明の構成と効果)
この発明は上記の目的を達成するために、I/Oリフレ
ッシュ処理およびユーザプログラム実行処理を少なくと
も含む一連の処理を繰り返し実行することにより、プロ
グラマブル・コントローラとしての各種の機能を実現す
るようにしたスキャニング型のプログラマブル・コント
ローラにおいて、 前記一連の処理の一巡実行時間を任意に設定可能な手段
と、 前記一連の処理の中で最初の処理の開始から所定の処理
の終了までの所要時間を計測する手段と、前記設定時間
と計測時間との差を割当時間として前記所定の処理から
最終処理に至る残り処理を実行する手段と、 を具備することを特徴とするものである。
ッシュ処理およびユーザプログラム実行処理を少なくと
も含む一連の処理を繰り返し実行することにより、プロ
グラマブル・コントローラとしての各種の機能を実現す
るようにしたスキャニング型のプログラマブル・コント
ローラにおいて、 前記一連の処理の一巡実行時間を任意に設定可能な手段
と、 前記一連の処理の中で最初の処理の開始から所定の処理
の終了までの所要時間を計測する手段と、前記設定時間
と計測時間との差を割当時間として前記所定の処理から
最終処理に至る残り処理を実行する手段と、 を具備することを特徴とするものである。
このような構成によれば、例えばI/Oリフレッシュ処
理、ユーザプログラム実行処理などの割当時間の変更が
難しい処理については、これを前段部分に含める一方、
上位リンクサービス処理。
理、ユーザプログラム実行処理などの割当時間の変更が
難しい処理については、これを前段部分に含める一方、
上位リンクサービス処理。
ツールサービス処理などの割当時間の変更が比較的容易
な処理については後段部分に含めることによって、後段
部分の処理割当時間を調整することによって、システム
クロック周波数の変更によることなく、サイクルタイム
を任意の値に設定することが可能となる。
な処理については後段部分に含めることによって、後段
部分の処理割当時間を調整することによって、システム
クロック周波数の変更によることなく、サイクルタイム
を任意の値に設定することが可能となる。
(実施例の説明)
第1図は本発明が適用されるプログラマブル・コントロ
ーラの電気的なハードウェア構成を示すブロック図であ
る。
ーラの電気的なハードウェア構成を示すブロック図であ
る。
同図に示されるように、このプログラマブル・コントロ
ーラは、マイクロプロセッサ(以下、MPtJという)
1.システムプログラムメ[す2゜ワーキングメモリ3
.ユーザプログラムメモリ4゜入出カメモリ5.タイマ
6、入出力回路7.ツール制御回路8および上位リンク
制御回路9を供えている。
ーラは、マイクロプロセッサ(以下、MPtJという)
1.システムプログラムメ[す2゜ワーキングメモリ3
.ユーザプログラムメモリ4゜入出カメモリ5.タイマ
6、入出力回路7.ツール制御回路8および上位リンク
制御回路9を供えている。
そして、MPU1では、システムプログラムメモリ2に
格納された各種の制御プログラムを続出実行することに
よって、ワーキングメモリ3を利用しつつ、プログラマ
ブル・コントローラとしての各種の機能を実現するよう
になされている。
格納された各種の制御プログラムを続出実行することに
よって、ワーキングメモリ3を利用しつつ、プログラマ
ブル・コントローラとしての各種の機能を実現するよう
になされている。
これらの機能の実現に必要な各種の処理とは、第3図に
示されるように、共通処理、I/Oリフレッシュ処理、
ユーザプログラム実行処理、 PCリンクサービス処理
、上位リンクサービス処理およびツールサービス処理な
どからなされている。
示されるように、共通処理、I/Oリフレッシュ処理、
ユーザプログラム実行処理、 PCリンクサービス処理
、上位リンクサービス処理およびツールサービス処理な
どからなされている。
ここで共通処理とは、ウオッチドグタイマのリセット、
ユーザプログラムメモリのチェック、I/Oパスチェッ
ク等を行なうものである。
ユーザプログラムメモリのチェック、I/Oパスチェッ
ク等を行なうものである。
′また、I/Oリフレッシュ処理とは、入出力回路7か
ら読込まれた入力データを、入出カメ[す5の入カニリ
アに一括して書込むINリフレッシュ処理と、入出カメ
モリ5の出カニリアの内容を、入出力回路7を介して外
部へと送出するOUTリフレッシュ処理などを指すもの
である。
ら読込まれた入力データを、入出カメ[す5の入カニリ
アに一括して書込むINリフレッシュ処理と、入出カメ
モリ5の出カニリアの内容を、入出力回路7を介して外
部へと送出するOUTリフレッシュ処理などを指すもの
である。
また、ユーザプログラム実行処理とは、プログラムカウ
ンタに従って、ユーザプログラムメモリ4から各命令語
を順次に読出すとともに、これに基づき入出カメモリ5
の入出力データを参照して決められた論理演算などを行
い、その演算結果を。
ンタに従って、ユーザプログラムメモリ4から各命令語
を順次に読出すとともに、これに基づき入出カメモリ5
の入出力データを参照して決められた論理演算などを行
い、その演算結果を。
入出カメモリ5の出カニリアに書込んだり、あるいは公
知のカウンタ処理、タイマ処理などを行なうものである
。
知のカウンタ処理、タイマ処理などを行なうものである
。
また、上位リンクサービス処理とは、上位リンク制御回
路9を介してホストコンピュータ等の上位機種との交信
を行い、各種データの授受を行なう処理を指すものであ
る。
路9を介してホストコンピュータ等の上位機種との交信
を行い、各種データの授受を行なう処理を指すものであ
る。
また、ツールサービス処理とは、ツール制御回路8を介
して、プログラミングツール等との交信を行い、モニタ
処理、プログラム書替処理などを行なうものである。
して、プログラミングツール等との交信を行い、モニタ
処理、プログラム書替処理などを行なうものである。
次に、第2図は、以上述べた各種処理を実現するための
制御プログラムの構成を示すフローチャートであり、以
下このフローチャートに従って、本実施例コントローラ
の動作を系統的に説明する。
制御プログラムの構成を示すフローチャートであり、以
下このフローチャートに従って、本実施例コントローラ
の動作を系統的に説明する。
電源投入などによりプログラムがスタートされると、ま
ずイニシャル処理によって、入出力・内部補助リレーの
クリア、全タイマのプリセット等の処理が行なわれる(
ステップ2o1)。
ずイニシャル処理によって、入出力・内部補助リレーの
クリア、全タイマのプリセット等の処理が行なわれる(
ステップ2o1)。
イニシャル処理の終了とともに、前述した共通処理(ス
テップ202>、I/Oリフレッシュ処理(ステップ2
03)が順次実行され、その後ユーザプログラムの実行
処理へと移行する。
テップ202>、I/Oリフレッシュ処理(ステップ2
03)が順次実行され、その後ユーザプログラムの実行
処理へと移行する。
ユーザプログラムの実行処理では、まずユーザプログラ
ムメモリからプログラムカウンタに従って1命令を取出
しくステップ204>、これが俊述するENDW命令で
なければ(ステップ205否定)、従来通ID、AND
、OR,OUT。
ムメモリからプログラムカウンタに従って1命令を取出
しくステップ204>、これが俊述するENDW命令で
なければ(ステップ205否定)、従来通ID、AND
、OR,OUT。
CNT、TIM等の各種命令を実行しくステップ206
> 、実行終了ととも&:(ステップ2/O否定)、次
の命令読出しを繰り返す(ステップ2゜4)。
> 、実行終了ととも&:(ステップ2/O否定)、次
の命令読出しを繰り返す(ステップ2゜4)。
これに対して、ユーザプログラムメモリからEND命令
が読み出されるとくステップ205肯定)、パワーフロ
ーレジスタPFの一内容を参照する(ステップ207)
。
が読み出されるとくステップ205肯定)、パワーフロ
ーレジスタPFの一内容を参照する(ステップ207)
。
すなわち、本実施例では第4図に示されるように、新た
にサイクルタイム設定命令を設けている。
にサイクルタイム設定命令を設けている。
−このサイクルタイム設定命令は、オペコードENDW
とオペランド(この例では0050>とからなっており
、この例ではサイクルタイムを5Qmsecに設定可能
となされている。
とオペランド(この例では0050>とからなっており
、この例ではサイクルタイムを5Qmsecに設定可能
となされている。
また、このサイクルタイム設定命令には、任意の入出力
(図では、/O0,/O1./O2>を接続可能になさ
れており、従ってこれら入出力の論理演算結果であるパ
ワーフローレジスタPFの内容に基づき、ENDW命令
を適宜に実行させることができる。
(図では、/O0,/O1./O2>を接続可能になさ
れており、従ってこれら入出力の論理演算結果であるパ
ワーフローレジスタPFの内容に基づき、ENDW命令
を適宜に実行させることができる。
一方、第2図のフローチャートに戻って、ENDW命令
が読出され(ステップ205肯定)、パワーフローレジ
スタPFの値が“1”であると(ステップ207肯定)
、直ちに第1図に示すワーキングメモリ3内に設けられ
たフラグF1は1”にセットされ、またレジスタR1に
はサイクルタイム設定値(この例では50m5ec)が
セットされる。
が読出され(ステップ205肯定)、パワーフローレジ
スタPFの値が“1”であると(ステップ207肯定)
、直ちに第1図に示すワーキングメモリ3内に設けられ
たフラグF1は1”にセットされ、またレジスタR1に
はサイクルタイム設定値(この例では50m5ec)が
セットされる。
その後、ユーザプログラムの終了までの間(ステップ2
/O否定)、他の命令の実行くステップ206)が繰り
返される。
/O否定)、他の命令の実行くステップ206)が繰り
返される。
一方、ユーザプログラムの末尾からその最終を示すEN
D命令が読出され、これによりユーザプログラムをすべ
て実行したことが確認されると(ステップ2/O肖定)
、直ちに7ラグF1の内容が参照される(ステップ21
1)。
D命令が読出され、これによりユーザプログラムをすべ
て実行したことが確認されると(ステップ2/O肖定)
、直ちに7ラグF1の内容が参照される(ステップ21
1)。
ここで、フラグF1の内容が“1″にセットされていれ
ば(ステップ211肯定)、直ちに所定の差演粋が行な
われる(ステップ213)。
ば(ステップ211肯定)、直ちに所定の差演粋が行な
われる(ステップ213)。
この差演輝では、レジスタR1の内容と、共通処理(ス
テップ202)からユーザプログラム実行終了(ステッ
プ2/O)までの所要時間との差演算が行なわれる。
テップ202)からユーザプログラム実行終了(ステッ
プ2/O)までの所要時間との差演算が行なわれる。
ここで、この所要時間については、第1図に示されるタ
イマ6により、予め毎サイクルに測定が行なわれており
、従ってこの差演算ではレジスタR1の設定値からタイ
マ6の測定値を差引いた値が演算結果T1として求めら
れる。
イマ6により、予め毎サイクルに測定が行なわれており
、従ってこの差演算ではレジスタR1の設定値からタイ
マ6の測定値を差引いた値が演算結果T1として求めら
れる。
この求められた演算結果T1の値が正であると(ステッ
プ214肖定)、演算結果たるサイクルタイム残り時間
T1の半分の長さが、それぞれ上位リンクサービス処理
およびツールサービス処理に割当られ(ステップ215
>、以後上位リンクサービス処理(ステップ216)お
よびツールサービス処理(ステップ217)がそれぞれ
T+/2の割当時間をもって実行されることとなる。
プ214肖定)、演算結果たるサイクルタイム残り時間
T1の半分の長さが、それぞれ上位リンクサービス処理
およびツールサービス処理に割当られ(ステップ215
>、以後上位リンクサービス処理(ステップ216)お
よびツールサービス処理(ステップ217)がそれぞれ
T+/2の割当時間をもって実行されることとなる。
このため、例えば第3図に示されるように、共通処理か
らユーザプログラムの実行終了までが約36m5ecか
かったとすれば、残りの14m5ecは上位リンクサー
ビス処理とツールサービス処理とに2分されて割当られ
る。
らユーザプログラムの実行終了までが約36m5ecか
かったとすれば、残りの14m5ecは上位リンクサー
ビス処理とツールサービス処理とに2分されて割当られ
る。
一方、ステップ213の差演算の結果、残り時間T1の
値が負と判定されると(ステタブ214否定)、この場
合には従来通りの時間割当処理が行なわれる(ステップ
212)。
値が負と判定されると(ステタブ214否定)、この場
合には従来通りの時間割当処理が行なわれる(ステップ
212)。
この時間割当処理では、共通処理(ステップ202)か
らユーザプログラム実行処理の終了(ステップ2/O)
までの時間を求め、これに対し0゜05を乗することに
よって割当られた時間を、それぞれ上位リンクサービス
処理およびツールサービス処理に割当るわけである。
らユーザプログラム実行処理の終了(ステップ2/O)
までの時間を求め、これに対し0゜05を乗することに
よって割当られた時間を、それぞれ上位リンクサービス
処理およびツールサービス処理に割当るわけである。
つまり、この場合には、上位リンクサービス処理および
ツールサービス処理に割当られる時間は、共通処理から
ユーザプログラムの実行終了までにかかった所要時間に
比例して増減することとなる。
ツールサービス処理に割当られる時間は、共通処理から
ユーザプログラムの実行終了までにかかった所要時間に
比例して増減することとなる。
また、第4図のラダー図において、入力/O0゜/O1
./O2の論理状態により、パワーフローレジスタの内
容が“C)Itとなれば、第2図のフローチャートにお
いて、パワーフローレジスタは“OHとの判定がなされ
(ステップ207否定)、フラグF1の内容は“O″に
リセットされ、これが確認されることによって(ステッ
プ211否定)、従来通りの時間割当処理が行なわれる
(ステップ212)。
./O2の論理状態により、パワーフローレジスタの内
容が“C)Itとなれば、第2図のフローチャートにお
いて、パワーフローレジスタは“OHとの判定がなされ
(ステップ207否定)、フラグF1の内容は“O″に
リセットされ、これが確認されることによって(ステッ
プ211否定)、従来通りの時間割当処理が行なわれる
(ステップ212)。
このように、本実施例によれば、ユーザプログラムとの
同期をとりながら、必要な入力条件が成立した場合に限
り、サイクルタイムを一定値(この例では50m5ec
)に設定することができ、従って精密な位置決め制御な
どを行なう場合に限って、ENDW命令を実行させるこ
とにより、位置決め精度の向上を図ることができる。
同期をとりながら、必要な入力条件が成立した場合に限
り、サイクルタイムを一定値(この例では50m5ec
)に設定することができ、従って精密な位置決め制御な
どを行なう場合に限って、ENDW命令を実行させるこ
とにより、位置決め精度の向上を図ることができる。
なお、本実施例ではENDW命令を用いているが、これ
は現状のPCにおいてEND命令に条件を付1ことがで
きないためであり、END命令にPFを付加できる構成
とすれば、ENDW命令を用いなくとも同様の機能を実
現することができる。
は現状のPCにおいてEND命令に条件を付1ことがで
きないためであり、END命令にPFを付加できる構成
とすれば、ENDW命令を用いなくとも同様の機能を実
現することができる。
ざらに、ENDW命令を用いなくとも、ツールサービス
や上位リンクサービスで、フラグFI’13よびレジス
タR1を適宜にセットすれば、キーボードからの操作で
も同様の処理が行えることはフローチャートより当業者
であれば明らかであろう。
や上位リンクサービスで、フラグFI’13よびレジス
タR1を適宜にセットすれば、キーボードからの操作で
も同様の処理が行えることはフローチャートより当業者
であれば明らかであろう。
第1図は本発明に係わるプログラマブル・コントローラ
の電気的なハードウェア構成を示すブロック図、第2図
は同ソフトウェア構成を示すフローチャート、第3図は
サイクルタイムの構成例を示すタイムチャート、第4図
はサイクルタイム設定命令の一例を示すラダー図である
。 1・・・MPU 2・・・システムプログラムメモリ 3・・・ワーキングメモリ 4・・・ユーザプログラムメモリ 5・・・入出カメモリ 6・・・タイマ 7・・・入出力回路 8・・・ツール制御回路 9・・・上位リンク制御回路 Fl・・・フラグ R1・・・レジスタ
の電気的なハードウェア構成を示すブロック図、第2図
は同ソフトウェア構成を示すフローチャート、第3図は
サイクルタイムの構成例を示すタイムチャート、第4図
はサイクルタイム設定命令の一例を示すラダー図である
。 1・・・MPU 2・・・システムプログラムメモリ 3・・・ワーキングメモリ 4・・・ユーザプログラムメモリ 5・・・入出カメモリ 6・・・タイマ 7・・・入出力回路 8・・・ツール制御回路 9・・・上位リンク制御回路 Fl・・・フラグ R1・・・レジスタ
Claims (1)
- (1)I/Oリフレッシュ処理およびユーザプログラム
実行処理を少なくとも含む一連の処理を繰り返し実行す
ることにより、プログラマブル・コントローラとしての
各種の機能を実現するようにしたスキャニング型のプロ
グラマブル・コントローラにおいて、 前記一連の処理の一巡実行時間を任意に設定可能な手段
と、 前記一連の処理の中で最初の処理の開始から所定の処理
の終了までの所要時間を計測する手段と、前記設定時間
と計測時間との差を割当時間として前記所定の処理から
最終処理に至る残り処理を実行する手段と、 を具備することを特徴とするプログラマブル・コントロ
ーラ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62146279A JPS63310004A (ja) | 1987-06-12 | 1987-06-12 | プログラマブル・コントロ−ラ |
EP88109399A EP0294853A3 (en) | 1987-06-12 | 1988-06-13 | Programmable controller |
US08/024,865 US5392444A (en) | 1987-06-06 | 1993-02-26 | Programmable controller for completing the execution of a block of user programs within a set time period |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62146279A JPS63310004A (ja) | 1987-06-12 | 1987-06-12 | プログラマブル・コントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63310004A true JPS63310004A (ja) | 1988-12-19 |
Family
ID=15404127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62146279A Pending JPS63310004A (ja) | 1987-06-06 | 1987-06-12 | プログラマブル・コントロ−ラ |
Country Status (3)
Country | Link |
---|---|
US (1) | US5392444A (ja) |
EP (1) | EP0294853A3 (ja) |
JP (1) | JPS63310004A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104635546A (zh) * | 2015-02-16 | 2015-05-20 | 大连鼎创科技开发有限公司 | 非漏电式单火线开关系统及其工作方法 |
JP2016091552A (ja) * | 2014-10-30 | 2016-05-23 | エルエス産電株式会社Lsis Co., Ltd. | Plcシステム |
WO2020184086A1 (ja) * | 2019-03-14 | 2020-09-17 | オムロン株式会社 | 制御システム |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4235342A1 (de) * | 1992-10-20 | 1994-04-21 | Siemens Ag | Programmiergerät |
JP3232489B2 (ja) * | 1992-11-16 | 2001-11-26 | 義一 久世 | 読み出し専用のシーケンスコントローラ |
US5590336A (en) * | 1994-10-25 | 1996-12-31 | Microsoft Corporation | Method and apparatus for performing overlapping service of multiple IDE peripheral devices |
US5911083A (en) * | 1996-12-27 | 1999-06-08 | Unisys Corporation | Programmable processor execution rate controller |
US6839833B1 (en) * | 1999-10-15 | 2005-01-04 | Unisys Corporation | Pipeline depth controller for an instruction processor |
JP2010170536A (ja) * | 2008-12-26 | 2010-08-05 | Omron Corp | プログラマブル・コントローラ |
JP4894961B1 (ja) * | 2011-03-15 | 2012-03-14 | オムロン株式会社 | Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体 |
JP4877423B1 (ja) * | 2011-03-15 | 2012-02-15 | オムロン株式会社 | Plcのcpuユニット、plc用システムプログラムおよびplc用システムプログラムを格納した記録媒体 |
US8958550B2 (en) * | 2011-09-13 | 2015-02-17 | Combined Conditional Access Development & Support. LLC (CCAD) | Encryption operation with real data rounds, dummy data rounds, and delay periods |
US11023233B2 (en) * | 2016-02-09 | 2021-06-01 | Intel Corporation | Methods, apparatus, and instructions for user level thread suspension |
JP7364428B2 (ja) * | 2019-10-30 | 2023-10-18 | ファナック株式会社 | プログラマブルコントローラ |
JP7364427B2 (ja) * | 2019-10-30 | 2023-10-18 | ファナック株式会社 | プログラマブルコントローラ |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61194534A (ja) * | 1985-02-22 | 1986-08-28 | Nec Corp | マイクロプロセツサ |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4126895A (en) * | 1975-12-29 | 1978-11-21 | International Standard Electric Corporation | Data processing system with monitoring and regulation of processor free time |
US4326207A (en) * | 1977-11-18 | 1982-04-20 | Hitachi, Ltd. | Programmable sequence controller |
US4262331A (en) * | 1978-10-30 | 1981-04-14 | Ibm Corporation | Self-adaptive computer load control |
US4228495A (en) * | 1978-12-19 | 1980-10-14 | Allen-Bradley Company | Multiprocessor numerical control system |
US4319338A (en) * | 1979-12-12 | 1982-03-09 | Allen-Bradley Company | Industrial communications network with mastership determined by need |
JPS56164329U (ja) * | 1980-04-30 | 1981-12-05 | ||
JPS57757A (en) * | 1980-06-04 | 1982-01-05 | Hitachi Ltd | Job execution schedule system |
US4517641A (en) * | 1982-04-30 | 1985-05-14 | International Business Machines Corporation | Lookahead I/O device control subsystem |
US4638452A (en) * | 1984-02-27 | 1987-01-20 | Allen-Bradley Company, Inc. | Programmable controller with dynamically altered programmable real time interrupt interval |
US4623961A (en) * | 1984-03-07 | 1986-11-18 | Westinghouse Electric Corp. | Programmable controller having automatic contact line solving |
US4694409A (en) * | 1984-06-25 | 1987-09-15 | Monorail, Inc. | Microprocessor based air inflation control system |
JPS6134605A (ja) * | 1984-07-27 | 1986-02-18 | Fanuc Ltd | プログラマブルコントロ−ラの制御方式 |
US4809217A (en) * | 1985-10-31 | 1989-02-28 | Allen-Bradley Company, Inc. | Remote I/O port for transfer of I/O data in a programmable controller |
US4809269A (en) * | 1987-04-02 | 1989-02-28 | Advanced Micro Devices, Inc. | Dual-port timing controller |
-
1987
- 1987-06-12 JP JP62146279A patent/JPS63310004A/ja active Pending
-
1988
- 1988-06-13 EP EP88109399A patent/EP0294853A3/en not_active Withdrawn
-
1993
- 1993-02-26 US US08/024,865 patent/US5392444A/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61194534A (ja) * | 1985-02-22 | 1986-08-28 | Nec Corp | マイクロプロセツサ |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016091552A (ja) * | 2014-10-30 | 2016-05-23 | エルエス産電株式会社Lsis Co., Ltd. | Plcシステム |
US10012972B2 (en) | 2014-10-30 | 2018-07-03 | Lsis Co., Ltd. | PLC system providing a web based service |
CN104635546A (zh) * | 2015-02-16 | 2015-05-20 | 大连鼎创科技开发有限公司 | 非漏电式单火线开关系统及其工作方法 |
WO2020184086A1 (ja) * | 2019-03-14 | 2020-09-17 | オムロン株式会社 | 制御システム |
JP2020149402A (ja) * | 2019-03-14 | 2020-09-17 | オムロン株式会社 | 制御システム |
US12222708B2 (en) | 2019-03-14 | 2025-02-11 | Omron Corporation | Control system |
Also Published As
Publication number | Publication date |
---|---|
EP0294853A2 (en) | 1988-12-14 |
US5392444A (en) | 1995-02-21 |
EP0294853A3 (en) | 1989-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63310004A (ja) | プログラマブル・コントロ−ラ | |
JPS6323563B2 (ja) | ||
JPS6217847Y2 (ja) | ||
KR940006816B1 (ko) | 피엘씨의 명령어 수행 속도 단축회로 | |
JPH0573296A (ja) | マイクロコンピユータ | |
JPS60237503A (ja) | シ−ケンスコントロ−ラの高速処理方式 | |
JPS61241843A (ja) | 情報処理装置 | |
JPH04275603A (ja) | プログラマブル・コントローラ | |
JPH01233522A (ja) | データフロー型情報処理装置のシミュレーション装置 | |
JPH02250122A (ja) | Cpuシミュレータ | |
JPS58225403A (ja) | プログラマブル・コントロ−ラ | |
JP2557785Y2 (ja) | シングルチップマイクロコンピュータ | |
JP2001236247A (ja) | ソフトウェアシミュレータおよびシミュレーション処理方法 | |
JPS59106005A (ja) | プログラマブル・コントロ−ラ | |
JP2811983B2 (ja) | プログラマブル・コントローラ | |
JPS5819905A (ja) | シ−ケンスコントロ−ラの計数装置 | |
JPH05210404A (ja) | プログラマブルコントローラ | |
JPS63126007A (ja) | プログラマブル・コントロ−ラ | |
JPS5944658B2 (ja) | プログラム点検回路 | |
JPH0619752A (ja) | マイクロコンピュータ | |
JPS5866155A (ja) | 集積回路装置 | |
JPS59214906A (ja) | 計装制御用ブログラマブル.コントロ−ラ | |
JPH0638209B2 (ja) | プログラマブルコントロ−ラ | |
JPH01205337A (ja) | 命令制御方式 | |
JPS5947328B2 (ja) | シ−ケンスコントロ−ラ |