JPS63309038A - Frame constitution system - Google Patents
Frame constitution systemInfo
- Publication number
- JPS63309038A JPS63309038A JP14612387A JP14612387A JPS63309038A JP S63309038 A JPS63309038 A JP S63309038A JP 14612387 A JP14612387 A JP 14612387A JP 14612387 A JP14612387 A JP 14612387A JP S63309038 A JPS63309038 A JP S63309038A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- data link
- synchronizing pattern
- time slot
- signaling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
Description
【発明の詳細な説明】
技術分野
本発明はフレーム構成方式に関し、特に親局の装置と子
局の装置との間で情報の授受を行うために使用されるデ
ータリンク形成の際におけるフレーム構成方式に関する
。DETAILED DESCRIPTION OF THE INVENTION Technical Field The present invention relates to a frame configuration method, and particularly to a frame configuration method for forming a data link used for exchanging information between a master station device and a slave station device. Regarding.
従」Ｕ【止
従来、この種のデータリンクを構成する方式としｒ ｆ
、Ｕ、２．０４８Ｍｂ目／ｓｅｃのＰＣＭ伝送路におけ
るＣＣＩＨＧ７０４肋１！、のフレーム構成を用いたも
のがある。この場合、奇数フレームのタイムスロット０
のビット番号４から８のスペアビットを利用してデータ
リンクを構成し、このデータリンク上をデーリンクのフ
レーム同期パターンと情報ビットとを伝送するようにな
っている。Conventionally, the method for configuring this type of data link was r f
, U, CCIHG704 rib 1 in PCM transmission line of 2.048 Mb/sec! There is one using the frame structure of . In this case, timeslot 0 of odd frames
A data link is constructed using spare bits with bit numbers 4 to 8, and the data link frame synchronization pattern and information bits are transmitted on this data link.
この様な従来り式では、データリンク上をデータリンク
のフレーム同期パターンをも伝送せしめる必要があり、
よって伝送効率が低下するという欠点ある。また、デー
タリンク用のフレーム同期をとるための回路が必要であ
り、よって回路規模が大きくなって装置が大となると共
にコストアップの要因ともなる。In this conventional method, it is necessary to also transmit the frame synchronization pattern of the data link on the data link.
Therefore, there is a drawback that the transmission efficiency decreases. Further, a circuit for synchronizing frames for the data link is required, which increases the circuit scale, which increases the size of the device and causes an increase in cost.
λ匪立旦遊
木弁明の目的は、データリンク専用のフレーム同期パタ
ーンを不要として、同じく専用のフレーム同期パターン
をも不要としたフレーム構成方式を提供することである
。The purpose of the λ匪太dan Yuki defense is to provide a frame configuration method that eliminates the need for a frame synchronization pattern dedicated to a data link, and also eliminates the need for a dedicated frame synchronization pattern.
発明の構成
本発明によるフレーム構成方式は、親局と子局との間の
情報の授受を行うために使用されるデータリンクとして
、ＣＣＩＴＴ Ｇ７０４勧へのフレーム構成のうち奇数
フレームのタイムスロットＯのビット番号４から８を使
用し、このデータリンクのフレーム同期をとるためのフ
レーム同期パターンどして、フレームＯのタイムスロッ
ト１６のシグナリング用マルチフレームの同期パターン
を利用するようにしたことを特徴としている。Structure of the Invention The frame configuration method according to the present invention uses time slot O of odd frames in the frame configuration according to CCITT G704 Recommendation as a data link used for exchanging information between a master station and a slave station. Bit numbers 4 to 8 are used, and the synchronization pattern of the signaling multi-frame of time slot 16 of frame O is used as the frame synchronization pattern for synchronizing the frame of this data link. There is.
実施例 以下、図面を用いて本発明の詳細な説明する。Example Hereinafter, the present invention will be explained in detail using the drawings.
先ず、第２図を参照すると、ＣＣＩＴｒ Ｇ７０４ （
２，０４８Ｍｂｉｔ／ｓｅｃ ）に勧告されているフレ
ーム構成が示されている。図において、１はフレーム番
号を示し、２は各フレーム（Ｆ）のタイムスロット構成
を示している。また、３はフレーム番号が偶数フレーム
時のタイムスロット（ＴＳ）Ｏのビット構成図を示す。First, referring to FIG. 2, CCITr G704 (
2,048 Mbit/sec) is shown. In the figure, 1 indicates the frame number, and 2 indicates the time slot configuration of each frame (F). 3 shows a bit configuration diagram of time slot (TS) O when the frame number is an even frame.
ビット番号１（Ｓｉ）は伝送路が国境を横りろ時に使用
され、どツ１へ番号２かう８がル−ム同期パターンであ
る。４はフレーム番号が奇数フレームの時のタイムスロ
ットＯのビット構成図を示し、ビット番号１（Ｓｉ）は
伝送路が国境を横切る時に使用され、ビット番号３（△
）はリモートアラーム転送用のビットでピッ１〜４〜８
は、スペアビット（Ｓｈ ）である。Bit number 1 (Si) is used when the transmission path crosses a national border, and numbers 2 to 8 are room synchronization patterns. 4 shows the bit configuration diagram of time slot O when the frame number is an odd frame, bit number 1 (Si) is used when the transmission path crosses a national border, and bit number 3 (△
) are the bits for remote alarm transfer, and the bits are 1 to 4 to 8.
is a spare bit (Sh).
５はシグナリング用のマルチフレーム構成図を示す。フ
レーム番号ＦＯのマルチフレームにおけるビット番号１
から４はマルチフレーム同１ｇ＋パターンて゛あり、ビ
ット番号５．７及び８（×）はスペアビットであり、ビ
ット番号６（ｙ）はマルチフレームＩｒ１ｌ ｌ１Ｉｌ
断表示用ビットである。尚、他のフレーム番号１１〜Ｆ
１５の部分のα〜δはシグナリング情報ビットである。5 shows a multiframe configuration diagram for signaling. Bit number 1 in multiframe with frame number FO
From 4 are multi-frame same 1g+ patterns, bit numbers 5.7 and 8 (x) are spare bits, and bit number 6 (y) is multi-frame Ir1l l1Il.
This is a bit for displaying a disconnection. In addition, other frame numbers 11 to F
α to δ in part 15 are signaling information bits.
第１図は本発明の実施例を示すフレーム構成図あり、１
から３は第２図の１から３と同じものである。４０はフ
レーム番号が奇数フレーム時のタイムス［１ツトＯのビ
ット構成図を示し、ピッ１〜番号４から８ （ａ−ｅ）
がデータリンク用として使用される。５０はシグナリン
グ用のマルチフレーム構成図を示し、フレーム番号がＦ
Ｏ時のタイムスロット１６のビット番号５．７及び８（
ｘ、ｆ及びｑ）がデータリンクフレームのフレーム番号
表示用として使用される。FIG. 1 is a frame configuration diagram showing an embodiment of the present invention, 1
3 are the same as 1 to 3 in FIG. 40 shows the bit configuration diagram of times [1 to 0] when the frame number is an odd frame, and the bit numbers 1 to 4 to 8 (a-e)
is used for data link. 50 shows a multi-frame configuration diagram for signaling, and the frame number is F.
Bit numbers 5.7 and 8 of timeslot 16 at time O (
x, f, and q) are used to indicate the frame number of the data link frame.
そして、データリンクのフレーム同期をとるためのフレ
ーム同期パターンとしては、フレームＦＯのタイムスロ
ット１６のシグナリング用マルチフレームの同期パター
ン（ビット番号１〜４）が利用されることになる。The synchronization pattern (bit numbers 1 to 4) of the signaling multiframe in time slot 16 of frame FO is used as the frame synchronization pattern for synchronizing the frame of the data link.
第３図は第１図のタイムスロット１６（５０で示す）に
Ｊ３けるデータリンクフレームのフレーム番号表示ビッ
トｘ、ｆ、ｇを使用して作成したデータリンクのフレー
ミング構成を示す図である。FIG. 3 is a diagram showing the framing structure of a data link created using the frame number indicating bits x, f, and g of the data link frame in J3 in time slot 16 (indicated by 50) in FIG. 1.
図において、Ｆはフレーム番号を゛示し、ＭＦはマルチ
フレームを示し、ｆ、（］はマルチフレームのマルチフ
レームビツ１〜を示す。図の空欄にはデータリンクデー
タが入ることになる。In the figure, F indicates a frame number, MF indicates a multi-frame, and f, () indicates multi-frame bits 1 to 1 of the multi-frame. Data link data is entered in the blank space in the figure.
発明の詳細
な説明したように、本発明によれば、データリンク用の
フレーム同期パターンを従来から使用しているシグナリ
ング用のマルチフレーム用の同ｌｌ１１パターンを利用
することにより、データリンク専用に必要だったフレー
ム同期回路が不要となると共に、データリンク上でフレ
ーム同期パターンを伝送する必り２がなくなり、データ
リンク上のデータ伝送効率をあげるという効果がある。As described in detail, according to the present invention, by using the same 111 pattern for signaling multi-frames, which has been conventionally used as a frame synchronization pattern for data links, This eliminates the need for a frame synchronization circuit, and also eliminates the necessity of transmitting a frame synchronization pattern on the data link, which has the effect of increasing data transmission efficiency on the data link.
第１図は本発明の実施例のフレーム構成を示す図、第２
図はＣＣＩＴｒ Ｇ７０４ （２，０４８Ｍｂｉｔ／ｓ
ｅｃ ）に肋く−されているフレーム構成を丞す図、第
３図は本発明の実施例によるフレーム構成でデータリン
クデータを伝送する場合のデータリンクデータのフレー
ム構成を示１図である。
主要部分の符号の説明
１・・・・・・フレーム番号
２・・・・・・タイムスロット番号
３・・・・・・フレーム番号が偶数時のタイムスロット
０
４．４０・・・・・・フレーム番号が奇数時のタイムス
ロット０FIG. 1 is a diagram showing the frame structure of an embodiment of the present invention, and FIG.
The figure shows CCITr G704 (2,048Mbit/s
FIG. 3 is a diagram showing the frame structure of data link data when the data link data is transmitted using the frame structure according to the embodiment of the present invention. Explanation of the symbols of the main parts 1... Frame number 2... Time slot number 3... Time slot 0 when the frame number is even number 4.40... Timeslot 0 when frame number is odd
Claims (1)
データリンクとして、ＣＣＩＴＴ Ｇ７０４勧告のフレ
ーム構成のうち奇数フレームのタイムスロット０のビッ
ト番号４から８を使用し、このデータリンクのフレーム
同期をとるためのフレーム同期パターンとして、フレー
ム０のタイムスロット１６のシグナリング用マルチフレ
ームの同期パターンを利用するようにしたことを特徴と
するフレーム構成方式。As a data link used to exchange information between the master station and the slave station, bit numbers 4 to 8 of time slot 0 of odd frames are used in the frame configuration of the CCITT G704 recommendation, and this data link A frame configuration method characterized in that a synchronization pattern of a signaling multi-frame in time slot 16 of frame 0 is used as a frame synchronization pattern for synchronizing frames.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612387A JPH06105893B2 (en) | 1987-06-11 | 1987-06-11 | Frame configuration method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14612387A JPH06105893B2 (en) | 1987-06-11 | 1987-06-11 | Frame configuration method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63309038A true JPS63309038A (en) | 1988-12-16 |
| JPH06105893B2 JPH06105893B2 (en) | 1994-12-21 |
Family
ID=15400669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14612387A Expired - Lifetime JPH06105893B2 (en) | 1987-06-11 | 1987-06-11 | Frame configuration method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06105893B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994027387A2 (en) * | 1993-05-07 | 1994-11-24 | Gpt Limited | Multiplex formats for atm |
| US5793760A (en) * | 1993-05-07 | 1998-08-11 | Gpt Limited | Method of multiplexing and a multiplexer |
-
1987
- 1987-06-11 JP JP14612387A patent/JPH06105893B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994027387A2 (en) * | 1993-05-07 | 1994-11-24 | Gpt Limited | Multiplex formats for atm |
| WO1994027387A3 (en) * | 1993-05-07 | 1995-01-05 | Plessey Telecomm | Multiplex formats for atm |
| US5793760A (en) * | 1993-05-07 | 1998-08-11 | Gpt Limited | Method of multiplexing and a multiplexer |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06105893B2 (en) | 1994-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3388822B2 (en) | Bus system for local operation network | |
| US5060229A (en) | Serial transport frame format method | |
| TW212866B (en) | Peripheral communications network | |
| IE840765L (en) | System for exchanging encoded messages | |
| EP0114702B1 (en) | Higher-order multiplex digital communication system with identification patterns specific to lower-order multiplex signals | |
| JPS63309038A (en) | Frame constitution system | |
| EP0510364B1 (en) | Repeater station wherein input frame data are accessible | |
| IE800894L (en) | Exchanging encoded messages | |
| JP2757826B2 (en) | Line monitoring system | |
| JPS6157140A (en) | Communication mode switching system | |
| JPS5911222B2 (en) | Multi-frame synchronization method | |
| JPH05304506A (en) | Time division multiplex data transmission system | |
| JPS648941B2 (en) | ||
| JP3461784B2 (en) | Communication method | |
| KR100252501B1 (en) | In a synchronous multiplexer | |
| JPS59131245A (en) | Exchange of data line | |
| JPH0677980A (en) | Fault information transfer system | |
| KR960038628A (en) | Priority adjuster | |
| JPS60146596A (en) | Digital interface device | |
| KR19990005957A (en) | E1 / T1 Trunk Board One-Chip Device of Digital Mobile Switching System | |
| JPH048036A (en) | Digital data transmission system | |
| JPS6145649A (en) | Multi-drop communication system in line multiplex type loop network | |
| JPH05235815A (en) | Clock switching system in intermediate repeater station | |
| JPS59224941A (en) | Data transmission method | |
| JPH04287447A (en) | Loop network system |