JPS63308437A - Line exclusive prevention method - Google Patents
Line exclusive prevention methodInfo
- Publication number
- JPS63308437A JPS63308437A JP62144304A JP14430487A JPS63308437A JP S63308437 A JPS63308437 A JP S63308437A JP 62144304 A JP62144304 A JP 62144304A JP 14430487 A JP14430487 A JP 14430487A JP S63308437 A JPS63308437 A JP S63308437A
- Authority
- JP
- Japan
- Prior art keywords
- line
- signal
- terminal
- data
- modem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術 (第3図、第4図、第5図)発明が解決し
ようとする問題点
問題点を解決するための手段 (第1図)作用
実施例 (第2図、第3図)
発明の効果
〔概要〕
制御局(例えばホストコンピュータ)と複数の従属局(
例えば端末装置)を分岐回線で接続し、制御局と各従属
局間で順次通信を行うシステムにおいて、各従属局内に
異常検知部を設けて従属局の異常を検知し、当該従属局
が通信中であっても、従属局からモデムへの送信要求信
号を強制的にダウンさせて回線上に送信データを出力し
ないようにすること。[Detailed Description of the Invention] [Table of Contents] Overview Industrial Application Fields Prior Art (Fig. 3, Fig. 4, Fig. 5) Problems to be Solved by the Invention Means for Solving the Problems (Fig. 3, Fig. 4, Fig. 5) Figure 1) Example of operation (Figures 2 and 3) Effects of the invention [Summary] A control station (for example, a host computer) and a plurality of dependent stations (
In a system in which terminal devices (for example, terminal devices) are connected via a branch line and communication is performed sequentially between the control station and each slave station, an abnormality detection unit is provided in each slave station to detect an abnormality in the slave station, and when the slave station is communicating. To forcibly down the transmission request signal from the dependent station to the modem so that no transmission data is output on the line.
この発明は、制御局(例えばホストコンピュータ)と複
数の従属局(例えば端末装置)を分岐回線で接続したシ
ステムに関する。The present invention relates to a system in which a control station (for example, a host computer) and a plurality of dependent stations (for example, terminal devices) are connected by branch lines.
多数の端末装置をホストコンピュータに接続する場合、
個々の端末に対してそれぞれ専有回線を設けることが、
構成上量もシンプルであり、好ましい形態であるが、そ
のための専有回線の設置に多大な費用を要することにな
る。When connecting a large number of terminal devices to a host computer,
Providing a dedicated line for each terminal,
Although this is a preferable form because it is simple in terms of configuration, it requires a great deal of expense to install a dedicated line for this purpose.
そこで、1つの回線を利用して多数の端末装置を接続す
ることが広く行われている。Therefore, it is widely practiced to connect a large number of terminal devices using one line.
第4図は、1つの回線によって制御局と端末を接続する
システム全体の概要を示す図であり、第5図は、このシ
ステムにおける特に端末側のモデムと端末間の接続の詳
細を示す図である。Fig. 4 is a diagram showing an overview of the entire system that connects a control station and a terminal via one line, and Fig. 5 is a diagram showing details of the connection between the terminal-side modem and the terminal in this system. be.
第4図において、40は制御局例えばホストコンピュー
タであり、モデム41を介して1つの回線43に接続さ
れており、さらにモデム42a、42b、−42nを介
してそれぞれ従属局(端末)A、B、−Nに接続されて
いる。In FIG. 4, reference numeral 40 denotes a control station, such as a host computer, which is connected to one line 43 via a modem 41, and further connected to dependent stations (terminals) A and B via modems 42a, 42b, and -42n, respectively. , -N.
第5図は、端末側のモデムと端末との接続状態をより詳
細に示している。制御局(ホストコンピュータ)との間
を接続する1つの回線43は、送信線および受信線によ
り構成されており、モデム42a、42 b−と端末A
、B−との間は図示のとおり、端末からのデータをモデ
ム側に送る送信データSD用の信号線、モデム側からの
データを端末に送る受信データRD用の信号線、送信要
求信号R3用の信号線、送信許可信号CS用の信号線を
有している。FIG. 5 shows in more detail the connection state between the modem on the terminal side and the terminal. One line 43 connecting with the control station (host computer) is composed of a transmitting line and a receiving line, and connects modems 42a, 42b- and terminal A.
, B-, as shown in the figure, a signal line for sending data SD that sends data from the terminal to the modem side, a signal line for receiving data RD that sends data from the modem side to the terminal, and a signal line for sending request signal R3. and a signal line for a transmission permission signal CS.
このようなシステムにおいて、第3図に示すように制御
局(ホストコンピュータ)側から受信データ信号SD用
の信号線に、A端末へのポーリング信号すなわち送信要
求データ30があがると、端末Aは、モデム42aに対
して送信要求信号(R3信号)32を出す。これを受け
てモデム42aは送信許可信号(C3信号)33をON
にし、送信データ信号(SD倍信号31をホストコンピ
ュータ側に送信する。In such a system, as shown in FIG. 3, when a polling signal for terminal A, that is, transmission request data 30, is sent from the control station (host computer) side to the signal line for the received data signal SD, terminal A A transmission request signal (R3 signal) 32 is issued to the modem 42a. In response to this, the modem 42a turns on the transmission permission signal (C3 signal) 33.
and transmits the transmission data signal (SD double signal 31) to the host computer side.
上述のようなシステムにおいて、回線を使用中の端末に
ソフトウェアの暴走やハードウェアの異常が発生し、端
末がシステムダウンになると回線を専有したままとなり
、この回線に接続されている他の端末が全てホストコン
ピュータと通信が不能になるという問題点を有している
。In the above-mentioned system, if a software runaway or hardware malfunction occurs on a terminal that is using the line, and the terminal goes down, the line remains exclusive, and other terminals connected to this line are All of them have the problem that communication with the host computer becomes impossible.
即ち、第3図において、ホストコンピュータからB端末
へのポーリング信号すなわち送信要求データ35があが
ると、端末Bは送信すべきデータがあれば、モデム42
bに対し送信要求信号(R8信号)37を出し、これを
受けてモデム42bは送信許可信号(C3信号)38を
返送し、これをみて送信データ信号(SD倍信号36を
送信することになるが、この時、B端末側でシステムダ
ウンが発生すると、R3信号が第3図の破線37′で示
すようにオンのままとなり、送信データが回線上に出た
ままとなる。この状態において、A端末にホストコンピ
ュータより送信要求データがあると、前述の手順で送信
データをホストコンピュータへ送信するが、回線上では
、B端末とA端末の送信データが合成されているため、
ホスト側では正しいデータの受信ができないという問題
点を有している。That is, in FIG. 3, when a polling signal, that is, transmission request data 35 is sent from the host computer to terminal B, terminal B sends the modem 42 if there is data to be transmitted.
The modem 42b sends a transmission request signal (R8 signal) 37 to the modem 42b, and in response to this, the modem 42b returns a transmission permission signal (C3 signal) 38, and upon seeing this, transmits the transmission data signal (SD double signal 36). However, at this time, if a system failure occurs on the B terminal side, the R3 signal remains on as shown by the broken line 37' in Figure 3, and the transmitted data remains on the line.In this state, When terminal A receives data requested to be sent from the host computer, it sends the data to the host computer using the procedure described above, but since the data sent by terminals B and A are combined on the line,
The problem is that the host side cannot receive correct data.
この発明は、このような点に鑑みてなされたものであり
、分岐回線によって複数の端末をホストコンピュータに
接続したシステムにおいて、回線を使用中の端末がシス
テムダウンとなった場合にも、回線上に異常なデータを
出力しない回線専有防止方式を提供することを目的とす
る。This invention was made in view of the above points, and in a system in which multiple terminals are connected to a host computer by a branch line, even if the terminal that is using the line goes down, the line can be maintained. The purpose is to provide a line monopolization prevention method that does not output abnormal data.
第1図は、この発明の原理図を示す。 FIG. 1 shows a diagram of the principle of this invention.
図において、10は端末装置中に設けられた回線制御部
であり、送信許可信号(C3)線、送信データ(S D
)線、受信データ(RD)線を図示しないモデムと接続
している。この発明によって、エラー検知回路11を設
けて、端末本体からのデータ中のエラーを検知し、エラ
ー検知したときの信号をインバータを介してアンド回路
14に接続する。In the figure, 10 is a line control unit provided in the terminal device, which controls the transmission permission signal (C3) line, the transmission data (S D
) line and a received data (RD) line are connected to a modem (not shown). According to the present invention, an error detection circuit 11 is provided to detect an error in data from the terminal body, and a signal when an error is detected is connected to an AND circuit 14 via an inverter.
エラー検知部11が、エラーを検知すると「1」を出力
し、これがインバータ13を介してアンド回路14に伝
えられ、アンド回路14の1つの入力線12を「0」と
し、モデムへの送信要求信号R3をrOJとするので、
これにより強制的に送信データSDをダウンにすること
ができる。When the error detection unit 11 detects an error, it outputs "1", which is transmitted to the AND circuit 14 via the inverter 13, sets one input line 12 of the AND circuit 14 to "0", and sends a transmission request to the modem. Since the signal R3 is rOJ,
This allows the transmission data SD to be forcibly brought down.
第2図は、この発明の一実施例である。図中、第1図と
同一符号は同一部分を示す。FIG. 2 shows an embodiment of this invention. In the figure, the same symbols as in FIG. 1 indicate the same parts.
第2図において、10は端末中に設けられている回線制
御部であり、端末本体よりのデータ線17が接続されて
いると共に、モデムへの信号線である送信データSD用
の信号線、モデムからの出力信号である送信要求信号R
5用の信号線、送信許可信号CS用の信号線が接続され
ている。11はこの発明に従って設けられたエラー検知
部であり、例えば11−0はパリティエラー・チェック
部でデータバスのエラーをチェックし、11−1ハ未実
装メモリエリア・アクセス・チェック部で未定義のエリ
アへのアクセスを検知してアドレスバスのエラーをチェ
ックする。これらのチェック部からのエラー検知信号を
オア回路15、インバータ13を介してアンド回路14
の一方の入力に接続する。In FIG. 2, 10 is a line control unit provided in the terminal, to which is connected a data line 17 from the terminal body, and a signal line for transmission data SD, which is a signal line to the modem. The transmission request signal R is an output signal from
A signal line for 5 and a signal line for a transmission permission signal CS are connected. 11 is an error detection unit provided according to the present invention; for example, 11-0 is a parity error check unit that checks data bus errors, and 11-1 is an unimplemented memory area access check unit that checks undefined Detects access to the area and checks address bus errors. The error detection signals from these check sections are sent to an AND circuit 14 via an OR circuit 15 and an inverter 13.
Connect to one input of the
アンド回路14のもう1つの入力には、回線制御部10
からの送信要求信号R3を入力している。Another input of the AND circuit 14 is connected to the line control unit 10.
A transmission request signal R3 is input from the terminal.
従ってこの送信要求信号R3は、インバータ13の出力
により制御されてモデムに送られるものとなる。Therefore, this transmission request signal R3 is controlled by the output of the inverter 13 and sent to the modem.
今、パリティエラー・チェック部11−0、未実装メモ
リエリア・アクセス・チェック部11〜1のいずれもエ
ラーを検知しなければ、その出力はいずれも「0」であ
り、インバータ13の出力は「1」となる。従ってこの
ような状態の時に、ホストコンピュータ側から端末にポ
ーリング信号つまり送信要求データが伝達されると、こ
の端末の回線制御部10は信号線1日に送信要求信号R
8を出力する。この送信要求信号R3は信号線1日によ
りアンド回路14に入力されるが、端末側にエラーがな
いときは、インバータ13の出力が「1」であり、これ
がアンド回路14を経由してモデムに送出される。Now, if neither the parity error check section 11-0 nor the unimplemented memory area access check sections 11-1 detects an error, their outputs are all "0", and the output of the inverter 13 is "0". 1". Therefore, in such a state, when a polling signal, that is, transmission request data is transmitted from the host computer side to the terminal, the line control unit 10 of this terminal transmits the transmission request signal R on the signal line 1st.
Outputs 8. This transmission request signal R3 is input to the AND circuit 14 through the signal line 1, but if there is no error on the terminal side, the output of the inverter 13 is "1", and this is sent to the modem via the AND circuit 14. Sent out.
このR3を受けてモデムは、送信許可信号C8を返信す
るので、これにより端末は送信データSDを送信する。In response to this R3, the modem returns a transmission permission signal C8, so that the terminal transmits the transmission data SD.
このような状態で、端末側に障害例えばパリティエラー
が発生すると、これをパリティエラー・チェック部11
−〇がこれを検知して「1」を出力する。このためイン
バータ13の出力は「0」となり、アンド回路14の1
つの入力がrOJとなる。このため、信号線16上の信
号は「0」となり、(第3図のR3信号37の実線部参
照)C8信号もrOJとなるので送信データSDをダウ
ンとする。In such a state, if a failure such as a parity error occurs on the terminal side, this is detected by the parity error check unit 11.
−〇 detects this and outputs “1”. Therefore, the output of the inverter 13 becomes "0", and the output of the AND circuit 14 becomes "0".
One input becomes rOJ. Therefore, the signal on the signal line 16 becomes "0" (see the solid line portion of the R3 signal 37 in FIG. 3), and the C8 signal also becomes rOJ, so the transmission data SD is brought down.
以上述べたとおり、この発明によれば、回線使用中の端
末にシステムダウンが発生ずると、直ちに送信データが
停止されるので、回線上で他の端末からのデータと衝突
することがなくなり、回線上に異常データを出力するこ
とがない。As described above, according to the present invention, when a system failure occurs in a terminal that is using the line, transmission data is immediately stopped, so there is no collision with data from other terminals on the line, and No abnormal data is output on the line.
第1図はこの発明の原理説明図、
第2図はこの発明の一実施例構成図、
第3図はこの発明の動作および従来例の動作を示す図、
第4図はこの発明および従来例のシステム構成図・
第5図は従来例説明図である。
1〇−回線制御部 11−エラー検知部13−インバ
ータ 14−アンド回路欠施例
第2図
勧4¥説萌図
第3図
シ支弘構成図
第4図
第5図Fig. 1 is a diagram illustrating the principle of this invention, Fig. 2 is a configuration diagram of an embodiment of this invention, Fig. 3 is a diagram showing the operation of this invention and the operation of a conventional example, and Fig. 4 is a diagram illustrating the operation of this invention and a conventional example. A system configuration diagram of FIG. 5 is an explanatory diagram of a conventional example. 10-Line control section 11-Error detection section 13-Inverter 14-AND circuit missing example Fig. 2
Claims (3)
局と各従属局間で順次通信を行うシステムにおいて、 各従属局内に異常検出手段(11)を設け、従属局で異
常を検出したときこの従属局の送信要求信号(RS)出
力動作を停止するようにしたことを特徴とする回線専有
防止方式。(1) In a system in which a control station and multiple dependent stations are connected via branch lines and communication is performed between the control station and each dependent station sequentially, an abnormality detection means (11) is provided in each dependent station to detect an abnormality in the dependent station. A line monopolization prevention method characterized in that, when detection is detected, the operation of outputting a transmission request signal (RS) of this dependent station is stopped.
るパリティエラー・チェック手段であることを特徴とす
る特許請求の範囲第1項記載の回線専有防止方式。(2) The line monopolization prevention system according to claim 1, wherein the abnormality detection means is a parity error check means for checking a parity error.
クセスをチェックする未実装メモリエリア・アクセス・
チェック手段であることを特徴とする特許請求の範囲第
1項記載の回線専有防止方式。(3) The above abnormality detection means checks accesses to undefined areas of memory.
The line monopoly prevention method according to claim 1, characterized in that it is a checking means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62144304A JPS63308437A (en) | 1987-06-10 | 1987-06-10 | Line exclusive prevention method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62144304A JPS63308437A (en) | 1987-06-10 | 1987-06-10 | Line exclusive prevention method |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63308437A true JPS63308437A (en) | 1988-12-15 |
Family
ID=15358960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62144304A Pending JPS63308437A (en) | 1987-06-10 | 1987-06-10 | Line exclusive prevention method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63308437A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0336837A (en) * | 1989-07-03 | 1991-02-18 | Nippon Telegr & Teleph Corp <Ntt> | Shared line connection system |
USRE34895E (en) * | 1989-10-10 | 1995-04-04 | Matsushita Electric Industrial Co., Ltd. | Home automation system |
-
1987
- 1987-06-10 JP JP62144304A patent/JPS63308437A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0336837A (en) * | 1989-07-03 | 1991-02-18 | Nippon Telegr & Teleph Corp <Ntt> | Shared line connection system |
USRE34895E (en) * | 1989-10-10 | 1995-04-04 | Matsushita Electric Industrial Co., Ltd. | Home automation system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0325078B1 (en) | Mechanism for error detection and reporting on a synchronous bus | |
JPS63308437A (en) | Line exclusive prevention method | |
JPS6135739B2 (en) | ||
JP2830486B2 (en) | Communication device | |
JPS63182761A (en) | Bus diagnosis method | |
JPS6145549Y2 (en) | ||
JP4378799B2 (en) | Digital data input / output device | |
JP3127939B2 (en) | Event information transmission device | |
JPH0795734B2 (en) | Circuit for polling communication | |
JPS62245463A (en) | Data transfer system | |
JPH01224852A (en) | Bus failure detection method | |
JPH0523003Y2 (en) | ||
JPH04343538A (en) | Data processor | |
JPH05289789A (en) | Input/output device | |
JPS61131632A (en) | Data format system for multiplex transmission | |
JPH04278742A (en) | How to detect errors in received data | |
JPH0426917Y2 (en) | ||
JPS60220639A (en) | Serial bus communication device | |
JPS6226054B2 (en) | ||
JPH05307426A (en) | Package information detection system | |
JPS5842491B2 (en) | Fault recognition method in multiprocessor system | |
JPS596543B2 (en) | Response method for broadcast communication | |
JPS62219053A (en) | Bus system with maintenance signal line | |
JPH0449431A (en) | Interface circuit with testing function | |
JPS6257337A (en) | Data transmission equipment |