JPS63301645A - Self-routing channel - Google Patents
Self-routing channelInfo
- Publication number
- JPS63301645A JPS63301645A JP62137933A JP13793387A JPS63301645A JP S63301645 A JPS63301645 A JP S63301645A JP 62137933 A JP62137933 A JP 62137933A JP 13793387 A JP13793387 A JP 13793387A JP S63301645 A JPS63301645 A JP S63301645A
- Authority
- JP
- Japan
- Prior art keywords
- line
- output
- lines
- elements
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、自己ルーチング通話路に関し、詳しくは、コ
ンピュータのプロセッサ間通信に用いられるインクコネ
クション・ネットワーク、あるいは高速パケット交換に
用いられる通話路等に好適なハードウェアによる分散制
御の自己ルーチング通話路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a self-routing communication path, and more particularly, to an ink connection network used for communication between processors of a computer, a communication path used for high-speed packet switching, etc. The present invention relates to a hardware-based, distributed-controlled, self-routing channel suitable for.
従来より、ディジタル交換機等に使用される集中制御形
通話路は、ルーチング制御を1箇所で集中してソフトウ
ェアにより処理されているため、通話路の規模が大きく
なればなるほど、ルーチング制御が複雑となり、その結
果、処理の高速化が制限されていた。このように1.交
換機のルーチング制御やその他の制御を蓄積プログラム
により行うフォノノイマン形計算機の制御方式では、処
理量が増大すると急激に制御速度が低下してくる。Conventionally, in centralized control communication paths used in digital exchanges, etc., routing control is concentrated in one place and processed by software, so the larger the communication path, the more complex the routing control becomes. As a result, speeding up of processing has been limited. In this way 1. In the control system of the phono-Neumann computer, which performs switching control and other controls using stored programs, the control speed rapidly decreases as the amount of processing increases.
このようなフォノノイマン形のボトルネックを解消して
、通話路の高速制御と通話路の大容量化を実現するため
に、近年、ハードウェアによる分散制御に基づく自己ル
ーチング通話路が活発に研究されている(例えば、深谷
・今用著「セルフルーチング通話路の一構成」電子情報
通話学会総合全国大会8−174 (昭和62年発行)
参照)。In order to eliminate such phono-Neumann-type bottlenecks and realize high-speed control and large-capacity communication paths, self-routing communication paths based on distributed control using hardware have been actively researched in recent years. (For example, "Self-routing channel configuration" written by Fukaya and Imai, 8-174 of the General Conference of the Institute of Electronics, Information and Telecommunications Engineers (published in 1986))
reference).
第2図は、従来の自己ルーチング通話路の一例を示す構
成図である。FIG. 2 is a block diagram showing an example of a conventional self-routing communication path.
第2図において、21.・・・・21.・・・・2mは
それぞれ通話路段、I N、、 I N、、・・・・I
Nnは入回線、OUT、、OUT、、−−・・0UTn
は出回線、I’ 1yLIIJi*z・・・・L L+
xp Li+z・・・はいずれも各段の出力線、 L(
、−021、・・L(m −J+□、・・・・はいずれ
も各段の入力線である。In FIG. 2, 21. ...21. ...2m is a communication line, I N,, I N, ... I
Nn is the incoming line, OUT,, OUT,, --...0UTn
is the outgoing line, I' 1yLIIJi*z...L L+
xp Li+z... are the output lines of each stage, L(
, -021,...L(m-J+□,... are all input lines of each stage.
第i(1≦im)段目の通話路段には、n本の入力線(
L(、−x)、t−L(、−x)、n)とn本の出力線
(Liti〜L、、n)が接続される。また、各段i内
には、各入力線対応に合計n個のエレメント(2i 1
,2 i 2゜・・・・2in)が設けられ、それぞれ
入力線と出力線が1対ずつ接続されている。さらに、各
エレメント間は、単一方向に巡回形に接続されている。The i-th (1≦im) stage has n input lines (
L(, -x), t-L(, -x), n) and n output lines (Liti~L, , n) are connected. In addition, in each stage i, there are a total of n elements (2i 1
, 2 i 2° . . . 2 inches), each having one pair of input lines and one pair of output lines connected to each other. Further, each element is connected in a circular manner in a single direction.
すなわち、エレメント2i1→2i2→・・・・・・2
in→2i1のように順次接続される。That is, element 2i1→2i2→・・・・・・2
They are connected sequentially like in→2i1.
なお、エレメント2i1〜2inは、それぞれフリップ
フロップとゲートを内蔵して切り替え接続機能を有する
。Note that each of the elements 2i1 to 2in has a built-in flip-flop and a gate, and has a switching connection function.
次に、第2図の動作を詳述する。Next, the operation shown in FIG. 2 will be explained in detail.
先ず、各入回線(IN、、IN、、 ・・・・I N
n)には、通信情報を出力すべき出回線位置(0)とそ
の入回線位置(I)との差分を示すヘッダ情報(■()
を含む通信情報が入力される。なお、ヘッダ情報は1次
の式で表わされる。First, each incoming line (IN,,IN,...IN
n) contains header information (■()) indicating the difference between the outgoing line position (0) where communication information should be output and its incoming line position (I).
Communication information including the information is input. Note that the header information is expressed by a linear equation.
H=(O−I)mod n・・・・・・・ (1)ここ
で、記号modは、モジュロ関数を示す。すなわち、
である。H=(O-I) mod n... (1) Here, the symbol mod indicates a modulo function. That is, .
第1段目の通話路段21の動作は、以下の通りである。The operation of the first stage communication path stage 21 is as follows.
各エレメント(211〜2in)は、入力線より入力さ
れるヘッダ情報の中の最上位(または最下位)から((
i−1)t+1)ビット目〜(it)ビット目のtビッ
トで構成される部分ビット列Siに基づいて、入力線よ
り入力される通信情報を巡回形で単一方向に接続された
エレメント間でS、・2k一it(または、S、・2(
i−+)t)だけ移動させた後、最後に到達したエレメ
ント(211〜2 i n)に接続された出力線(Li
s1〜L 1−n)に出力させる。Each element (211 to 2 inches) is the header information input from the input line, from the highest (or lowest) to ((
i-1) Based on the partial bit string Si consisting of t bits from the t+1)th bit to the (it)th bit, the communication information input from the input line is transmitted between elements connected in a unidirectional manner in a cyclic manner. S,・2kit(or,S,・2(
After moving by i−+)t), the output line (Li
s1 to L1-n).
この動作は、第1段目〜第m段目の通話路段において同
じであり、エレメント間の移動および通話路段間の移動
は、全て同期して行われる。This operation is the same for the first to m-th communication path stages, and movement between elements and movement between communication path stages are all performed synchronously.
この結果、入回線より入力される通信情報は、出回線位
置とその入回線位置との差分を示すヘッダ情報に基づい
て、第1段〜第m段の通話路段で構成される自己ルーチ
ング通話路により出力位置を移動させられ、目的の出回
線(OUT□、○UT2゜・・・・0UTn)に出力さ
れる。As a result, the communication information input from the incoming line is transmitted through a self-routing communication path consisting of the first to mth communication path stages based on the header information indicating the difference between the outgoing line position and the incoming line position. The output position is moved by , and the signal is output to the target outgoing line (OUT□, ○UT2゜...0UTn).
このような従来の自己ルーチング通品路を用いて、入回
線より入力される通信情報を全ての出回線に出力する接
続、つまり放送型の接続動作を行うには、各エレメント
(211〜2in)は、入力線より入力される通信情報
を(2t−1)2k−”だけエレメント間で移動させる
とともに、(2×−1)2 k−Lt (ただし、0≦
x≦し)の移動ごとに上記通信情報を分岐出力させれば
よい。Using such a conventional self-routing channel, each element (211 to 2 inches) is required to perform a connection that outputs communication information input from an incoming line to all outgoing lines, that is, a broadcast type connection operation. moves the communication information input from the input line by (2t-1)2k-'' between elements, and also moves the communication information input from the input line by (2x-1)2k-Lt (however, 0≦
The above communication information may be branched and output for each movement (x≦x).
上述のように、従来の自己ルーチング通話路は。 As mentioned above, conventional self-routing channels.
任意の入回線に入力された通信情報を任意の出回線に出
力させても1通話路内で通信情報どうしが衝突しないノ
ンブロッキングな通話路である。また、入/出力回線数
nに対して、エレメント数がnQog□n と少なく、
かつルーチング制御が簡単であるという長所を持つ。し
かし、この自己ルーチング通話路をLSIで実現しよう
とすると、各通話路段の最下位に位置するエレメントか
ら最上位に位置するエレメントに向う信号線は、スイッ
チ規模が大きくなるほど大きくなり、その配線長により
通話路の動作速度が制限されてしまうという問題がある
。This is a non-blocking communication path in which communication information input to any incoming line is output to any outgoing line without colliding with each other within one communication path. Also, the number of elements is small as nQog□n for the number of input/output lines n.
It also has the advantage of easy routing control. However, when attempting to realize this self-routing communication path using LSI, the signal line from the lowest element to the highest element in each communication path stage becomes larger as the switch size increases, and the wiring length increases. There is a problem in that the operating speed of the communication path is limited.
本発明の目的は、このような従来の問題を解決し、LS
Iに適した配置、配線が可能で、かつ信号の配線長に制
限されず、しかも高速動作が可能な自己ルーチング通話
路を提供することにある。The purpose of the present invention is to solve such conventional problems and to
To provide a self-routing communication path that can be arranged and wired appropriately for I, is not limited by signal wiring length, and can operate at high speed.
上記目的を達成するため、本発明の自己ルーチング通話
路は、n (= 2k、 kは自然数)本の入回線と0
本の出回線を収容し、入回線から入力された通信情報を
出力すべき出回線位置と該入回線位置との差分を示すル
ーチング制御情報からなるヘッダ情報に基づいて、前記
通信情報を目的の出回線に出力するm (=k / t
) (k p tは自然数)段の通話路段を具備した
自己ルーチング通話路において、
■各々第i(1≦i≦m)段目の通話路段は、 Xi=
2 n −n 2−(’−1’(または= n +2
(’−1)’ −1)本の入力線とy1=2n−n2”
(または、=n十2”−1)本の出力線を収容し、か
つyよ個のエレメントを有し、該エレメントのうちXよ
個にはそれぞれ1対の入力線と出力線を接続し、残りの
(yi−xi)個のエレメントにはそれぞれ1本の出力
線のみを接続し、各エレメント間は第1番目から第y、
番目まで単一方向に縦続接続し、各エレメントは、前記
ヘッダ情報の中の最上位または最下位から、((i−1
)t+1)ビット目〜(it)ビット目のtビットで構
成される部分ビット列Siに基づいて、前記入力線より
入力された前記通信情報をSi・2k−it (または
、Sl・2(i−+)t)だけ ”前記エレメント
間で移動させた後、次段の通話路段に出力し、
■第m段の通話路段の出力線は、0本だけ煎れた2本の
論理和をとって、出回線に出力することに特徴がある。In order to achieve the above object, the self-routing communication path of the present invention has n (= 2k, k is a natural number) incoming lines and 0
Based on header information consisting of routing control information indicating the difference between the outgoing line position where the communication information input from the incoming line is to be output and the incoming line position, the communication information is transferred to the target line. m output to the outgoing line (=k / t
) (k p t is a natural number) In a self-routing channel equipped with (k p t is a natural number) stages, ■Each i-th (1≦i≦m) channel stage is as follows: Xi=
2 n -n 2-('-1' (or = n +2
('-1)' -1) input lines and y1=2n-n2"
(or = n12"-1) output lines, and has y elements, and X elements are each connected to a pair of input and output lines. , only one output line is connected to each of the remaining (yi-xi) elements, and the lines between the 1st to yth,
The elements are cascaded in a single direction up to ((i-1
)t+1) bit to (it) bit, the communication information inputted from the input line is converted into Si·2k-it (or Sl·2(i- +) t) "After moving between the above elements, output to the next stage of the communication line, ■The output line of the m-th communication line is the logical OR of the two lines with only 0 wires, The feature is that it is output to the outgoing line.
また、本発明の自己ルーチング通話路は、通信情報を目
的の出回線に出力するか、または入回線より入力された
通信情報を全ての出回線に出力するm段の通話路段を具
備した自己ルーチング通話路において、各エレメントは
、放送制御情報が論理値10′のときには、部分ビット
列SLに基づいて、入力線より入力された通信情報をS
i・2 k−1tたけエレメント間で移動させた後、次
段の通話路段に出力し、放送制御情報が論理値‘1’の
ときには、入力線より入力された通信情報を(2’−1
)・2k−itだけエレメント間で移動させるとともに
、(2x−1)・2k一1tの移動ごとに通信情報を次
段の通話路段に分岐出力することに特徴がある。Further, the self-routing communication path of the present invention is a self-routing system equipped with m communication path stages for outputting communication information to a target outgoing line or for outputting communication information input from an incoming line to all outgoing lines. In the communication path, when the broadcast control information has a logical value of 10', each element transmits the communication information input from the input line to S based on the partial bit string SL.
After being moved between elements by i・2 k-1t, it is output to the next communication path stage, and when the broadcast control information has a logical value of '1', the communication information input from the input line is transferred to (2'-1).
)・2k-it is moved between elements, and the communication information is branched and outputted to the next communication path stage every time (2x-1)・2k-1t is moved.
本発明においては、各通話路段のエレメントのうち、所
定数のものには1対の入力線と出力線が接続されるが、
残りのものには各1本の出力線のみが接続されるととも
に、エレメント相互間は1番目からn番目まで巡回せず
に単一方向に縦続接続されており、また最終段の通話路
段の出力線は、n本だけ離れた2本ずつの論理和がとら
れることにより出回線に出力される。In the present invention, a pair of input lines and output lines are connected to a predetermined number of elements of each channel stage.
Only one output line is connected to each of the remaining elements, and the elements are cascaded in a single direction without going around from the first to the nth element, and the output line of the final channel stage The lines are outputted to the outgoing line by performing the logical sum of two lines separated by n lines.
これによって、最小単位であるエレメントを格子状に配
置することが可能であり、かつ各通話路膜内のエレメン
ト間を接続する信号線および通話路段間を接続する信号
線とも最短距離で配線が可能であり、また配線間の交絡
もないため、LSIでの配置・配線に最適であり、配線
長に制限されず、高速動作が可能である。This makes it possible to arrange the elements, which are the smallest units, in a grid pattern, and also to wire the signal lines that connect between elements in each channel membrane and the signal lines that connect between channels of channels with the shortest possible distance. Moreover, since there is no interlacing between wires, it is optimal for placement and wiring in LSI, and high-speed operation is possible without being limited by wire length.
また、第2の実施例では、入回線より入力される通信情
報を全ての出回線に出力することが可能な自己ルーチン
グ通話路であって、ヘッダ情報に放送制御情報が含まれ
、放送制御情報が′0′のときには、各エレメント間を
第1の実施例と同じたけ移動させ、放送制御情報が‘1
’のときには、ビット列S、に関係なく、(2t−1)
2k−itだけエレメント間を移動させるとともに、順
次2つに分岐させて行き、最后の通話路段で全出力線に
接続する。これによって、放送型の接続が可能となる。In addition, in the second embodiment, the self-routing communication path is capable of outputting communication information input from an incoming line to all outgoing lines, and the header information includes broadcast control information. When is '0', each element is moved by the same distance as in the first embodiment, and the broadcast control information is '1'.
', regardless of the bit string S, (2t-1)
It is moved between elements by 2k-it, sequentially branched into two, and connected to all output lines at the last speech path stage. This enables broadcast-type connections.
第1図は、本発明の第1の実施例を示す自己ルーチング
通話路の構成図である。FIG. 1 is a block diagram of a self-routing channel showing a first embodiment of the present invention.
第1図において、11,yi. ・・・・li、・・
・・・1mは通話路段、INよ、IN、、・・・・IN
nは入回線、OUT□、0UT2. ・・・・0UT
nは出回線である。In FIG. 1, 11, yi. ...li,...
...1m is the communication path, IN, IN,...IN
n is the incoming line, OUT□, 0UT2. ...0UT
n is the outgoing line.
第1段目(1≦1≦m)の通話路段には、x1=2 n
−n 2””−1)t(または、x、 = n+ 2
(i−t) t−1)本の人力線(L(i−1>l〜L
(t−z)+xi)と、yi=2n−n2it(または
、yよ=n+21t−1)本の出力線(L、、、〜Li
+yi)が接続されている。For the first stage (1≦1≦m), x1=2 n
−n 2””−1)t (or x, = n+ 2
(i-t) t-1) human force line (L(i-1>l~L
(t-z)+xi) and yi=2n-n2it (or yyo=n+21t-1) output lines (L,...~Li
+yi) is connected.
また、y1個のエレメント(111,1yi1・・・・
・1 i Xl+ ・・・1iyi)を有し、そのう
ちX□個のエレメント(111〜fix□)には、それ
ぞれ1対の入力線(L(□−82.□〜玖1−i)+X
i)および出力線(Li、1〜LiyX□)が接続され
、残りの(yニーX工)個のエレメント(li(xえ+
1)〜1iyi)には、それぞれ1本の出力線(Li+
Xi+1〜L i+/工)が接続されている。また第1
番目のエレメントlilから第yi番目のエレメント1
iyよまでが、単一方向に縦続接続されている。Also, y1 elements (111, 1yi1...
・1 i
i) and the output line (Li, 1 to LiyX□) are connected, and the remaining (y knee
1) to 1iyi) each have one output line (Li+
Xi+1 to Li+/E) are connected. Also the first
yi-th element 1 from the th element lil
iy are cascaded in a single direction.
さらに、最終の第m段の出力線は、n本だけ雌れた2本
の出力線相互間(例えば、 L、、、□とり、Il。Furthermore, the output lines of the final m-th stage are connected between two output lines separated by n lines (for example, L, , □, Il).
50.・・・・L、1−4とLIltym*なお、yl
a=2n−1)が論理和回路(21,・・・・2(n−
1)、2n)に入力され、その出力線が出回線(OUT
□、OUT、、 ・・・・0UTn)に対応している
。50. ...L, 1-4 and LIltym*In addition, yl
a=2n-1) is a logical sum circuit (21,...2(n-
1), 2n), and its output line is the output line (OUT
□, OUT, ...0UTn).
次に、動作を詳述する。Next, the operation will be explained in detail.
先ず、第2図の従来例と同じく、各入回線(IN□、I
N、、 ・・・・INn)には、通信情報を出力すべき
出回線位置(0)とその入回線位置(I)との差分を示
すヘッダ情報(H)を含む通信情報が入力される。なお
、ヘッダ情報は、次の式で表わされる。First, as in the conventional example shown in Fig. 2, each incoming line (IN□, I
N, ...INn) is input with communication information including header information (H) indicating the difference between the outgoing line position (0) to which the communication information should be output and its incoming line position (I). . Note that the header information is expressed by the following formula.
H= (0−I)mOd n ・ ・ ・ ・ ・
・ (2)ここで、記号modは、モジュロ関数を示
す。す第1段目の通話路段11の動作は、次の通りであ
る。H= (0-I)mOd n ・ ・ ・ ・ ・
- (2) Here, the symbol mod indicates a modulo function. The operation of the first stage communication path stage 11 is as follows.
各エレメント(111〜lixよ)は、入力線より入力
されるヘッダ情報の中の最上位(または最下位)から、
((i −1)t + 1))ビット目〜(it)ビッ
ト目のtビットで構成される部分ビット列Siに基づい
て、前記入力線より入力される通信情報を単一方向に縦
続接続されたエレメント間でSi・211匂t(または
、Si・2(1−z)t)だけ移動させた後、最後に到
達したエレメント(li1〜1i3/i)に接続された
出力線(List〜Li。Each element (111 to lix) is from the highest (or lowest) of the header information input from the input line,
Communication information input from the input line is cascaded in a single direction based on a partial bit string Si consisting of t bits from the ((i −1)t + 1))th bit to the (it)th bit. After moving Si・211 t (or Si・2(1-z)t) between the elements reached at the end, the output lines (List to Li .
yi)に出力させる。yi).
以上の結果、入回線位置(I)と出回線位置(0)の間
に0≧■の関係があるときには、第m段の出力線の位置
と目的の出回線位置は一致するが、0く■のときには、
通信情報が出力される第m段の出力位置は目的の出回線
位置よりnだけ離れた位置となってしまう。このため、
最終の第m段の出力線は、n本だけ離れた2本の出力線
どうしく例えば、LIll、1とり、、n+、” ”
” ’ ”L@an−8とL□ym) (ここで、ym
=2n−1)が論理和回路(21゜・・・2 (n−1
)、2n)に入力されて、それらの出力線が出回線(O
U T□、OUT、、 ・・・・0UTn)に対応付
けられる。As a result of the above, when there is a relationship of 0≧■ between the incoming line position (I) and the outgoing line position (0), the position of the m-th stage output line and the target outgoing line position match, but 0 ■When
The output position of the m-th stage where communication information is output is a position n away from the target output line position. For this reason,
The output lines of the final m-th stage are two output lines separated by n lines. For example, LIll, 1, , n+, ""
” ' ”L@an-8 and L□ym) (Here, ym
= 2n-1) is a logical sum circuit (21°...2 (n-1
), 2n), and their output lines are output lines (O
UT□, OUT, ...0UTn).
なお、前記論理和回路(21,・・・2n)は、それら
の出力信号が各通話路段の入力線にフィードバックされ
ることはないため1通話路の動作速度を制限する要因に
はならない、また、配線の繰り返し性から、論理和回路
(21,・・・・2n)への配線長を合わせることによ
り、信号の位相整合を容易に行うことができる。Note that the OR circuits (21, . . . 2n) do not cause their output signals to be fed back to the input lines of each channel, so they do not become a factor that limits the operating speed of one channel. Due to the repeatability of the wiring, phase matching of signals can be easily performed by matching the wiring lengths to the OR circuits (21, . . . 2n).
次に、第1図を用いて、本発明の第2の実施例を説明す
る。Next, a second embodiment of the present invention will be described using FIG.
第2の実施例においては、x1= 2 n −n 2−
(’−t) t 、 y 、 =2 n n 2
−L tとし、入回線より入力される通信情報を出力す
べき出回線位置とその入回線位置との差分を示すルーチ
ング制御情報と、前記通信情報を全ての出回線に出力さ
せることを指示する放送制御情報とからなるヘッダ情報
に基づいて、各エレメントを以下のように動作させる。In the second example, x1=2 n −n 2−
('-t) t, y, =2 n n 2
-Lt, and instructs to output the communication information input from the incoming line to all outgoing lines, along with routing control information indicating the difference between the outgoing line position where the communication information input from the incoming line should be output and its incoming line position. Each element operates as follows based on header information consisting of broadcast control information.
各エレメント(21,・・・・2n)は、前記放送制御
情報が論理値(Olのときには、前記ヘッダ情報の中の
最上位から、((i−1)t+1)ビット目〜(it)
ビット目のtビットで構成される部分ビット列Siに基
づいて、前記入力線より入力さ九る前記通信情報をsi
・2 k−11だけ前記エレメント間で移動させた後、
次段の通話路段に出力し、また、前記放送制御情報が論
理値‘1’のときには、前記入力線より入力される前記
通信情報を(2t−1)・2 k−11だけ前記エレメ
ント間で移動させるとともに、(2”−1)・2 k−
1t (ただし、0≦x≦t)だけ移動するごとに、前
記通信情報を次段の通話路段に分岐出力させる。その他
の動作は、第1の実施例と同じであるため、説明を省略
する。Each element (21,...2n) has a logical value (when the broadcast control information is Ol, the ((i-1)t+1)th bit to (it) from the most significant bit in the header information.
Based on the partial bit string Si consisting of t bits of the bit-th bit, the communication information input from the input line is
・After moving between the elements by 2k-11,
When the broadcast control information has a logical value of '1', the communication information input from the input line is transmitted between the elements by (2t-1)·2k-11. While moving, (2”-1)・2 k-
Every time it moves by 1t (0≦x≦t), the communication information is branched and output to the next communication path stage. The other operations are the same as those in the first embodiment, so their explanation will be omitted.
以上説明したように、本発明によれば、任意の入回線に
入力した通信情報を任意の出回線に出方させても、通話
路内で通信情報どうしが衝突しない通話路、つまりノン
ブロッキングな通話路の実現が可能であり、かつ入出力
回線数nに対して、エレメント数がnQog2nという
少ない数でよく。As explained above, according to the present invention, even if communication information input to any incoming line is sent out to any outgoing line, communication information does not collide with each other within the communication path, that is, non-blocking communication is possible. In addition, the number of elements may be as small as nQog2n for the number of input/output lines n.
しかもルーチング制御が簡単である。また、最小単位で
あるエレメントを格子状に配置することが可能であり、
各通話路膜内のエレメント間を接続する信号線および通
話路股間を接続する信号線とも最短距離で配線でき、し
かも配線間の交絡もないため、LSIでの配置・配線に
最も適しており、配線長に制限されず、高速動作が可能
な自己ルーチング通話路を実現できる。さらに、1対1
の接続に加えて、放送型の接続も可能である。Furthermore, routing control is simple. In addition, it is possible to arrange elements, which are the smallest units, in a grid pattern.
It is most suitable for placement and wiring in LSI because it can be wired with the shortest distance between the signal lines connecting elements in each communication path membrane and the signal lines connecting between the communication path sections, and there is no confounding between the wirings. It is possible to realize a self-routing channel that is not limited by wiring length and can operate at high speed. Furthermore, one-on-one
In addition to this type of connection, broadcast type connections are also possible.
第1図は本発明の一実施例を示す自己ルーチング通話路
の構成図、第2図は従来の自己ルーチング通話路の構成
図である。
111、・・・1yi.・・・1ixi、1iyi:エ
レメント、11.・・・11.・・・1m:通話路段、
IN、、 IN2. ・・−・INn:入回線、OU
T、、○UT2.・−−−○UTn:出回線、21゜2
2、・・・・2 (n−1) 、 2n :論理和回路
、L(□−0)1、〜L(i−1)l X□二通話路段
1jへの入力線、Li+、” ” ’ Li+Xi+
Li+yi:通話路段11からの出力線。FIG. 1 is a configuration diagram of a self-routing communication path showing an embodiment of the present invention, and FIG. 2 is a configuration diagram of a conventional self-routing communication path. 111,...1yi. ...1ixi, 1iyi: element, 11. ...11. ...1m: communication road,
IN,, IN2. ...-INn: Incoming line, OU
T,,○UT2.・---○UTn: Outgoing line, 21゜2
2,...2 (n-1), 2n: OR circuit, L(□-0)1, ~L(i-1)l X□Input line to two-channel stage 1j, Li+, ""'Li+Xi+
Li+yi: Output line from communication line stage 11.
Claims (2)
出回線を収容し、入回線から入力された通信情報を出力
すべき出回線位置と該入回線位置との差分を示すルーチ
ング制御情報からなるヘッダ情報に基づいて、前記通信
情報を目的の出回線に出力するm(=k/t)(k、t
は自然数)段の通話路段を具備した自己ルーチング通話
路において、[1]各々第i(1≦i≦m)段目の通話
路段は、x_i=2n−n2^−^(^i^−^1^)
^t(または=n+2^(^i^−^1^)^t−1)
本の入力線とy_i=2n−n2^−^i^t(または
、=n+2^i^t−1)本の出力線を収容し、かつy
_i個のエレメントを有し、該エレメントのうちx_i
個にはそれぞれ1対の入力線と出力線を接続し、残りの
(y_i−X_i)個のエレメントにはそれぞれ1本の
出力線のみを接続し、各エレメント間は第1番目から第
y_i番目まで単一方向に縦続接続し、各エレメントは
、前記ヘッダ情報の中の最上位または最下位から数えて
、{(i−1)t+1}ビット目〜(it)ビット目の
tビットで構成される部分ビット列S_iに基づいて、
前記入力線より入力された前記通信情報をS_i・2^
k^−^i^t(または、S_i・2^(^i^−^1
^)^t)だけ前記エレメント間で移動させた後、次段
の通話路段に出力し、[2]第m段の通話路段の出力線
は、n本だけ離れた2本の論理和をとって、出回線に出
力することを特徴とする自己ルーチング通話路。(1) Accommodates n (=2^k, k is a natural number) incoming lines and n outgoing lines, and identifies the outgoing line position where communication information input from the incoming line should be output and the incoming line position. m (=k/t) (k, t
[1] In a self-routing channel equipped with (a natural number) stages, each i-th (1≦i≦m) channel stage is x_i=2n−n2^−^(^i^−^ 1^)
^t (or = n+2^(^i^-^1^)^t-1)
It accommodates input lines of books and output lines of y_i=2n-n2^-^i^t (or = n+2^i^t-1), and
It has __i elements, among which x_i
A pair of input and output lines is connected to each element, and only one output line is connected to each of the remaining (y_i-X_i) elements. cascade-connected in a single direction until Based on the partial bit string S_i,
The communication information input from the input line is S_i・2^
k^-^i^t (or S_i・2^(^i^-^1
After moving the line by ^)^t) between the elements, it is output to the next stage of the communication line, and [2] The output line of the m-th communication line is the logical sum of two lines separated by n lines. A self-routing communication path is characterized in that the communication path is output to an outgoing line.
出回線を収容し、入回線から入力された通信情報を出力
すべき出回線位置と該入回線位置との差分を示すルーチ
ング制御情報と前記通信情報を全ての出回線に出力させ
ることを指示する放送制御情報とからなるヘッダ情報に
基づいて、前記通信情報を目的の出回線に出力するか、
または入回線より入力された通信情報を全ての出回線に
出力するm(=k/t)(k、tは自然数)段の通話路
段を具備した自己ルーチング通話路において、[1]各
々第i(1≦i≦m)段目の通話路段は、x_i=2n
−n2^−^(^i^−^1^)^t本の入力線とy_
i=2n−n2^−^i^t本の出力線を収容し、かつ
y_i個のエレメントを有し、該エレメントのうちx_
i個にはそれぞれ1対の入力線と出力線を接続し、残り
の(y_i−x_i)個のエレメントにはそれぞれ1本
の出力線のみを接続し、各エレメント間は第1番目から
第y_i番目まで単一方向に縦続接続し、各エレメント
は、前記放送制御情報が論理値‘0’とのときには、前
記ヘッダ情報の中の最上位から数えて、{(i−1)t
+1}ビット目〜(it)ビット目のtビットで構成さ
れる部分ビット列S_iに基づいて、前記入力線より入
力された前記通信情報をS_i・2^k^−^i^tだ
け前記エレメント間で移動させた後、次段の通話路段に
出力し、前記放送制御情報が論理値‘1’のときには、
前記入力線より入力された前記通信情報を(2^t−1
)・2^k^−^i^tだけ前記エレメント間で移動さ
せるとともに、(2^x−1)・2^k^−^i^t(
ただし、0≦x≦t)だけ移動するごとに前記通信情報
を次段の通話路段に分岐出力し、[2]第m段の通話路
段の出力線は、n本だけ離れた2本の論理和をとって、
出回線に出力することを特徴とする自己ルーチング通話
路。(2) Accommodates n (=2^k, k is a natural number) incoming lines and n outgoing lines, and identifies the outgoing line position where communication information input from the incoming line should be output and the incoming line position. outputting the communication information to a target outgoing line based on header information consisting of routing control information indicating the difference and broadcasting control information instructing to output the communication information to all outgoing lines;
Alternatively, in a self-routing channel equipped with m (=k/t) (k, t are natural numbers) communication channel stages that output communication information input from the incoming line to all outgoing lines, [1] Each i-th (1≦i≦m)-th communication path is x_i=2n
-n2^-^(^i^-^1^)^t input lines and y_
It accommodates i=2n-n2^-^i^t output lines and has y_i elements, of which x_
One pair of input line and output line is connected to each of the i elements, only one output line is connected to each of the remaining (y_i-x_i) elements, and the distance between the first to y_i elements is When the broadcast control information has a logical value of '0', each element is connected in cascade in a single direction up to {(i-1)t
Based on the partial bit string S_i consisting of t bits from the +1}th bit to the (it)th bit, the communication information input from the input line is transferred between the elements by S_i 2^k^-^i^t. After moving it, it is output to the next communication path stage, and when the broadcast control information has a logical value of '1',
The communication information input from the input line is (2^t-1
)・2^k^-^i^t between the elements, and (2^x-1)・2^k^-^i^t(
However, each time the communication information moves by 0≦x≦t), the communication information is branched and output to the next communication path stage, and [2] The output line of the m-th communication path stage is two logic lines separated by n lines. Take peace,
A self-routing call path characterized by outputting to an outgoing line.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62137933A JPS63301645A (en) | 1987-06-01 | 1987-06-01 | Self-routing channel |
US07/121,967 US4864558A (en) | 1986-11-29 | 1987-11-17 | Self-routing switch |
CA000552247A CA1279718C (en) | 1986-11-29 | 1987-11-19 | Self-routing switch |
FR8716483A FR2607647A1 (en) | 1986-11-29 | 1987-11-27 | SELF-DIRECTING SWITCH |
DE19873740338 DE3740338A1 (en) | 1986-11-29 | 1987-11-27 | SELF-GUIDING SWITCH |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62137933A JPS63301645A (en) | 1987-06-01 | 1987-06-01 | Self-routing channel |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63301645A true JPS63301645A (en) | 1988-12-08 |
Family
ID=15210088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62137933A Pending JPS63301645A (en) | 1986-11-29 | 1987-06-01 | Self-routing channel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63301645A (en) |
-
1987
- 1987-06-01 JP JP62137933A patent/JPS63301645A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5230707B2 (en) | Fully overlapping linearly extendable delivery router | |
KR20010099653A (en) | A Routing Arrangement | |
JPH05207062A (en) | Packet switching system | |
JP2954245B2 (en) | Digital one-stage coupled network | |
TWI531165B (en) | One phase logic | |
KR100639869B1 (en) | Crossbar switch, method and program for controlling operation thereof | |
JPS63301645A (en) | Self-routing channel | |
US20110103798A1 (en) | Add-drop benes networks | |
US4685128A (en) | Method and network for transmitting addressed signal samples from any network input to an addressed network output | |
US7957371B2 (en) | Linearly expandable broadcast router apparatus | |
JPH01117548A (en) | Self routing speech path | |
JP3023721B2 (en) | Highway connection method and apparatus between SRMs | |
JP3599095B2 (en) | Network equipment | |
JP4443966B2 (en) | Crossbar switch, operation control method thereof, and operation control program | |
JP2904233B2 (en) | Optical FIFO memory | |
JPH02224550A (en) | Digital single-stage combination network | |
JP2713570B2 (en) | Self-routing channel | |
JPH05165559A (en) | Key switch matrix circuit | |
JP2844971B2 (en) | Digital code processing system | |
JP3099955B2 (en) | Multiplexer | |
JPS6324597B2 (en) | ||
JPH01194730A (en) | Self-routing channel | |
JPH02186793A (en) | Multi-input 1-output optical buffer | |
JPH02186792A (en) | Multi-input one-output light buffer | |
JPH04213293A (en) | Multi-stage switch network |