JPS63298503A - Programmable controller having data trace/trace data display function - Google Patents
Programmable controller having data trace/trace data display functionInfo
- Publication number
- JPS63298503A JPS63298503A JP62131870A JP13187087A JPS63298503A JP S63298503 A JPS63298503 A JP S63298503A JP 62131870 A JP62131870 A JP 62131870A JP 13187087 A JP13187087 A JP 13187087A JP S63298503 A JPS63298503 A JP S63298503A
- Authority
- JP
- Japan
- Prior art keywords
- data
- buffer memory
- latest
- cpu
- traced
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000013500 data storage Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Testing And Monitoring For Control Systems (AREA)
- Debugging And Monitoring (AREA)
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データトレース機能とトレースしたデータを
表示装置に表示させる機能を有するプログラマブルコン
トローラに関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a programmable controller having a data tracing function and a function of displaying traced data on a display device.
プログラマブルコントローラにおいて、入出力データ、
制御データ等を時系列データとして採取し、そのデータ
の推移からシステムの制御プログラムをデバッグする方
法としてデータトレース機能がある。すなわち、特定の
データ（データ数およびトレースするデータを利用者が
指定することも可能）を一定の領域に、あるサンプリン
グ周期に基づいて逐時データを格納してデータの履歴を
記録する。次に、トレースしたデータを読出して表示装
置に表示させ、その各々のデータ間の相互関係および推
移からシステムの制御プログラムをデバッグする方法で
ある。したがって、トレースするデータの個数および各
トレースデータにおいてサンプリングデータ数（ある一
定のサンプリング周期に基づいてトレースしたデータを
記録した個数）が多いほど、その効果は大きくなる。In a programmable controller, input/output data,
A data trace function is available as a method for collecting control data as time-series data and debugging a system control program from the changes in the data. That is, the data history is recorded by storing specific data (the user can also specify the number of data and the data to be traced) in a certain area based on a certain sampling period. Next, the traced data is read out and displayed on a display device, and the control program of the system is debugged from the interrelationships and transitions between the respective pieces of data. Therefore, the larger the number of data to be traced and the number of sampling data in each trace data (the number of data traced based on a certain sampling period), the greater the effect becomes.
従来のデータトレース方式では、以下のような欠点があ
る。Conventional data tracing methods have the following drawbacks.
（１）トレースしたデータはＲＡＭメモリに格納し、そ
のＲＡＭメモリからトレースしたデータを読出して表示
装置に表示させていたので、ＲＡＭメモリ容量を大きく
すればトレースするデータ数を増やすことができるが、
ＲＡＭメモリを搭載する基板面積やＲＡＭメモリをアク
セスするための回路構成上の問題点などの制約から大量
のトレースデータを格納することは困難である。(1) The traced data was stored in RAM memory, and the traced data was read from the RAM memory and displayed on the display device, so if the RAM memory capacity was increased, the number of data to be traced could be increased.
It is difficult to store a large amount of trace data due to constraints such as the area of the board on which the RAM memory is mounted and problems with the circuit configuration for accessing the RAM memory.
（２）トレースしたデータを読出して表示装置に表示さ
せる際、データのトレースを一旦停止させ、データの読
出しが完了した後、再度データのトレースを開始させて
やる必要があり、データトレースの停止からデータトレ
ースを再開するまでの間（トレースしたデータを読出す
間）はデータの記録がとれず、データの記録が欠落する
。(2) When reading traced data and displaying it on a display device, it is necessary to temporarily stop data tracing and then start data tracing again after data reading is completed. Until data tracing is resumed (while traced data is read), data cannot be recorded and data recording is lost.
（３）データをトレースする機能とトレースしたデータ
を表示装置に送信する機能を合わせ持ったＣＰＵでは、
データを表示装置に表示させる際、ＣＰＵの処理時間に
影響を与える。つまり、データの読出し要求がないとき
、ＣＰＵはデータを記憶する処理だけを行なっておれば
よいが、データの読出し要求がくると、その分処理時間
がかかる。(3) A CPU that has both the function of tracing data and the function of transmitting the traced data to a display device,
When displaying data on a display device, it affects the processing time of the CPU. That is, when there is no data read request, the CPU only needs to perform data storage processing, but when a data read request is received, processing time is increased accordingly.
本発明のデータトレース・トレースデータ表示機能付プ
ログラマブルコントローラは、トレースしたデータが格
納される第１のバッファメモリと、第１のバッファメモ
リの最新データのアドレスを示す最新データポインタと
、データのトレースを行なうとともに、第１のバッファ
メモリ内のトレースされたデータの読出し要求の有無に
関係なく第１のバッファメモリの内容を常に更新し、同
時に最新データポインタも更新する第１のＣＰＵと１表
示装置と、第２のバッファメモリと、表示装置よりトレ
ースされたデータの読出し要求があると、最新データポ
インタを参照して、第１のバッフ７メモリより最新デー
タから所定数のデータを読出し、第２のバッファメモリ
に格納した後、表示装置に表示する第２のｃｐｕとを有
する。A programmable controller with a data trace/trace data display function of the present invention includes a first buffer memory in which traced data is stored, a latest data pointer indicating the address of the latest data in the first buffer memory, and a data trace display function. a first CPU and a first display device that always update the contents of the first buffer memory regardless of whether there is a request to read the traced data in the first buffer memory and also update the latest data pointer at the same time; , when there is a request to read the traced data from the second buffer memory and the display device, a predetermined number of data are read from the latest data from the first buffer 7 memory by referring to the latest data pointer, and the data is read from the second buffer memory. and a second CPU that displays the data on the display device after storing the data in the buffer memory.
また、本発明のデータトレース・トレースデータ表示機
能付プログラマブルコントローラは、トレースしたデー
タが格納される第１のバッファメモリと、第１のバッフ
ァメモリの最新データのアドレスを示す最新データポイ
ンタと、データのトレースを行なうとともに、第１のバ
ッファメモリ内のトレースされたデータの読出し要求の
有無に関係なく第１のバッファメモリの内容を常に更新
し、同時に最新データポインタも更新し、第１のバッフ
ァメモリのデータの個数が一定の数ｍ個に達すると、ハ
ードディスク装置へのデータ書込み要求を出力する第１
のＣＰＵと、表示装置と、第２のバッファメモリと、ハ
ードディスク装置と、ハードディスク装置の最新ブロッ
クのメモリアドレスを示す最新ブロックポインタと、前
記データ書込み要求を受けると、最新データポインタを
参照し、第１のバッファメモリから最新データからｍ個
のデータを読出し、最新ブロックポインタを参照して最
新ブロックの次のブロックに格納し、最新ブロックポイ
ンタを更新し、表示装置よりトレースしたデータの読出
し要求があると、最新ブロックポインタを参照して最新
ブロックから２個のブロックを読出し、また第１のバッ
ファメモリの最新データからｍ′個のデータを読出し、
これら（２・ｍ＋ｍ’ ）個のデータを第２のバッファ
メモリ上に合成した後、合成したデータを表示装置に表
示する第２のＣＰＵとを有する。The programmable controller with data trace/trace data display function of the present invention also includes a first buffer memory in which traced data is stored, a latest data pointer indicating the address of the latest data in the first buffer memory, and a data pointer that indicates the address of the latest data in the first buffer memory. While performing tracing, the contents of the first buffer memory are always updated regardless of whether there is a request to read the traced data in the first buffer memory, and at the same time, the latest data pointer is updated, and the contents of the first buffer memory are updated. When the number of data reaches a certain number m, the first one outputs a data write request to the hard disk drive.
a CPU, a display device, a second buffer memory, a hard disk device, and a latest block pointer indicating the memory address of the latest block of the hard disk device. Read m pieces of data from the latest data from the buffer memory of 1, refer to the latest block pointer and store it in the block next to the latest block, update the latest block pointer, and there is a request to read traced data from the display device. , read two blocks from the latest block with reference to the latest block pointer, and read m' pieces of data from the latest data in the first buffer memory,
It has a second CPU that combines these (2·m+m') pieces of data onto a second buffer memory and then displays the combined data on a display device.
したがって、トレースしたデータを読出して表示装置に
表示する際、一旦データのトレースを停止する必要かな
く、またデータをトレースするＣＰＵとトレースデータ
を読出すＣＰＵが別れているのでデータをトレースする
ＣＰＵはデータの読出しに際して処理時間の影響を受け
ない。さらにハードディスク装置を備えた場合には、大
量のデータをトレースすることができる。Therefore, when reading traced data and displaying it on a display device, there is no need to temporarily stop tracing the data, and since the CPU that traces the data and the CPU that reads the trace data are separate, the CPU that traces the data It is not affected by processing time when reading data. Furthermore, if a hard disk device is provided, a large amount of data can be traced.
実施例〕
次に、本発明の実施例について図面を参照して説明する
。Embodiments Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明のプログラマブルコントローラの第１の
実施例の要部を示すブロック図である。FIG. 1 is a block diagram showing the main parts of a first embodiment of the programmable controller of the present invention.
本実施例は、データのトレースを行なうＣＰＵ１と、ト
レースしたデータが格納されるバッファメモリ３と、表
示装置５と、トレースしたデータをバッファメモリ３か
ら読出して表示装置５とのインターフェースを行なうＣ
ＰＵ２と、ＣＰＵ２が読出したトレースデータが一時保
存されるバッファメモリ４と、バッファメモリ３の最新
データのメモリアドレスを示す最新データポインタ６を
任している。なお、バッファメモリ３はリング状に構成
されている。This embodiment includes a CPU 1 that performs data tracing, a buffer memory 3 in which traced data is stored, a display device 5, and a CPU that reads traced data from the buffer memory 3 and interfaces with the display device 5.
It is in charge of the PU 2, a buffer memory 4 in which trace data read by the CPU 2 is temporarily stored, and a latest data pointer 6 that indicates the memory address of the latest data in the buffer memory 3. Note that the buffer memory 3 is configured in a ring shape.
次に、本実施例の動作を説明する。Next, the operation of this embodiment will be explained.
ＣＰＵ １は、データの読出し要求の有無に関係なく、
バッファメモリ３の内容を常に更新する。CPU 1, regardless of whether there is a data read request,
The contents of the buffer memory 3 are constantly updated.
バッファメモリ３は前述したようにリング状に構成され
、最古データは最新データによって置きかえられる（処
理ＩＩ）。このとき、ｃｐｕ ｉは最新データのアドレ
スを示す最新データポインタ６ｂ同時に更新する。デー
タトレース機能の利用者は任意の時刻に表示装置５より
ＣＰＵ２ヘトレースしたデータの読出し要求を出す（処
理１２）。これを受けてＣＰＵ２は最新データポインタ
６を参照し、バッファメモリ３より最新データＤ。から
Ｄｎ−ｍ−１までのｍ個のデータを読出し、バッファメ
モリ４に格納する（処理１３）。ＣＰＵ２はバッファメ
モリ４の内容を表示装置５へ送信し、データを表示させ
る（処理１４）。The buffer memory 3 is configured in a ring shape as described above, and the oldest data is replaced with the newest data (processing II). At this time, CPU i simultaneously updates the latest data pointer 6b indicating the address of the latest data. The user of the data trace function issues a request to read the traced data from the display device 5 to the CPU 2 at an arbitrary time (processing 12). In response to this, the CPU 2 refers to the latest data pointer 6 and retrieves the latest data D from the buffer memory 3. m data from Dn-m-1 are read and stored in the buffer memory 4 (process 13). The CPU 2 transmits the contents of the buffer memory 4 to the display device 5 to display the data (process 14).
以上により、利用者はＣＰＵＩの処理時間に影響を与え
ることなく、トレースしたデータを任意の時刻に取り出
すことができる。As described above, the user can retrieve traced data at any time without affecting the processing time of the CPUI.
第２図は本発明のプログラマブルコントローラの第２の
実施例の要部を示すブロック図である。FIG. 2 is a block diagram showing the main parts of a second embodiment of the programmable controller of the present invention.
本実施例は、第１の実施例にハードディスク装置７と、
ＣＰＵ２がハードディスク装置７に書込んだ最新ブロッ
クのメモリアドレスを示す最新ブロックポインタ８を追
加した構成となっている。This embodiment has a hard disk device 7 in addition to the first embodiment.
The configuration is such that a latest block pointer 8 indicating the memory address of the latest block written to the hard disk device 7 by the CPU 2 is added.
次に、本実施例の動作を説明する。ＣＰＵＩは、データ
の読出し要求の有無に関係なくバッファメモリ３の内容
を常に更新する。バッファメモリ３はリング状に構成さ
れ、最古データは最新データによって置きかえられる。Next, the operation of this embodiment will be explained. The CPUI always updates the contents of the buffer memory 3 regardless of whether there is a request to read data. The buffer memory 3 is configured in a ring shape, and the oldest data is replaced by the newest data.
また、ＣＰＵ １は最新データのアドレスを示すポイン
タ６も同時に更新しく処理２１）、データの個数が一定
の数（ｍ個）に達すると、ＣＰＵ２に対してハードディ
スク装置７へのデータの書込み要求を出す（処理２２）
。これを受けてＣＰＵ２は最新データポインタ６を参照
し、バッファメモリ３より最新データＤｎからＤＩｌ−
ｍ−１までのｍ個のデータを読出し、バッファメモリ４
に格納する（処理２３）。さらに、ＣＰＵ２は、ハード
ディスク装置７の最新ブロックポインタ８を参照して最
新ブロックの次のブロックにバッファメモリ４の内容を
格納し、最新ブロックポインタ８を更新する（処理２４
）。In addition, the CPU 1 simultaneously updates the pointer 6 indicating the address of the latest data (21), and when the number of data reaches a certain number (m), requests the CPU 2 to write the data to the hard disk device 7. Issue (process 22)
. In response to this, the CPU 2 refers to the latest data pointer 6, and from the latest data Dn to DIl- from the buffer memory 3.
Read m data up to m-1 and store it in the buffer memory 4.
(processing 23). Further, the CPU 2 refers to the latest block pointer 8 of the hard disk device 7, stores the contents of the buffer memory 4 in the block following the latest block, and updates the latest block pointer 8 (process 24).
).
ハードディスク装置７の記憶領域もブロック単位でリン
グ状に構成され、最古ブロックのデータは最新ブロック
リデータによって置きかえられる。The storage area of the hard disk device 7 is also configured in a ring shape in units of blocks, and the data in the oldest block is replaced by the latest block data.
データトレース機能の利用者は、任意の時刻に表示装置
５よりＣＰＵ２ヘトレースしたデータの読出し要求を出
す（処理２５）。これを受けてＣＰＵ２は最新ブロック
ポインタ８を参照して、最新ブロックＢｎからＢｎ−ト
、までの２個のブロックを読出しく処理２６）、バッフ
ァメモリ３の最新データＤｎ、１からＤ ｎｉｌまでの
ｍ′個（ｍ’ ＜ｍ）のデータとバッファメモリ８上に
合成しく処理２７）、表示装置５へ送信してデータを表
示させる（処理２８）。The user of the data trace function issues a read request for the traced data from the display device 5 to the CPU 2 at an arbitrary time (processing 25). In response to this, the CPU 2 refers to the latest block pointer 8 and reads the two blocks from the latest block Bn to Bn-to (26), and reads the latest data Dn, 1 to D nil in the buffer memory 3. Process 27) combines the data with m' pieces of data (m'< m) onto the buffer memory 8, and transmits the data to the display device 5 to display the data (process 28).
以上により利用者は、ＣＰＵＩの処理時間に影響を与え
ることなく、トレースした最新のデータを取り出すこと
ができるとともに、ハードディスク装置７を備えること
により大量のデータがトレースできる。As described above, the user can retrieve the latest traced data without affecting the processing time of the CPUI, and by providing the hard disk device 7, a large amount of data can be traced.
以上説明したように本発明は、データをトレースするＣ
ＰＵとトレースデータを読出すＣＰＵを分離し、トレー
スデータの読出し要求があるとバッファメモリのトレー
スデータを一旦他のバッファメモリに一時的に格納した
後、このバッファメモリから読゛出して表示装置に表示
することにより、以下のような効果がある。As explained above, the present invention provides C
The PU and the CPU that reads trace data are separated, and when there is a request to read trace data, the trace data in the buffer memory is temporarily stored in another buffer memory, and then read from this buffer memory and displayed on the display device. The display has the following effects.
（１）トレースしたデータを読出して表示装置に表示さ
せる際、一旦データのトレースを停止させる必要がない
ので、データの欠落が生じず、トレースしたデータを任
意の時刻に読出して表示装置に表示させることが可能で
ある。(1) When reading the traced data and displaying it on the display device, there is no need to temporarily stop tracing the data, so there is no data loss, and the traced data can be read out at any time and displayed on the display device. Is possible.
（２）データをトレースするＣＰＵとトレースしたデー
タを読出すＣＰＵを分離することで、データをトレース
するＣＰＵは、データの読出しに際して処理時間の影響
をうけることがない。(2) By separating the CPU that traces data and the CPU that reads traced data, the CPU that traces data is not affected by processing time when reading data.
（３）ハードディスク装置を備えることにより、大量の
データをトレースできる。(3) By providing a hard disk device, a large amount of data can be traced.
第１図、第２図は本発明のデータトレース・トレースデ
ータ表示機能付プログラマブルコントローラの一実施例
の要部のブロック図である。
１．２−ＣＰＵ、 ３．４−・・バッファメモリ、５
−−−−−−−−−表示装置。
６−−−−−−−−−最新データポインタ、７・・・・
・・・・・ハードディスク装置、８−−−−−−−−−
最新ブロックポインタ。FIGS. 1 and 2 are block diagrams of essential parts of an embodiment of a programmable controller with data trace and trace data display functions according to the present invention. 1.2-CPU, 3.4--buffer memory, 5
-----------Display device. 6--------Latest data pointer, 7...
...Hard disk device, 8---------
Latest block pointer.
Claims (1)
たデータが格納される第１のバッファメモリと、 第１のバッファメモリの最新データのアドレスを示す最
新データポインタと、 データのトレースを行なうとともに、第１のバッファメ
モリ内のトレースされたデータの読出し要求の有無に関
係なく第１のバッファメモリの内容を常に更新する第１
のＣＰＵと、 表示装置と、 第２のバッファメモリと、 表示装置よりトレースしたデータの読出し要求があると
、最新データポインタを参照して、第１のバッファメモ
リより最新データから所定数のデータを読出し、第２の
バッファメモリに格納した後、表示装置に表示する第２
のＣＰＵとを有することを特徴とするデータトレース・
トレースデータ表示機能付プログラマブルコントローラ
。 ２、プログラマブルコントローラにおいて、トレースし
たデータが格納される第１のバッファメモリと、 第１のバッファメモリの最新データのアドレスを示す最
新データポインタと、 データのトレースを行なうとともに、第１のバッファメ
モリ内のトレースされたデータの読出し要求の有無に関
係なく第１のバッファメモリの内容を常に更新し、同時
に最新データポインタも更新し、第１のバッファメモリ
のデータの個数が一定の数ｍ個に達すると、ハードディ
スク装置へのデータ書込み要求を出力する第１のＣＰＵ
と、 表示装置と、 第２のバッファメモリと、 ハードディスク装置と、 ハードディスク装置の最新ブロックのメモリアドレスを
示す最新ブロックポインタと、 前記データ書込み要求を受けると、最新データポインタ
を参照し、第１のバッファメモリから最新データからｍ
個のデータを読出し、最新ブロックポインタを参照して
最新ブロックの次のブロックに格納し、最新ブロックポ
インタを更新し、表示装置よりトレースしたデータの読
出し要求があると、最新ブロックポインタを参照して最
新ブロックからｌ個のブロックを読出し、また第１のバ
ッファメモリの最新データからｍ′個のデータを読出し
、これら（ｌ・ｍ＋ｍ′）個のデータを第２のバッファ
メモリ上に合成した後、合成したデータを表示装置に表
示する第２のＣＰＵとを有することを特徴とするデータ
トレース・トレースデータ表示機能付プログラマブルコ
ントローラ。[Claims] 1. In a programmable controller, a first buffer memory in which traced data is stored, a latest data pointer indicating the address of the latest data in the first buffer memory, and tracing of data, A first buffer memory that constantly updates the contents of the first buffer memory regardless of whether there is a request to read traced data in the first buffer memory.
When there is a request to read traced data from the display device, the CPU, the display device, and the second buffer memory read a predetermined number of data from the latest data from the first buffer memory by referring to the latest data pointer. After reading and storing in the second buffer memory, the second
A data trace system characterized by having a CPU of
Programmable controller with trace data display function. 2. In the programmable controller, a first buffer memory in which the traced data is stored, a latest data pointer indicating the address of the latest data in the first buffer memory, and a The contents of the first buffer memory are always updated regardless of whether or not there is a request to read the traced data, and the latest data pointer is also updated at the same time, so that the number of data items in the first buffer memory reaches a certain number m. Then, the first CPU outputs a data write request to the hard disk device.
a display device; a second buffer memory; a hard disk device; and a latest block pointer indicating the memory address of the latest block of the hard disk device; m from the latest data from buffer memory
data, stores it in the block next to the latest block with reference to the latest block pointer, updates the latest block pointer, and when there is a request to read traced data from the display device, refers to the latest block pointer and stores it in the block next to the latest block. After reading l blocks from the latest block, reading m' pieces of data from the latest data in the first buffer memory, and combining these (l·m+m') pieces of data on the second buffer memory, A programmable controller with a data trace/trace data display function, comprising a second CPU that displays synthesized data on a display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62131870A JPS63298503A (en) | 1987-05-29 | 1987-05-29 | Programmable controller having data trace/trace data display function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62131870A JPS63298503A (en) | 1987-05-29 | 1987-05-29 | Programmable controller having data trace/trace data display function |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63298503A true JPS63298503A (en) | 1988-12-06 |
Family
ID=15068060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62131870A Pending JPS63298503A (en) | 1987-05-29 | 1987-05-29 | Programmable controller having data trace/trace data display function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63298503A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0242505A (en) * | 1988-08-03 | 1990-02-13 | Fanuc Ltd | Trace control system for program controller |
| JPH02178804A (en) * | 1988-12-29 | 1990-07-11 | Matsushita Electric Ind Co Ltd | Sequence controller |
| WO1994020889A1 (en) * | 1993-03-03 | 1994-09-15 | Fanuc Ltd | Method for debugging sequence program |
| JP2006330827A (en) * | 2005-05-23 | 2006-12-07 | Fujitsu Ten Ltd | Electronic controller and data storage method for electronic control equipment |
| JP4752983B1 (en) * | 2011-03-15 | 2011-08-17 | オムロン株式会社 | PLC CPU unit, PLC system program, and recording medium storing PLC system program |
| US8706262B2 (en) | 2011-03-15 | 2014-04-22 | Omron Corporation | CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC |
| JP2016157319A (en) * | 2015-02-25 | 2016-09-01 | 東洋電機製造株式会社 | Display controller |
-
1987
- 1987-05-29 JP JP62131870A patent/JPS63298503A/en active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0242505A (en) * | 1988-08-03 | 1990-02-13 | Fanuc Ltd | Trace control system for program controller |
| JPH02178804A (en) * | 1988-12-29 | 1990-07-11 | Matsushita Electric Ind Co Ltd | Sequence controller |
| WO1994020889A1 (en) * | 1993-03-03 | 1994-09-15 | Fanuc Ltd | Method for debugging sequence program |
| US5687074A (en) * | 1993-03-03 | 1997-11-11 | Fanuc Ltd. | System for debugging sequence program |
| JP2006330827A (en) * | 2005-05-23 | 2006-12-07 | Fujitsu Ten Ltd | Electronic controller and data storage method for electronic control equipment |
| JP4752983B1 (en) * | 2011-03-15 | 2011-08-17 | オムロン株式会社 | PLC CPU unit, PLC system program, and recording medium storing PLC system program |
| WO2012124135A1 (en) * | 2011-03-15 | 2012-09-20 | オムロン株式会社 | Cpu of plc, system program for plc, and recording medium storing system program for plc |
| US8706262B2 (en) | 2011-03-15 | 2014-04-22 | Omron Corporation | CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC |
| JP2016157319A (en) * | 2015-02-25 | 2016-09-01 | 東洋電機製造株式会社 | Display controller |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63298503A (en) | Programmable controller having data trace/trace data display function | |
| US20230315612A1 (en) | In-circuit emulator device | |
| JPS6211736B2 (en) | ||
| CN108780422A (en) | It is compressed using compression indicator CI hint directories to provide bandwidth of memory in the system based on central processing unit CPU | |
| JPS6253859B2 (en) | ||
| JP4433492B2 (en) | Data exchange method with programmable controller | |
| JPH046024B2 (en) | ||
| JPS59158450A (en) | Program test device | |
| CN117251426A (en) | Data management device and method based on memory chained descriptive file system | |
| JP2019179215A5 (en) | ||
| JPH0547411Y2 (en) | ||
| JPH0199128A (en) | Information processing console panel | |
| JPH02207349A (en) | Trace buffer control method | |
| JPH01296303A (en) | System for controlling data transfer of programmable controller | |
| JPH03226843A (en) | Main storage device | |
| JPS5829057A (en) | Trace device for register | |
| JPH04140840A (en) | Information processor | |
| JPH02204843A (en) | Execution history storage device | |
| JPH0470952A (en) | Buffer control system for transfer of data | |
| JPS63158637A (en) | Memory trace method | |
| JPS59119388A (en) | Image memory control system | |
| JPS61193190A (en) | Display controller | |
| JPS63204340A (en) | Circuit for measuring covering rate of program | |
| JPS61190636A (en) | Information processor with trace function | |
| JPH0296847A (en) | Trace controller |