JPS63291470A - 半導体集積回路装置の保護回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は電界効果型半導体装置を含む半導体集積回路装
置の動作時又は取扱い時において入力ピンに印加される
サージ電圧（異常電圧）に対して、電界効果型半導体装
置が破壊されることを防止する保護回路に関するもので
ある。

（従来技術） 電界効果型半導体装置であるＭｏＳトランジスタを含む
半導体集積回路装置は、絶縁されたゲート電極をもつＭ
ＯＳトランジスタを集積したものであり、静電破壊には
特に弱い。

ＭＯＳトランジスタを静電破壊から防止する方法として
、入力端子と入力回路間に保護回路を挿入し、保護回路
で過電圧を吸収するのが一般的である。保護回路として
は抵抗、ＰＮダイオード、抵抗とＰＮダイオードの組合
せ、抵抗とＭＯＳトランジスタの組合せなどがある。

しかし、これらの保護回路を構成するために半きるよう
にすることを目的とするものである。

（構成） 本発明では保護回路を構成するために半導体基板表面に
リング状の不純物拡散領域と、そのリング内にも不純物
拡散領域を形成し、これらの拡散領域によって保護回路
を構成する。

以下、実施例について具体的に説明する。

第１図及び第２図は一実施例を表わし、第２図は第１図
のＡ−Ａ線位置での断面図である。

２はＰ−型のシリコン基板であり、シリコン基板２の表
面にはフィールド酸化膜４によって分離されたフィール
ド領域が形成されている。フィールド領域でシリコン基
板２の表面にはＮ型拡散層６が形成され、その拡散層６
の周りにリング状のＮ型拡散層８が形成されている。

シリコン基板２上にはゲート酸化膜ｌＯが形成され、ゲ
ート酸化膜１０上で拡散層６と拡散層８の間の領域には
ポリシリコン層１２がリング状に形成されている。

ポリシリコン層１２を被覆するように層間絶縁膜１４が
形成され、拡散層６と拡散層８の部分の層間絶縁膜１４
にはコンタクトホールが形成され、拡散層６上には金属
層によるボンディングパッド１６が形成されて拡散層６
と接続しており、拡散層８上のコンタクトホール１５を
介して金属層１８が拡散層８と接続している。２０はパ
ッシベーション膜である。

ポリシリコン層１２はまた、コンタクトホール１７を介
して金属層１８と接続されている。金属層１８はグラン
ド電位に接続される。

本実施例では拡散層６をドレインとし、拡散層８をソー
スとし、ポリシリコン層１２をゲート電極とするＮチャ
ネル型ＭＯ８）−ランジスタが構成されている。ボンデ
ィングパッド１６とドレインである拡散層６が電気的に
同電位となり、ゲート電極１２とソースである拡散層８
がともにグランド電位となっている。

本実施例の等価回路は第３図に示されるものであり、ボ
ンディングパッド１６の周囲に保護回路としてのＭＯＳ
トランジスタ１９がリング状に形成された形となる。２
１は入力回路である。

次に１本実施例の動作について説明する。

このＭＯＳトランジスタ１９はゲート電極１２がグラン
ド電位で、ゲート−ソース電圧がＯｖであるので通常は
オフ状態にある。

パッド１６に正のサージ電圧が加わった場合、ソース−
ドレイン突接は特性によりドレイン６からソース８へ電
流が流れ、又は拡散層６と基板２の間でブレークダウン
が起り、パッド１６から基板２へと電流が流れる。

パッド１６に負のサージ電圧が加わった場合、この保護
回路のＭＯＳトランジスタ１９がオン状態となり、ソー
ス８からドレイン６へ電流が流れ。

又はダイオードの順方向特性により基板２からパッド１
６へと電流が流れる。

本実施例では保護デバイスとなるＮチャネル型ＭＯＳト
ランジスタをパッド１６の周囲にリング状に構成したの
で、少ないチップ面積で、効果の大きい保護回路となる
。

第４図及び第５図は第２の実施例を表わす、第５図は第
４図のＢ−Ｂ線位置での断面図である。

Ｐ−型シリコン基板２の表面にＮ型拡散層６が形成され
、拡散層６の周囲にフィールド酸化膜４ａを介してリン
グ状のＮ型拡散層８が形成されている。シリコン基板２
の表面にはゲート酸化膜１０を介して層間絶縁膜１４が
形成され１層間絶縁膜１４には拡散層６上と拡散層８上
にコンタクトホールが形成されている。

拡散層６上にはボンディングパッド１６ａが形成され、
拡散層６と接続している。ボンディングパッド１６ａば
、フィールド酸化膜４ａの上部に広がり、その外側は拡
散層８の内側の上部にまで延びている。

一方、拡散層８は拡散ＭＩＢ上のコンタクトホールを介
して、グランド電位に接続される金属配線１８と接続さ
れている。２０はパッシベーション膜である。

本実施例では拡散層６をドレインとし、拡散層８をソー
スとし、ボンディングパッド１６ａ自体をゲート電極と
するＮチャネル型ＭＯＳトランジスタ１９ａ（第６図）
が保護回路として構成されている。

この保護回路の等価回路は第６図に示されるものである
。

このＭｏ８）−ランジスタ１９ａをオンとするためのゲ
ート電圧はゲート幅りによって調節することができるが
、例えば１２Ｖである。すなわち、通常状態ではこのＭ
ＯＳトラジスタ１９ａはオフ状態にある。

次に本実施例の動作について説明する。

パッド１６ａに正のサージ電圧が印加されると、このＭ
ＯＳトランジスタ１９ａがオン状態となり、ドレイン６
からソース８へ電流が流れ、又はブレークダウンによっ
て拡散層６から基板２へ電流が流れる。

パッド１６ａに負のサージ電圧が印加されると、ダイオ
ード特性により基板２から、又はソース８からドレイン
６へ電流が流れる。

本実施例では保護回路を構成するＭｏＳトランジスタ１
９ａをパッド１６ａの下に構成することにより、シリコ
ン基板２の面積を有効に利用し。

かつ効果の大きい大型の保護デバイスを構成することが
可能となる。

第７図及び第８図は第３の実施例を表わす。

第８図は第７図のＣ−Ｃ線位置での断面図である。

Ｐ−型シリコン基板２の表面に、Ｎ型拡散層６と、拡散
層６を取り巻くリング状のＮ型拡散層８がフィールド酸
化膜４ａを介して形成されている。

シリコン基板２上には層間絶縁膜１４が形成され、その
上に入力パッド１６につながるメタル配線１６ｂが形成
され、メタル配線１６ｂと拡散層６は層間絶縁膜１４の
コンタクトホールを介して接続されている。また１層間
絶縁膜１４上にはグランド電位に接続されるメタル配線
１８が形成され、Ｎ型拡散層８がメタル配線１８の下側
まで延び、層間絶縁膜１４のコンタクトホール１５を介
してＮ型拡散層８とメタル配線１８が接続されている。

２０はパッシベーション膜である。

この実施例の保護回路において、サージ入力部のＮ型拡
散層６と周囲のリング状Ｎ型拡散Ｍ８との間隔は、Ｎ型
拡散層間の突抜けを目的とするものではないので、狭く
する必要はない。

次に本実施例の動作について説明する。

入力パッド１６に負のサージ電圧が印加された場合、ダ
イオード特性により基板２から拡散層６を経て、又はグ
ランド電位のＮ型拡散層８から基板２を通して拡散層６
から入力パッド１６に電流が流れる。

正のサージ電圧が印加された場合、ブレークダウンによ
ってパッド１６から拡散層６を経て基板２へ電流が流れ
る。

本実施例は、基板２を通して電荷が逃げる際。

サージ入力部Ｎ型拡散層６から基板２を通して周辺のＶ
ｃｃ−拡散コンタクトとの経路ができた場合、コンタク
ト部破壊によるＶｃｃと基板２の短絡を避けるため、予
め基板２と同電位であるＮ型拡散層８をサージ入力部Ｎ
型拡散層６の周囲に配置したものである。

（効果） 本発明ではパッドの下に形成される拡散層又はパッドに
接続される拡散層の周囲にリング状に拡散層を形成し、
両波散層によって保護トランジスタなどの保護回路を構
成するようにしたので、半導体基板の小さい面積を用い
て効果の大きい保護回路を構成することができる。

【図面の簡単な説明】

第１図は一実施例の要部のパターンを示す平面図、第２
図は同実施例の第１図のＡ−Ａ線位置での断面図、第３
図は同実施例の等価回路、第４図は第２の実施例の要部
のパターンを示す平面図、第５図は同実施例の第４図の
Ｂ−ＢＭ位置での断面図、第６図は同実施例の等価回路
、第７図は第３の実施例の要部のパターンを示す平面図
、第８図は同実施例の第７図のＣ−Ｃ線位置での断面図
である。 ２・・・・・・Ｐ−シリコン基板、 ６．８・・・・・・Ｎ型拡散層、 １２・・・・・・ポリシリコン層、 １６．１６ａ・・・・・・パッド、 １８・・・・・・グランド電位のメタル配線。

Claims (2)

【特許請求の範囲】
1. （１）電界効果型半導体装置が形成された半導体基板の
   一表面に形成された第１の不純物拡散領域にボンディン
   グパッドが接続されており、同半導体基板の前記表面で
   第１の不純物拡散領域を囲んで第２の不純物拡散領域が
   形成され、この第２の不純物拡散領域をグランド電位に
   接続してなる半導体集積回路装置の保護回路。
2. （２）第１の不純物拡散領域をドレイン、第２の不純物
   拡散領域をソースとして電界効果型半導体装置を構成し
   た特許請求の範囲第１項に記載の半導体集積回路装置の
   保護回路。