JPS63268003A - programmable controller - Google Patents
programmable controllerInfo
- Publication number
- JPS63268003A JPS63268003A JP10193387A JP10193387A JPS63268003A JP S63268003 A JPS63268003 A JP S63268003A JP 10193387 A JP10193387 A JP 10193387A JP 10193387 A JP10193387 A JP 10193387A JP S63268003 A JPS63268003 A JP S63268003A
- Authority
- JP
- Japan
- Prior art keywords
- loop
- control processing
- control
- address
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 14
- 238000004886 process control Methods 0.000 claims description 3
- 238000004364 calculation method Methods 0.000 description 7
- 230000004913 activation Effects 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータを用いてプロセス制御
を行なう制御装置に係り、特にプロセス状態に応じて制
御処理量が変化する制御システムに好適なプログラマブ
ルコントローラに関する。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a control device that performs process control using a microcomputer, and in particular, a programmable control device suitable for a control system in which the amount of control processing changes depending on the process state. Regarding the controller.
従来のプログラマブルコントローラは、特開昭59−1
14602号に記載のように制御処理の実行を規定する
管理情報をあらかじめ登録し、これに基づき定められた
制御演算を順次行う方式となっていた。The conventional programmable controller is disclosed in Japanese Patent Application Laid-Open No. 59-1
As described in No. 14602, management information that defines the execution of control processing is registered in advance, and predetermined control calculations are sequentially performed based on this information.
上記従来技術は、プロセス状態の変化に応じたダイナミ
ックな制御処理展開の点について配慮されておらず、常
に設定された全制御処理を繰り返し実行する方式である
ことから全制御処理を常に実行可能な処理性能を有する
制御装置を構成する必要があり、制御装置規模が増大す
る等の問題があった。The above-mentioned conventional technology does not take into consideration the dynamic development of control processing in response to changes in the process state, and because it is a method that repeatedly executes all set control processing at all times, it is possible to execute all control processing at all times. It is necessary to construct a control device with processing performance, which poses problems such as an increase in the scale of the control device.
本発明の目的は、プロセスの制御状態に応じて制御処理
内容のダイナミックな切換を可能とすることにより1合
理的で柔軟性のある制御システムを実現することにある
。An object of the present invention is to realize a rational and flexible control system by enabling dynamic switching of control processing contents depending on the control state of a process.
上記目的は、制御処理内容を機能毎に小グループ(以下
ループと称する)に分割し、本ループを制御処理の実行
単位とすると共に各ループ毎に起動条件を設けその起動
タイミングを他のループから任意に制御できるものとす
ることにより達成される。The above purpose is to divide the control processing contents into small groups (hereinafter referred to as loops) for each function, make this loop the execution unit of the control processing, set startup conditions for each loop, and set the startup timing from other loops. This is achieved by making it possible to control it arbitrarily.
制御処理はループという機能単位に実行され、複数のル
ープの集合として、あるプロセス状態に対応した制御処
理が行なわれる。このループの組合せは、各ループの起
動条件を別のループの中で制御することにより任意に構
成することができる。Control processing is executed in functional units called loops, and control processing corresponding to a certain process state is performed as a set of multiple loops. This combination of loops can be arbitrarily configured by controlling the activation conditions of each loop in another loop.
また、ループの起動条件をセット・リセットすることに
より、ループの起動時間すなわち該ループが実現する制
御処理の実行時間を規定することができる。Furthermore, by setting and resetting the loop starting conditions, it is possible to define the loop starting time, that is, the execution time of the control processing realized by the loop.
〔実施例〕 以下本発明の実施例を図面に従い説明する。〔Example〕 Embodiments of the present invention will be described below with reference to the drawings.
第1図に本発明の一実施例を説明するシステム構成図を
示す。FIG. 1 shows a system configuration diagram illustrating an embodiment of the present invention.
本図はプロセス制御を行なうプログラマブルコントロー
ラ(以下コントローラと略す)の全体構成を示し、コン
トローラ1は2台の中央処理装置(以下CPUと略す)
3,4を有し、伝送バス2を介しデータの授受を行なう
。This figure shows the overall configuration of a programmable controller (hereinafter referred to as a controller) that performs process control, and the controller 1 includes two central processing units (hereinafter referred to as CPUs).
3 and 4, and sends and receives data via the transmission bus 2.
CPU3・4は、さらにそれぞれ伝送制御回路16・2
6.演算装置11・21.ループ管理テーブル13・2
3.ユーザプログラム14・24゜ワークデータエリア
15・25を有し、演算装置11・21はシステムバス
5を介してプロセス入出力装置(以下PI10と略す)
6に接続する。The CPUs 3 and 4 further have transmission control circuits 16 and 2, respectively.
6. Arithmetic devices 11 and 21. Loop management table 13.2
3. It has user programs 14 and 24° and work data areas 15 and 25, and the arithmetic units 11 and 21 are connected to the process input/output device (hereinafter abbreviated as PI 10) via the system bus 5.
Connect to 6.
演算装置11は、PI106を介して取込むプロセス入
力と制御処理内容を規定するユーザプログラム14とそ
のユーザプログラムに関する管理情報を記憶するループ
管理テーブル13及び制御定数や演算結果を格納するワ
ークデータエリア15を用いて制御演算を行ない、PI
106を介してプロセスに制御信号を出力する。CPU
4の演算装置21も同様の処理を行なう。The arithmetic unit 11 includes a user program 14 that defines process inputs and control processing contents to be imported via the PI 106, a loop management table 13 that stores management information regarding the user program, and a work data area 15 that stores control constants and calculation results. Perform control calculations using PI
A control signal is output to the process via 106. CPU
The arithmetic unit 21 of No. 4 also performs similar processing.
第2図は、本発明の特徴である制御演算処理方式を示す
。ユーザプログラム14は複数のループに分割され、各
ループ毎に先頭アドレス等のループ情報エリア及び該ル
ープの起動条件アドレスを有し、これらはそれぞれルー
プ管理テーブル13に格納される。ここで各ループの起
動条件アドレスはワークデータエリア15上の任意のデ
ータ位置を示す。FIG. 2 shows a control calculation processing method that is a feature of the present invention. The user program 14 is divided into a plurality of loops, and each loop has a loop information area such as a start address and an activation condition address for the loop, and these are stored in the loop management table 13, respectively. Here, the activation condition address of each loop indicates an arbitrary data position on the work data area 15.
演算装置11は周期的にループ管理テーブル13を参照
し、各ループの起動条件アドレスの内容が111 IT
の時、該ループの起動条件成立と判定しくこれをループ
の起動条件判定という)該ループの情報エリアの内容に
従いユーザプログラム14の中で規定された該ループの
制御処理を実行する。またループの起動条件アドレスの
内容が′O′″の時、次のループの起動条件判定を行な
う。The arithmetic unit 11 periodically refers to the loop management table 13 and determines that the contents of the startup condition address of each loop are 111 IT
At this time, it is determined that the starting condition for the loop is satisfied (this is referred to as loop starting condition determination), and the control process for the loop specified in the user program 14 is executed according to the contents of the information area of the loop. Further, when the content of the loop starting condition address is 'O''', the next loop starting condition is determined.
すなわち−周期では、起動条件が成立するループについ
てのみそれらのループの制御処理を実行する。That is, in the - cycle, the control processing of only those loops for which the activation condition is satisfied is executed.
以上の内容は演算装置21についても同様である。ここ
でループの起動条件は、各ループの演算結果を格納する
ワークデータエリア上に設定されるため、あるループの
起動条件を他のループの演算結果で制御することができ
る。The above content also applies to the arithmetic unit 21. Here, since the loop activation conditions are set on the work data area that stores the calculation results of each loop, the activation conditions of a certain loop can be controlled by the calculation results of other loops.
次に第2図に示す制御演算方式を第1図に示す制御シス
テムに適用した縮退バックアップシステムについて第3
図に示す。Next, we will discuss the degradation backup system in which the control calculation method shown in Fig. 2 is applied to the control system shown in Fig. 1.
As shown in the figure.
本図において太線部は、CPU3,4が両系正常の場合
のそれぞれのCPUが実行する制御処理内容を示し、C
PU3はループ1,2,3,6、CPU4はループ4,
5.6を実行する。ここでループ1〜6の内容はCPU
3,4に共通であり特にループ6は互いに相手CPUが
正常に動作しているかを監視し、相互CPUが異常の場
合、自CPUが実行する制御処理をループ3,4,5゜
6に切換える。すなわちCPU3,4は互いに正常の場
合ロードシェアシステムとして動作し、片系異常時、例
えばCPU3異常でCPU4は第3図に破線で示すよう
にCPU3の一部制御処理(ループ3)をバックアップ
し、コントローラ1としては一部機能(ループ1,2)
を縮退した形で制御処理を継続実行する。これを縮退バ
ックアップという。In this figure, the bold line portion indicates the control processing content executed by each CPU when both CPUs 3 and 4 are normal.
PU3 is loop 1, 2, 3, 6, CPU4 is loop 4,
5. Execute 6. Here, the contents of loops 1 to 6 are CPU
This is common to loops 3 and 4, especially loop 6, which monitors whether the other CPU is operating normally, and if either CPU is abnormal, switches the control processing executed by its own CPU to loops 3, 4, and 5゜6. . That is, when the CPUs 3 and 4 are normal, they operate as a load sharing system, and when one system is abnormal, for example, when CPU 3 is abnormal, CPU 4 backs up a part of the control processing (loop 3) of CPU 3, as shown by the broken line in FIG. Some functions as controller 1 (loop 1, 2)
Control processing continues to be executed in a reduced form. This is called a degenerate backup.
ここで、ループ6には、プロセス状態に応じて実行すべ
きループを判定するロジックを入れておくことにより、
片系異常時のプロセス状態によって、縮退バックアンプ
の制御処理内容をダイナミックに制御する。Here, by putting logic in loop 6 to determine which loop should be executed according to the process state,
The control processing content of the degenerate back amplifier is dynamically controlled depending on the process status when one system is abnormal.
本実施例ではさらにループ6にタイマー機能を用いて片
系異常時には複数倍の周期にてループを起動することが
可能な構成とすることによりバックアンプ機能の向上を
図っている。In this embodiment, the back amplifier function is further improved by using a timer function in the loop 6 and configuring the loop to be activated at multiple times the frequency when one system is abnormal.
本発明によれば、プロセス状態の変化に応じてプログラ
マブルコントローラの制御処理内容をダイナミックに変
えることができるので、プロセス状態に応じた必要最小
限の制御処理を実行することが可能となり、コントロー
ラのハードウェアを削除または大巾に簡略化することが
できる。According to the present invention, it is possible to dynamically change the control processing contents of the programmable controller according to changes in the process state, so it is possible to execute the minimum necessary control processing according to the process state, and the controller hardware The software can be removed or greatly simplified.
第1図は本発明の一実施例の制御システム構成図、第2
図は制御演算処理方式を示す図、第3図は縮退バックア
ップシステム構成図である。
1・・・コントローラ、3,4・・・CPU、11.2
1・・・演算装置、13.23・・・ループ管理テーブ
ル、14.24・・・ユーザプログラム、15.25・
・ワークデータエリア。Fig. 1 is a control system configuration diagram of an embodiment of the present invention;
The figure shows a control arithmetic processing method, and FIG. 3 is a configuration diagram of a degenerate backup system. 1... Controller, 3, 4... CPU, 11.2
1... Arithmetic device, 13.23... Loop management table, 14.24... User program, 15.25.
- Work data area.
Claims (1)
するユーザプログラムメモリと該ユーザプログラムを実
行するための情報を格納する管理テーブルを有するプロ
セス制御システムにおいて、前記ユーザプログラムを機
能単位に複数のグループに分割し、これらグループを任
意に組合せることによりプロセス状態に対応した制御処
理を実現すると共に、前記グループの制御処理実行の有
無を規定する起動条件を他グループより任意に設定可能
とすることにより、プロセス状態の変化に応じて制御処
理内容をダイナミックに切換えることが可能な機能を設
けたことを特徴とするプログラマブルコントローラ。1. In a process control system that includes an arithmetic unit that executes control processing, a user program memory that defines the contents of control processing, and a management table that stores information for executing the user program, the user program is divided into a plurality of functions in units of functions. By dividing the group into groups and arbitrarily combining these groups, control processing corresponding to the process state can be realized, and a starting condition that defines whether or not to execute the control processing of the group can be set arbitrarily from other groups. A programmable controller characterized in that it has a function that allows dynamic switching of control processing contents according to changes in process conditions.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10193387A JPS63268003A (en) | 1987-04-27 | 1987-04-27 | programmable controller |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10193387A JPS63268003A (en) | 1987-04-27 | 1987-04-27 | programmable controller |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63268003A true JPS63268003A (en) | 1988-11-04 |
Family
ID=14313714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10193387A Pending JPS63268003A (en) | 1987-04-27 | 1987-04-27 | programmable controller |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63268003A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03156604A (en) * | 1989-11-15 | 1991-07-04 | Matsushita Electric Works Ltd | Programmable controller |
-
1987
- 1987-04-27 JP JP10193387A patent/JPS63268003A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03156604A (en) * | 1989-11-15 | 1991-07-04 | Matsushita Electric Works Ltd | Programmable controller |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3776449B2 (en) | Multitasking low power controller | |
US20080229158A1 (en) | Restoration device for bios stall failures and method and computer program product for the same | |
JPH0550022B2 (en) | ||
JP2655615B2 (en) | Information processing device | |
JP6723941B2 (en) | Control device and control program updating method | |
JPS58197553A (en) | Program monitor | |
JPS63268003A (en) | programmable controller | |
US6418540B1 (en) | State transfer with throw-away thread | |
JPS62286117A (en) | Information processor | |
JPH0573296A (en) | Microcomputer | |
JPS61282946A (en) | Programmable controller | |
JP3745545B2 (en) | Control system | |
JPH04177504A (en) | Backup device of programmable controller | |
JPS62293331A (en) | Data processor | |
JPH04171539A (en) | Duplex computer system | |
JPS616704A (en) | Programmable controller | |
JPH0869444A (en) | Multiprocessor system | |
JPH0253137A (en) | Change system for on-line program | |
JPH05233525A (en) | Input/otuput processor | |
JPH02236708A (en) | Electronic computation processing system | |
JP2003308102A (en) | State machine control system and state machine | |
JP2000231491A (en) | Duplex microprocessor system | |
JPS6380334A (en) | Microprocessor | |
JPS62206661A (en) | Additional processor | |
JPH03246603A (en) | Rapid counter |