JPS6325435B2 - - Google Patents
Info
- Publication number
- JPS6325435B2 JPS6325435B2 JP58053121A JP5312183A JPS6325435B2 JP S6325435 B2 JPS6325435 B2 JP S6325435B2 JP 58053121 A JP58053121 A JP 58053121A JP 5312183 A JP5312183 A JP 5312183A JP S6325435 B2 JPS6325435 B2 JP S6325435B2
- Authority
- JP
- Japan
- Prior art keywords
- dimensional
- bits
- memory
- bit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
Description
【発明の詳細な説明】
発明の技術分野
本発明は、２次元メモリを複数個重ねて３次元
構成にしたメモリモジユールに関する。
構成にしたメモリモジユールに関する。
従来技術と問題点
横方向アドレスＸと縦方向アドレスＹでメモリ
セルを選択される２次元メモリをＺ枚重ねると第
１図に概念的に示す３次元メモリモジユールが得
られる。このメモリモジユールはＸ方向またはＺ
方向のメモリセルに対して同時に書込み読取りを
行なうこことはできる。例えば深さ方向アドレス
Ｚはメモリプレーンの選択信号（チツプセレクト
信号と同種のもの）とし、常に選択状態にしてお
けばメモリプレーンのＸ、Ｙ軸の１点（Xi、Yj）
を選択すると、それに対しＺ方向に連なる全メモ
リセルが選択される、つまりＺ方向同時選択がな
される。また同じＸアドレスでＸ方向の８個のメ
モリセルが同時選択されるようにすることができ
る。第１図のＸ方向の角棒１０はこのＸ方向に８
ビツト同時に書込まれるメモリセルブロツクを示
し、１２はＺ方向に同時に書込まれるメモリセル
群を示す。１４はＹ方向に並ぶメモリセル群を示
し、同様な手法で同時選択することは可能である
が、Ｘ方向メモリセル群１０を同時選択するよう
にしたらＹ方向メモリセル群１４は個々に選択、
例えばこのセル群１４が８個のセルからなるなら
８個のアクセスを行なわざるを得ない。なお、
こゝでＸ、Ｙ、Ｚいずれかの方向の書込みを１次
元モード、XY、YZまたはZX面での書込み２次
元モード、XYZ立体での書込みを３次元モード
とする。
セルを選択される２次元メモリをＺ枚重ねると第
１図に概念的に示す３次元メモリモジユールが得
られる。このメモリモジユールはＸ方向またはＺ
方向のメモリセルに対して同時に書込み読取りを
行なうこことはできる。例えば深さ方向アドレス
Ｚはメモリプレーンの選択信号（チツプセレクト
信号と同種のもの）とし、常に選択状態にしてお
けばメモリプレーンのＸ、Ｙ軸の１点（Xi、Yj）
を選択すると、それに対しＺ方向に連なる全メモ
リセルが選択される、つまりＺ方向同時選択がな
される。また同じＸアドレスでＸ方向の８個のメ
モリセルが同時選択されるようにすることができ
る。第１図のＸ方向の角棒１０はこのＸ方向に８
ビツト同時に書込まれるメモリセルブロツクを示
し、１２はＺ方向に同時に書込まれるメモリセル
群を示す。１４はＹ方向に並ぶメモリセル群を示
し、同様な手法で同時選択することは可能である
が、Ｘ方向メモリセル群１０を同時選択するよう
にしたらＹ方向メモリセル群１４は個々に選択、
例えばこのセル群１４が８個のセルからなるなら
８個のアクセスを行なわざるを得ない。なお、
こゝでＸ、Ｙ、Ｚいずれかの方向の書込みを１次
元モード、XY、YZまたはZX面での書込み２次
元モード、XYZ立体での書込みを３次元モード
とする。
発明の目的
本発明は１次元／２次元／３次元のどのモード
でも任意の場所をアクセスできるメモリ装置を提
供しようとするものである。
でも任意の場所をアクセスできるメモリ装置を提
供しようとするものである。
発明の構成
本発明はＸ方向に複数（Ｎ）ビツト同時アクセ
スが可能でありかつＺアドレスにより選択可能な
XY2次元メモリの複数個からなる３次元メモリ
モジユール２０を備える記憶装置において、複数
（Ｎ）ビツトの書込みデータを入力され、シフト
クロツクが加えられるときそれらを１ビツトずつ
順にシフトするシフトレジスタ２２と、該シフト
レジスタの複数ビツト書込みデータを同時にまた
は逐次複数個の２次元メモリへ共通に出力する第
１のマルチプレクサ２６と、Ｘアドレスカウンタ
２８、Ｙアドレスカウンタ３０、およびこれらの
アドレスカウンタの制御回路３２と、メモリモジ
ユール２０の読出しデータを２次元メモリ単位で
逐次取出す第２のマルチプレクサ３４と、メモリ
モジユール２０の読出しデータを、各２次元メモ
リから１ビツトずつ、全体で複数個、逐次取出す
第３のマルチプレクサ３６とを備えることを特徴
とするが、次に実施例を参照しながらこれを説明
する。
スが可能でありかつＺアドレスにより選択可能な
XY2次元メモリの複数個からなる３次元メモリ
モジユール２０を備える記憶装置において、複数
（Ｎ）ビツトの書込みデータを入力され、シフト
クロツクが加えられるときそれらを１ビツトずつ
順にシフトするシフトレジスタ２２と、該シフト
レジスタの複数ビツト書込みデータを同時にまた
は逐次複数個の２次元メモリへ共通に出力する第
１のマルチプレクサ２６と、Ｘアドレスカウンタ
２８、Ｙアドレスカウンタ３０、およびこれらの
アドレスカウンタの制御回路３２と、メモリモジ
ユール２０の読出しデータを２次元メモリ単位で
逐次取出す第２のマルチプレクサ３４と、メモリ
モジユール２０の読出しデータを、各２次元メモ
リから１ビツトずつ、全体で複数個、逐次取出す
第３のマルチプレクサ３６とを備えることを特徴
とするが、次に実施例を参照しながらこれを説明
する。
発明の実施例
第２図は本発明の実施例を示し、２０は第１図
に示したメモリモジユールで、本例ではＸ，Ｙ方
向共に1024個のメモリセルを持つメモリプレーン
８枚からなる。２２は書込みデータWDを入力さ
れるシフトレジスタ、２４はバツフア、２６はマ
ルチプレクサである。書込みデータWDは本例で
は８ビツトであり、同時書込みされる単位をな
す。これをメモリ２０のＸ方向へ書込む場合マル
チプレクサ２６は第３図ａに示すように、書込み
データWDの第０〜第７ビツトをメモリモジユー
ル２０の８枚の各メモリプレーンMP０〜MP７
へ共通に出力する。つまりマルチプレクサ２６は
８→８×８＝64なるエキスパンダとして機能す
る。Ｚアドレス信号により８枚のメモリプレーン
MPはすべて選択されているとすると、該メモリ
プレーンは第３図ｂに示す如く書込まれる。Ｚア
ドレス信号によつて選択されるメモリプレーンは
MP０〜MP２の３枚のみとすれば、書込まれる
のは第３図ｂに示すようにMP０〜MP２の３枚
で、残りの４枚MP３〜MP７は書込まれない。
画面をＲ、Ｇ、Ｂの３色で表わす、場合はかゝる
選択が行なわれる。
に示したメモリモジユールで、本例ではＸ，Ｙ方
向共に1024個のメモリセルを持つメモリプレーン
８枚からなる。２２は書込みデータWDを入力さ
れるシフトレジスタ、２４はバツフア、２６はマ
ルチプレクサである。書込みデータWDは本例で
は８ビツトであり、同時書込みされる単位をな
す。これをメモリ２０のＸ方向へ書込む場合マル
チプレクサ２６は第３図ａに示すように、書込み
データWDの第０〜第７ビツトをメモリモジユー
ル２０の８枚の各メモリプレーンMP０〜MP７
へ共通に出力する。つまりマルチプレクサ２６は
８→８×８＝64なるエキスパンダとして機能す
る。Ｚアドレス信号により８枚のメモリプレーン
MPはすべて選択されているとすると、該メモリ
プレーンは第３図ｂに示す如く書込まれる。Ｚア
ドレス信号によつて選択されるメモリプレーンは
MP０〜MP２の３枚のみとすれば、書込まれる
のは第３図ｂに示すようにMP０〜MP２の３枚
で、残りの４枚MP３〜MP７は書込まれない。
画面をＲ、Ｇ、Ｂの３色で表わす、場合はかゝる
選択が行なわれる。
なお第３図ｂでは各メモリプレーンに同じデー
タが書込まれるような感じを与えるが、メモリプ
レーンの逐次選択を行なえばそのようなことはな
く、同じ０、１、２、……つまり第０、第１、第
２、……ビツトでもその内容（データ）は異な
る。メモリプレーンの選択を行なう場合は図示し
なかつたがＺアドレス信号をメモリ２０へ導入す
る。メモリプレーンが８枚ならアドレス信号のビ
ツト数は３でよく、これをデコードして任意の１
枚を選択できる。同時に複数枚を選択する場合は
ビツト数がもう少し必要になるが、使用メモリプ
レーンの組合せの種類はそれ程多くはなく、それ
に合せてビツト数を選択し、デコード回路を決定
するとよい。
タが書込まれるような感じを与えるが、メモリプ
レーンの逐次選択を行なえばそのようなことはな
く、同じ０、１、２、……つまり第０、第１、第
２、……ビツトでもその内容（データ）は異な
る。メモリプレーンの選択を行なう場合は図示し
なかつたがＺアドレス信号をメモリ２０へ導入す
る。メモリプレーンが８枚ならアドレス信号のビ
ツト数は３でよく、これをデコードして任意の１
枚を選択できる。同時に複数枚を選択する場合は
ビツト数がもう少し必要になるが、使用メモリプ
レーンの組合せの種類はそれ程多くはなく、それ
に合せてビツト数を選択し、デコード回路を決定
するとよい。
書込みデータWDをＺ方向へ書込む場合マルチ
プレクサ２６は第４図に示すように切換を行な
う。すなわち書込みデータの第０ビツトを８個の
０にしてこれらを全て第０メモリプレーンMP０
へ送り、書込みデータの第１ビツトを８個の１に
してこれらを全て第１メモリプレーンMP１へ送
り、以下同様にする。そのようにすれば各メモリ
プレーンに対する書込みは第４図ｂに示す如くな
り、書込みはＺ方向となる。Ｘ方向８ビツト同時
選択を止めてこれは１ビツトずつ歩進するように
すれば、書込みデータがＺ方向へは８ビツト並
び、Ｘ方向へは１ビツトしか並ばないようにでき
る。
プレクサ２６は第４図に示すように切換を行な
う。すなわち書込みデータの第０ビツトを８個の
０にしてこれらを全て第０メモリプレーンMP０
へ送り、書込みデータの第１ビツトを８個の１に
してこれらを全て第１メモリプレーンMP１へ送
り、以下同様にする。そのようにすれば各メモリ
プレーンに対する書込みは第４図ｂに示す如くな
り、書込みはＺ方向となる。Ｘ方向８ビツト同時
選択を止めてこれは１ビツトずつ歩進するように
すれば、書込みデータがＺ方向へは８ビツト並
び、Ｘ方向へは１ビツトしか並ばないようにでき
る。
第２図の２８はＸアドレスカウンタ、３０はＹ
アドレスカウンタ、３２はこれらのアドレスカウ
ンタの制御回路である。これらによりＸアドレス
を８ビツトステツプで変えていくと第３図、第４
図各ｂに示す書込みがＸ方向に進行してゆき、Ｙ
アドレスを＋１して行くとそれがＹ方向へ進行し
てゆく。
アドレスカウンタ、３２はこれらのアドレスカウ
ンタの制御回路である。これらによりＸアドレス
を８ビツトステツプで変えていくと第３図、第４
図各ｂに示す書込みがＸ方向に進行してゆき、Ｙ
アドレスを＋１して行くとそれがＹ方向へ進行し
てゆく。
次に３４，３６，３８は読取り側のマルチプレ
クサで、MPX３４はプレーンセレクト用、MPX
３６はビツトセレクト用、MPX３８は２次元／
３次元切換用である。メモリ２０からは64ビツト
同時に読出され、データバスは８ビツトであるの
でMPX３４でプレーン選択して64ビツトを８ビ
ツトずつ８回に分けて出力する。MPX３６も同
様であるが、こゝではビツト選択して即ち各メモ
リプレーンの第０ビツト、第１ビツト、第２ビツ
ト、……の順で選択して８ビツトずつにする。す
なわちMPX３４はＸ方向書込みに対処するもの、
MPX３６はＺ方向書込みに対処するものであり、
これらの選択、切換はMPX３８が行なう。
クサで、MPX３４はプレーンセレクト用、MPX
３６はビツトセレクト用、MPX３８は２次元／
３次元切換用である。メモリ２０からは64ビツト
同時に読出され、データバスは８ビツトであるの
でMPX３４でプレーン選択して64ビツトを８ビ
ツトずつ８回に分けて出力する。MPX３６も同
様であるが、こゝではビツト選択して即ち各メモ
リプレーンの第０ビツト、第１ビツト、第２ビツ
ト、……の順で選択して８ビツトずつにする。す
なわちMPX３４はＸ方向書込みに対処するもの、
MPX３６はＺ方向書込みに対処するものであり、
これらの選択、切換はMPX３８が行なう。
Ｙ方向への書込みを行なう場合はシフトレジス
タ２２を使用する。８ビツト書込みデータWDを
Ｙ方向へ書込むにはＹアドレスを逐次＋１しなが
ら８回の書込みを行なうが、その度毎にシフトレ
ジスタ２２で１ビツトシフトすると該レジスタの
内容は第５図の如くなり、この書込みのＸアドレ
スは８回ともX0とすれば、Ｙ方向に０、１、２、
……と書込まれ、第１図のブロツク１４の如き書
込みができる。メモリプレーンの選択も行なえば
Ｘ＝X0におけるYZ面での書込みができる。この
シフトレジスタ２２は前記のＸ方向書込みなどで
は単なるバツフアとなり、シフトクロツクが加え
られる上記のシフト動作を行なう。
タ２２を使用する。８ビツト書込みデータWDを
Ｙ方向へ書込むにはＹアドレスを逐次＋１しなが
ら８回の書込みを行なうが、その度毎にシフトレ
ジスタ２２で１ビツトシフトすると該レジスタの
内容は第５図の如くなり、この書込みのＸアドレ
スは８回ともX0とすれば、Ｙ方向に０、１、２、
……と書込まれ、第１図のブロツク１４の如き書
込みができる。メモリプレーンの選択も行なえば
Ｘ＝X0におけるYZ面での書込みができる。この
シフトレジスタ２２は前記のＸ方向書込みなどで
は単なるバツフアとなり、シフトクロツクが加え
られる上記のシフト動作を行なう。
１ビツトずつ選択しながらＸ方向へ書込む作業
はＹ、Ｚ固定でＸをインクリメントしながら書込
み、Ｘが終端へ達すれば始端へ戻すと共にＹを＋
１し、Ｘ、Ｙ面の終端へ達すればその始端へ戻す
と共にＺを＋１し、といつた操作でよく、アドレ
スＸ，Ｙ，Ｚの選択を適切にしてXY、YZ、ZX
面での書込み、更にはXYZ立体での書込みも可
能である。
はＹ、Ｚ固定でＸをインクリメントしながら書込
み、Ｘが終端へ達すれば始端へ戻すと共にＹを＋
１し、Ｘ、Ｙ面の終端へ達すればその始端へ戻す
と共にＺを＋１し、といつた操作でよく、アドレ
スＸ，Ｙ，Ｚの選択を適切にしてXY、YZ、ZX
面での書込み、更にはXYZ立体での書込みも可
能である。
データをＸ方向へ書く代りにＹ方向へ書くとい
う操作は文字又は図形の90゜回転などに利用され
る。Ｚ方向は前述のように画像の色相、濃淡情報
であることが多い。
う操作は文字又は図形の90゜回転などに利用され
る。Ｚ方向は前述のように画像の色相、濃淡情報
であることが多い。
発明の効果
以上説明したように本発明によれば３次元メモ
リモジユールに、Ｘ、Ｙ、Ｚ方向に自由に、必要
に応じてそれらのあるものは同時に書込むことが
でき、画像メモリなどに適用して甚だ有効であ
る。
リモジユールに、Ｘ、Ｙ、Ｚ方向に自由に、必要
に応じてそれらのあるものは同時に書込むことが
でき、画像メモリなどに適用して甚だ有効であ
る。
第１図は本発明に対するメモリモジユールの説
明図、第２図は本発明の実施例を示すブロツク
図、第３図および第４図はそのマルチプレクサの
動作を説明する図、第５図はシフトレジスタの動
作を説明する図である。 図面で、MPは２次元メモリ、２０は３次元メ
モリモジユール、WDは書込みデータ、２２はシ
フトレジスタ、２６はマルチプレクサである。
明図、第２図は本発明の実施例を示すブロツク
図、第３図および第４図はそのマルチプレクサの
動作を説明する図、第５図はシフトレジスタの動
作を説明する図である。 図面で、MPは２次元メモリ、２０は３次元メ
モリモジユール、WDは書込みデータ、２２はシ
フトレジスタ、２６はマルチプレクサである。
Claims (1)
- 【特許請求の範囲】 １ Ｘ方向に複数（Ｎ）ビツト同時アクセスが可
能でありかつＺアドレスにより選択可能なXY2
次元メモリの複数個からなる３次元メモリモジユ
ール２０を備える記憶装置において、 複数（Ｎ）ビツトの書込みデータを入力され、
シフトクロツクが加えられるときそれらを１ビツ
トずつ順にシフトするシフトレジスタ２２と、 該シフトレジスタの複数ビツト書込みデータを
同時にまたは逐次複数個の２次元メモリへ共通に
出力する第１のマルチプレクサ２６と、 Ｘアドレスカウンタ２８、Ｙアドレスカウンタ
３０、およびこれらのアドレスカウンタの制御回
路３２と、 メモリモジユール２０の読出しデータを２次元
メモリ単位で逐次取出す第２のマルチプレクサ３
４と、 メモリモジユール２０の読出しデータを、各２
次元メモリから１ビツトずつ、全体で複数個、逐
次取出す第３のマルチプレクサ３６とを備えるこ
とを特徴とする３次元メモリモジユールを備える
記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312183A JPS59178669A (ja) | 1983-03-29 | 1983-03-29 | ３次元メモリモジユ−ルを備える記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5312183A JPS59178669A (ja) | 1983-03-29 | 1983-03-29 | ３次元メモリモジユ−ルを備える記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59178669A JPS59178669A (ja) | 1984-10-09 |
| JPS6325435B2 true JPS6325435B2 (ja) | 1988-05-25 |
Family
ID=12933965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5312183A Granted JPS59178669A (ja) | 1983-03-29 | 1983-03-29 | ３次元メモリモジユ−ルを備える記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59178669A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0381927A3 (en) * | 1989-01-13 | 1991-08-14 | Seiko Epson Corporation | Bidirectional non-linear resistor, active matrix liquid-crystal panel using the same, and method for its production |
| US5294560A (en) * | 1989-01-13 | 1994-03-15 | Seiko Epson Corporation | Bidirectional nonlinear resistor, active matrix liquid crystal panel using bidirectional nonlinear resistor, and method for production thereof |
| KR100465158B1 (ko) * | 2002-10-16 | 2005-01-13 | (주)씨앤에스 테크놀로지 | 메모리 맵 구성방법 및 그를 이용한 영상 스캐일링 다운회로 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114617A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Memory unit for picture processing |
-
1983
- 1983-03-29 JP JP5312183A patent/JPS59178669A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53114617A (en) * | 1977-03-17 | 1978-10-06 | Toshiba Corp | Memory unit for picture processing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59178669A (ja) | 1984-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0827114B1 (en) | Method and apparatus for texture data | |
| CA2058585C (en) | Signal processing system including two-dimensional array transposing | |
| JPS6325435B2 (ja) | ||
| EP0295186B1 (en) | Boundary-free semiconductor memory device having a plurality of slide access memories | |
| JP2502495B2 (ja) | 画像処理装置 | |
| EP0372185A2 (en) | Method and apparatus for the storage and manipulation of three-dimensional data arrays | |
| JPH061449B2 (ja) | 画像編集用イメ−ジメモリ | |
| JPS62151987A (ja) | 画像処理用マルチ・ポ−ト・メモリ | |
| JP2502857B2 (ja) | 信号処理装置 | |
| JPS58207170A (ja) | 画像処理システム | |
| JPH059831B2 (ja) | ||
| JPS61279888A (ja) | 文字発生装置 | |
| JPS61170843A (ja) | メモリ制御回路 | |
| JPH07271966A (ja) | データ記憶方法並びにこれを用いたスクロール方法及びデータ出力方法 | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JPS62133575A (ja) | メモリ装置 | |
| JPH0234396B2 (ja) | ||
| JPS59177665A (ja) | マスクメモリを備えるメモリシステム | |
| JPS6054055A (ja) | 記憶装置 | |
| JPS61117663A (ja) | ソ−ト演算回路 | |
| JPS61196496A (ja) | 記憶装置 | |
| JPS6167177A (ja) | 画像デ−タの回転装置 | |
| JPS63229574A (ja) | 回転用画像記憶装置 | |
| JPS62119679A (ja) | 回転・縮小用画像記憶装置 | |
| JPS5960479A (ja) | ビツト・マツプ・メモリ装置 |