[go: up one dir, main page]

JPS63249273A - Discriminating system for whether picture memory is good or not - Google Patents

Discriminating system for whether picture memory is good or not

Info

Publication number
JPS63249273A
JPS63249273A JP62083187A JP8318787A JPS63249273A JP S63249273 A JPS63249273 A JP S63249273A JP 62083187 A JP62083187 A JP 62083187A JP 8318787 A JP8318787 A JP 8318787A JP S63249273 A JPS63249273 A JP S63249273A
Authority
JP
Japan
Prior art keywords
matrix
memory
data
image data
image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62083187A
Other languages
Japanese (ja)
Inventor
Sadao Kurihara
貞夫 栗原
Kazuhiko Tamamura
玉村 和彦
Mutsumi Ishida
睦 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Fuji Facom Corp
Original Assignee
Fujitsu Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fuji Facom Corp filed Critical Fujitsu Ltd
Priority to JP62083187A priority Critical patent/JPS63249273A/en
Publication of JPS63249273A publication Critical patent/JPS63249273A/en
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Image Input (AREA)

Abstract

PURPOSE:To shorten the discrimination time by binarizing picture data for discrimination after storing this data in a picture memory where memory cells are arranged in a matrix and comparing results from addition of data in respective rows and columns of the matrix with results from the same processing of picture data for discrimination before storage. CONSTITUTION:After picture data for discrimination is stored in the picture memory where memory cells are arranged in a matrix, this data is read out and is binarized to obtain a matrix where each matrix element is '0' or '1'. An XY projection circuit is used to perform the addition processing in each row and column of the matrix, and addition results of respective rows and columns are obtained. Consequently, if the number of areas of the matrix as the discrimination object is mXn, m-number of sums are obtained with respect to row, and n-number of sums are obtained with respect to column, and (m+n)-number of addition results are obtained in total. These results are compared and collated with (m+n)-number of addition results of data, which is obtained by subjecting picture data for discrimination before storage in the picture memory to the same operation processing, in respective rows and columns of the matrix, thereby discriminating whether the picture memory is good or not.

Description

【発明の詳細な説明】 (概要) 本発明は良否判定用の画像データをメモリ・セルがマト
リクス状に配置された画像メモリに一旦格納した後読み
出して二値化処理し、XY投影回路を利用することより
当該マトリクスの行及び列毎に加算して得た結果と、画
像メモリに格納前の前記判定用画像データに対して同一
処理で得た結果とを比較して良否判定を行う。そのため
照合すべきデータ数が少ないので判定時間が短縮され、
プロセッサ装置のバス負荷が軽減されることになる。
[Detailed Description of the Invention] (Summary) The present invention uses an XY projection circuit to temporarily store image data for pass/fail judgment in an image memory in which memory cells are arranged in a matrix, read it out, and perform binarization processing. By doing so, the result obtained by adding each row and column of the matrix is compared with the result obtained by the same processing on the judgment image data before being stored in the image memory to determine the quality. Therefore, the amount of data to be compared is small, so the judgment time is shortened.
The bus load on the processor device will be reduced.

(産業上の利用分野) 本発明は画像メモリの良否判定方式に係り、特に画像デ
ータを所定語長単位毎に格納するメモリ・セルがマトリ
クス状に配置された画像メモリに予め定められた良否判
定用画像データを格納して画像メモリの良否の判定を行
う画像メモリの良否判定方式に関する。
(Industrial Application Field) The present invention relates to a method for determining the quality of an image memory, and in particular, a predetermined quality determination method for an image memory in which memory cells for storing image data in units of a predetermined word length are arranged in a matrix. The present invention relates to a method for determining the quality of an image memory, which stores image data for use in image memory and determines the quality of the image memory.

(従来の技術) 従来、画像メモリの良否判定を行う方式として予め定め
られた良否判定用の画像データを画像メモリの各メモリ
・セルに所定語長単位毎に一旦格納した後読み出し、プ
ロセッサ装置により読み出した画像データと画像メモリ
に格納前の前記判定用画像データとの比較を前記メモリ
・セルに格納された語長単位(画素)毎に行うことによ
り画像メモリの良否の判定を行う方式があった。
(Prior Art) Conventionally, as a method for determining the quality of an image memory, predetermined image data for quality determination is stored once in each memory cell of the image memory in units of a predetermined word length, and then read out by a processor device. There is a method for determining the quality of the image memory by comparing read image data with the image data for determination before being stored in the image memory for each word length unit (pixel) stored in the memory cell. Ta.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、画像メモリは例えば2.048x 2,04
8個のメモリ・セルが配置され、各メモリ・セルは8ビ
ツトの語長単位毎の画素の明度を表示するデータを格納
することができるものとすると、約4Mバイトの大きな
容iを有することになる。
By the way, the image memory is, for example, 2.048x 2.04
Assuming that 8 memory cells are arranged and each memory cell can store data representing the brightness of a pixel for each 8-bit word length unit, it has a large capacity i of about 4 MB. become.

したがって、読み出した前記判定用画像データとプロセ
ッサ装置を介して画像メモリ格納前の良否判定用画像デ
ータとをメモリ・セル毎に一々照合比較することは、プ
ロセッサ装置のバスに多大な負荷がかかり、良否判定処
理時間を多く要することとなる。
Therefore, comparing the read image data for judgment and the image data for quality judgment before being stored in the image memory via the processor device one by one for each memory cell places a large load on the bus of the processor device. This will require a lot of time to process the pass/fail judgment.

そこで、本発明は以上の問題点を解決するためになされ
たものであり、プロセッサ装置のバスに多大な負荷をか
けず、判定処理時間の短い画像メモリの良否判定方式を
提供することを目的として成されたものである。
SUMMARY OF THE INVENTION The present invention has been made in order to solve the above-mentioned problems, and an object of the present invention is to provide a method for determining the quality of an image memory, which does not place a large load on the bus of a processor device and has a short determination processing time. It has been accomplished.

(問題点を解決するための手段〕 以上の問題点を解決するために本発明は第1図に示すよ
うに画像データを所定語長単位毎に格納するメモリ・セ
ルがマトリクス状に配置された画像メモリに予め定めら
れた良否判定用画像データを格納して(S1)画像メモ
リの良否の判定を行う方式において、一旦格納された前
記判定用画像データを読み出して各メモリ・セル毎に当
該データに一定の演算処理を施して二値化処理し(S2
)、二値化処理された当該データについてXY投影回路
を利用して前記マトリクスの行及び列毎に加算処理し(
S3)、当該加算結果と画像メモリに格納前の前記判定
用画像データについての前記処理と同一の処理によって
得られた結果とを比較する(S4)ことにより画像メモ
リの良否判定を行うものである。
(Means for Solving the Problems) In order to solve the above problems, the present invention provides a system in which memory cells for storing image data in units of a predetermined word length are arranged in a matrix as shown in FIG. In the method of storing predetermined quality judgment image data in the image memory (S1) and determining the quality of the image memory, the once stored judgment image data is read out and the data is read out for each memory cell. is subjected to certain arithmetic processing and binarized (S2
), the binarized data is added for each row and column of the matrix using an XY projection circuit (
S3), the quality of the image memory is determined by comparing the addition result with the result obtained by the same process as the process for the determination image data before being stored in the image memory (S4). .

〔作用〕[Effect]

本発明はステップS1で良否判定用画像データ(メモリ
パトロール・チェック用データ)をマトリクス状にメモ
リ・セルが配置された画像メモリのうち良否判定の対象
とする領域のメモリ・セルに所定語調単位毎に書き込ん
で格納する。一旦書き込まれた当該画像データはステッ
プS2において読み出されて、各メモリ・セルに格納さ
れた画像データ毎に一定の演算処理を施して二値化処理
し、各行列要素が0または1であるマトリクスを得る。
In the present invention, in step S1, image data for quality determination (memory patrol/check data) is transferred to memory cells in an area targeted for quality determination in an image memory in which memory cells are arranged in a matrix every predetermined tone unit. Write to and store. The image data once written is read out in step S2, and is binarized by performing certain arithmetic processing on each image data stored in each memory cell, so that each matrix element is 0 or 1. Get the matrix.

ステップS3において二値化処理された当該データにつ
いてXY投影回路を利用して当該マトリクスの行及び列
毎に加算処理を行って、行及び列毎の加算結果を得る。
In step S3, addition processing is performed for each row and column of the matrix using the XY projection circuit on the binarized data to obtain addition results for each row and column.

したがって、良否判定の対象となるマトリクスのエリア
がmXnの場合には行についての和がm個得られ、列に
ついての和はn個得られるので加算結果は計量+nn個
得れることになる。
Therefore, when the area of the matrix to be judged is mXn, m row sums are obtained, and n column sums are obtained, so that metric+nn addition results are obtained.

ステップS4において画像メモリに格納前の良否判定用
画像データに前述した二値化処理と同一の演算処理を前
記語長単位毎に施して得たデータについて、前述したマ
トリクスの行及び列毎に加算して得た結果m+n個との
比較照合を行うことにより画像メモリの良否判定がなさ
れる。
In step S4, the data obtained by performing the same arithmetic processing as the binarization processing described above on the quality judgment image data before being stored in the image memory for each word length unit is added for each row and column of the matrix described above. The quality of the image memory is determined by comparing and checking the m+n results obtained.

(実施例) 次に本発明に係る実施例について説明する。(Example) Next, embodiments according to the present invention will be described.

第2図には本実施例の方式を実現する回路構成図を示す
FIG. 2 shows a circuit configuration diagram realizing the method of this embodiment.

カメラ1は被写体から画像データを得るためのものであ
って、画像を8ビツトの語長単位毎の画素に分解して画
像データとして画像メモリに転送するものである。当該
画像としては画像が時間的に変化する場合でっても良い
し、変化しない場合であっても良い。
The camera 1 is used to obtain image data from a subject, and is used to decompose an image into pixels of each 8-bit word length unit and transfer the image data to an image memory. The image may be one that changes over time, or one that does not change.

セレクタ2はCPU等のプロセッサ装置12及びカメラ
1のどちらか一方からの画像データの選択を行うもので
ある。画像メモリ3の良否判定を行う場合にはプロセッ
サ装置12からの良否判定用画像データが選択されるこ
とになる。画像メモリ3は画像データを画素毎に格納す
るマトリクス状に配置された複数の、例えば2,048
X 2,048個のメモリ・セルから構成され、各メモ
リ・セルは各々8ビツトで画素毎の明度を表示した画像
データが格納されるようになっている。すなわち、画像
メモリ3として約4Mバイトの容量のものを使用するこ
とになる。
The selector 2 selects image data from either a processor device 12 such as a CPU or the camera 1. When determining the quality of the image memory 3, image data for quality determination from the processor device 12 is selected. The image memory 3 has a plurality of memory cells arranged in a matrix, for example 2,048 memory cells, which store image data pixel by pixel.
It is composed of 2,048 memory cells, and each memory cell stores image data representing the brightness of each pixel using 8 bits. That is, the image memory 3 used has a capacity of approximately 4 Mbytes.

Xアドレス・カウンタ4は前記マトリクス状に配置され
たメモリ・セルの行についての画像データの格納位置を
指示するものであって、メモリ制御部7から出力される
所定のクロック信号を計数することによりXアドレスを
発生させるものである。これに対して、Yアドレス・カ
ウンタ5は前記メモリ・セルの列についての画像データ
の格納位置を指示するものであって、全行についてのX
アドレスの指定が終了する度毎に出力されるクロック信
号としてのXアドレスのCARRY信号を計数すること
によりYアドレスを発生させるものである。
The X-address counter 4 indicates the storage position of image data for the rows of memory cells arranged in a matrix, and by counting a predetermined clock signal output from the memory control section 7. It generates an X address. On the other hand, the Y address counter 5 indicates the storage position of the image data for the column of the memory cell, and
The Y address is generated by counting the CARRY signal of the X address as a clock signal that is output every time the address specification is completed.

アクセスのエリア制御部6はXアドレス・カウンタ4の
出力結果であるXアドレス及びYアドレス・カウンタ5
の出力結果であるYアドレスに基づいて画像メモリのア
クセスのエリア(領域)制御を行うものである。すなわ
ち、マトリクス状に配置されたメモリ・セルのうち、全
部のエリアについて良否判定を行うのか、またはその一
部のどのエリアについてのメモリの良否判定を行うかに
基づいて画像メモリのアクセス位置の制御を行うアクセ
ス位置制御信号をメモリ制御部7に出力するものである
The access area control unit 6 uses the X address and Y address counter 5 which are the output results of the X address counter 4.
The image memory access area (area) is controlled based on the Y address which is the output result of the image memory. In other words, the access position of the image memory is controlled based on whether the pass/fail judgment is to be made for all areas of the memory cells arranged in a matrix, or for which area of the memory cells. It outputs an access position control signal to the memory control section 7 for performing the following.

メモリ制御部7はエリア制御部6からのアクセス位置制
御信号及びプロセッサ装置12からの制御信号に基づい
てXアドレス・カウンタ4、Yアドレス・カウンタ5並
びにXY投影回路11に種々のクロック信号、リード(
読み出し)又はライト(書き込み)の指令をする指令信
号を出力するものである。
The memory control unit 7 supplies various clock signals and read signals to the X address counter 4, the Y address counter 5, and the XY projection circuit 11 based on the access position control signal from the area control unit 6 and the control signal from the processor device 12.
It outputs a command signal for commanding read (read) or write (write).

二値化回路8は予め設定したレベル値A及び已に基づい
て各メモリ・セルに格納された8ビツトで表示された画
素毎の画像データの値りがA≦D≦Bの範囲にある場合
には1を対応させ、画像データの値りがそれ以外の場合
には0を対応させて二値化処理を行って出力するもので
ある。
The binarization circuit 8 operates based on a preset level value A and value when the value of image data for each pixel displayed in 8 bits stored in each memory cell is in the range of A≦D≦B. is associated with 1, and when the value of the image data is other than that, 0 is associated, and the binarization process is performed and output.

二値化レベルA設定手段9及び二値化レベルB設定手段
10は各々二値化回路8で使用するレベル値A及びBの
値を設定するものである。
The binarization level A setting means 9 and the binarization level B setting means 10 are for setting the level values A and B used in the binarization circuit 8, respectively.

XY投影回路11は二値化されたデータ及びメモリ制御
部7から出力されるXアドレスの(:ARRY信号に基
づいてマトリクス状の画像メモリについて行及び列毎に
二値化されたデータの加算を行ってXY投影を行うもの
であって、画像メモリ3に格納された画像データの検索
用に通常備えられているものである。
The XY projection circuit 11 adds the binarized data for each row and column of the matrix image memory based on the binarized data and the (:ARRY signal) of the X address output from the memory control unit 7. It is used for searching image data stored in the image memory 3.

第3図にカメラ等の被写体が数字“1”′に対する画像
データについてXY投影回路11により投影を行った場
合を示している。プロセッサ装置12は以上述べた回路
全体の制御を行うものである。
FIG. 3 shows a case where an object such as a camera projects image data for the number "1"' by the XY projection circuit 11. The processor device 12 controls the entire circuit described above.

次に本実施例に係る画像データ良否判定方式の動作を第
2図乃至第5図に基づいて説明する。
Next, the operation of the image data quality determination method according to this embodiment will be explained based on FIGS. 2 to 5.

本実施例により良否判定を行うにはステップSJIにお
いて良否判定用画像データをプロセッサ装置から転送し
て画像メモリ3に一旦書き込む。良否判定用画像データ
としては例えば第5図に示すように各画素は8ビツトの
画像データのうち16進法で55及びAAのどちらか一
方のデータが各画素に配置されているものである。本実
施例においては画像メモリの全エリアのうち第5図に示
したように例えば7X7のマトリクス領域についての良
否判定を行うものである。
In order to perform a pass/fail judgment according to this embodiment, image data for pass/fail judgment is transferred from the processor device and temporarily written into the image memory 3 in step SJI. As shown in FIG. 5, the image data for quality determination is, for example, 8-bit image data in which each pixel has data of either 55 or AA in hexadecimal notation arranged in each pixel. In this embodiment, the quality determination is made for, for example, a 7×7 matrix area as shown in FIG. 5 among all areas of the image memory.

ステップSJ2において二値化回路8において使用する
二値化レベルA、Bの設定を二値化レベルA設定手段9
及び二値化レベルB設定手段1゜により行う。本実施例
では例えばAとしてA =AAと設定し、BとしてB≧
AAとする。
In step SJ2, the binarization level A setting means 9 sets the binarization levels A and B used in the binarization circuit 8.
and by the binarization level B setting means 1°. In this embodiment, for example, A is set as A=AA, and B is set as B≧
AA.

ステップSJ3においてXアドレス及びYアドレスが設
定されたエリアの全行列についての画像メモリの読出し
を開始する。
In step SJ3, reading of all rows and columns of the area where the X address and Y address are set is started from the image memory.

ステップSJ4で二値化回路3により、当該レベルA、
Bに基づいて画像メモリから読み出された画像データを
各メモリ・セル毎に、すなわち画素毎に二値化する。本
例では第5図に示した画像データが55に対しては0を
対応させ、画像データがAAに対しては1を対応させる
ことになる。第5図の下段に二値化したデータを行列要
素とするマトリクスを示している。
In step SJ4, the binarization circuit 3 converts the level A,
The image data read from the image memory based on B is binarized for each memory cell, that is, for each pixel. In this example, 0 is associated with the image data 55 shown in FIG. 5, and 1 is associated with the image data AA. The lower part of FIG. 5 shows a matrix whose matrix elements are binary data.

ステップSJ5においてXY投影回路11は二値化され
たデータについてXカウンタ及びYカウンタにより行及
び列について加算する。
In step SJ5, the XY projection circuit 11 adds up the binarized data for rows and columns using an X counter and a Y counter.

第5図の下段のマトリクスの下側及び右側には、当該マ
トリクスの各行及び列について二値化されたデータなX
Y投影回路11で加算した加算結果が示されている。
Below and on the right side of the matrix in the lower row of Figure 5 are the binarized data X for each row and column of the matrix.
The addition results added by the Y projection circuit 11 are shown.

ステップSJ6においては画像メモリ3から読み出され
た良否判定用の画像データについて二値化処理及び加算
したデータと、画像メモリ3に格納前の良否判定用画像
データについて当該処理と同一の二値化処理及び加算処
理したデータと、の比較が良否判定の対象となるエリア
についてなされる。本例では7×7のマトリクスについ
ての良否判定を行うものであるため、行及び列の加算結
果は全部で7+7=14個にすぎず従来のように全エリ
アについて7X7・49個の画像データの照合を行う必
要がない。
In step SJ6, the image data for quality determination read out from the image memory 3 is subjected to binarization processing and the added data is binarized, and the image data for quality determination before being stored in the image memory 3 is subjected to the same binarization process. A comparison is made with the processed and added data for the area targeted for quality determination. In this example, the pass/fail judgment is made on a 7x7 matrix, so the total result of addition of rows and columns is only 7+7=14, and unlike the conventional method, 7x7.49 pieces of image data are added for the entire area. There is no need to perform verification.

すなわち、照合すべきデータ数が少ないのでプロセッサ
装置の比較処理に要する負担が大幅に軽減され、かつ処
理時間も大幅に短縮されることになる。
That is, since the amount of data to be compared is small, the burden required for comparison processing on the processor device is significantly reduced, and the processing time is also significantly shortened.

ステップSJ7で比較により不一致の点が生じたことを
検出した場合には、ステップSJ9で不一致の箇所をエ
ラー箇所として抽出表示して当該方式の処理を終了する
If it is detected in step SJ7 that a point of disagreement has occurred, the point of disagreement is extracted and displayed as an error point in step SJ9, and the processing of the method is ended.

例えば第5図に示した第3の行及び第4の列で予め得ら
れた加算結果の値と一致しないことが検出された場合に
は(3,4)の行列要素の位置にあるメモリ・セルに異
常があることになり、当該メモリ・セルの位置(3,4
)が表示される。
For example, if it is detected that the value of the addition result does not match the value obtained in advance in the third row and fourth column shown in FIG. There is an abnormality in the cell, and the location of the memory cell (3, 4)
) is displayed.

一方、不一致の箇所がない場合にはステップSJ8を介
してステップSJ2に進み、二値化レベルのA、Bの値
を変えて再び同様の手順を繰り返しても良いし、判定エ
リアを変えて同様の手順を繰り返して全エリアについて
良否判定を行うこともできる。
On the other hand, if there is no mismatch, the process may proceed to step SJ2 via step SJ8, and the same procedure may be repeated by changing the values of A and B of the binarization level, or the same procedure may be repeated by changing the judgment area. It is also possible to repeat the procedure to determine pass/fail for all areas.

こうして、本例では画像メモリの全領域あるいは特定領
域についてプロセッサ装置のバスを殆ど使用せずに必要
とする領域についての良否判定をすることができるので
処理時間が短縮されることになる。
In this manner, in this example, it is possible to determine the quality of the required area for the entire area or a specific area of the image memory without using the bus of the processor device, thereby reducing the processing time.

(発明の効果) 本発明は画像メモリについての画像データの検索を行う
ために使用する画像処理装置が通常備えているXY投影
回路を用いることにより、回路的に新たな専用のハード
・ロジックを使用しないで容易に良否の判定を行うこと
ができる。また、本発明による方式ではプロセッサ装置
を用いてメモリの全セルについて一々照合を行う必要が
な′く、XY投影回路を用いる為プロセッサ装置の応答
時間を必要とせずメモリのアクセス時間だけですむため
良否判定処理時間が短縮されることになる。
(Effects of the Invention) The present invention uses a new dedicated hard logic in terms of circuitry by using an It is possible to easily judge whether the product is good or bad without having to do so. Furthermore, in the method according to the present invention, there is no need to use a processor to check all cells of the memory one by one, and since an XY projection circuit is used, the response time of the processor is not required, and only the memory access time is required. This will shorten the quality determination processing time.

さらに、画像メモリの良否の判定をプロセッサ装置の処
理に殆ど依存させないで行うことができるので、プロセ
ッサ装置のバスの負荷を軽減することができる。
Furthermore, since the quality of the image memory can be determined with almost no dependence on the processing of the processor, the load on the bus of the processor can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理流れ図、第2図は本発明の実施例
に係る回路図、第3図はXY投影の説明図、第4図は実
施例に係る流れ図、第5図は良否判定用画像データと二
値化データの例を示す図である。 Sl・・・良否判定用画像データの画像メモリへの書き
込み S2・・・二値化処理
Fig. 1 is a flowchart of the principle of the present invention, Fig. 2 is a circuit diagram of an embodiment of the invention, Fig. 3 is an explanatory diagram of XY projection, Fig. 4 is a flowchart of the embodiment, and Fig. 5 is a pass/fail judgment. FIG. 3 is a diagram showing an example of image data and binarized data. Sl...Writing image data for pass/fail judgment to image memory S2...Binarization processing

Claims (1)

【特許請求の範囲】 画像データを所定語長単位毎に格納するメモリ・セルが
マトリクス状に配置された画像メモリに予め定められた
良否判定用画像データを格納して(S1)画像メモリの
良否の判定を行う方式において、 一旦格納された前記判定用画像データを読み出して各メ
モリ・セル毎に当該データに一定の演算処理を施して二
値化処理し(S2)、 二値化処理された当該データについてXY投影回路を利
用して前記マトリクスの行及び列毎に加算処理し(S3
)、 当該加算結果と、画像メモリに格納前の前記判定用画像
データについての前記処理と同一の処理によって得られ
た結果と、を比較する(S4)ことにより画像メモリの
良否判定を行うことを特徴とする画像メモリの良否判定
方式。
[Claims] Predetermined image data for quality determination is stored in an image memory in which memory cells for storing image data in units of a predetermined word length are arranged in a matrix (S1) to determine the quality of the image memory. In this method, the once stored image data for determination is read out, and the data is subjected to certain arithmetic processing for each memory cell and binarized (S2). Addition processing is performed on the data for each row and column of the matrix using an XY projection circuit (S3
), the quality of the image memory is determined by comparing the addition result with the result obtained by the same process as the process for the determination image data before being stored in the image memory (S4). Characteristic image memory quality determination method.
JP62083187A 1987-04-03 1987-04-03 Discriminating system for whether picture memory is good or not Pending JPS63249273A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62083187A JPS63249273A (en) 1987-04-03 1987-04-03 Discriminating system for whether picture memory is good or not

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62083187A JPS63249273A (en) 1987-04-03 1987-04-03 Discriminating system for whether picture memory is good or not

Publications (1)

Publication Number Publication Date
JPS63249273A true JPS63249273A (en) 1988-10-17

Family

ID=13795319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62083187A Pending JPS63249273A (en) 1987-04-03 1987-04-03 Discriminating system for whether picture memory is good or not

Country Status (1)

Country Link
JP (1) JPS63249273A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470941A (en) * 1990-07-04 1992-03-05 Matsushita Electric Ind Co Ltd Self-correcting terminal device
JPH08328941A (en) * 1995-05-31 1996-12-13 Nec Corp Memory access control circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0470941A (en) * 1990-07-04 1992-03-05 Matsushita Electric Ind Co Ltd Self-correcting terminal device
JPH08328941A (en) * 1995-05-31 1996-12-13 Nec Corp Memory access control circuit

Similar Documents

Publication Publication Date Title
JP3552175B2 (en) Fail memory device
US4301443A (en) Bit enable circuitry for an image analyzer system
JPH03269279A (en) Semiconductor memory tester
US4290049A (en) Dynamic data correction generator for an image analyzer system
US4639915A (en) High speed redundancy processor
KR890004306B1 (en) Rasfer scan digital display system
JP2001312898A (en) Threshold analysis system and threshold analysis method
JPS63249273A (en) Discriminating system for whether picture memory is good or not
US5099416A (en) An operand storage compare (osc) detecting device using column and row signals in a buffer storage
JPH11102598A (en) Memory failure relief analyzer
GB2202656A (en) Memory re-mapping in a microcomputer system
GB2235074A (en) Testing a memory device
JP2833137B2 (en) Pattern matching method
JPS62192837A (en) Data holding circuit
JPS585681A (en) Testing device for semiconductor memory
EP0433831A2 (en) A method for organizing a memory for fault tolerance
JPH05342113A (en) Embedded system RAM failure detection method
JP3397576B2 (en) Memory check method and device
JP3010664B2 (en) Programmable read-only memory
JP3071846B2 (en) Parity error detection method and parity error detection circuit
JP2656600B2 (en) Test method for semiconductor memory device
JP3021577B2 (en) RAM test circuit
JPH1186595A (en) Semiconductor memory test device
JPS5911999B2 (en) Storage device block switching method
JPS6235199B2 (en)