JPS63237422A - レジンモ−ルド半導体の製造方法 - Google Patents
レジンモ−ルド半導体の製造方法Info
- Publication number
- JPS63237422A JPS63237422A JP7101787A JP7101787A JPS63237422A JP S63237422 A JPS63237422 A JP S63237422A JP 7101787 A JP7101787 A JP 7101787A JP 7101787 A JP7101787 A JP 7101787A JP S63237422 A JPS63237422 A JP S63237422A
- Authority
- JP
- Japan
- Prior art keywords
- resin mold
- dam
- mold
- manufacturing
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はレジンモールド半導体の製造法に関し、特に
レジンモールドの角部のダムバリを除去する際に発生す
る前記角部のクランク、カケなどの破壊を防止すること
ができる半導体製造方法に関するものである。
レジンモールドの角部のダムバリを除去する際に発生す
る前記角部のクランク、カケなどの破壊を防止すること
ができる半導体製造方法に関するものである。
この発明は半導体の製造方法におけるダムバリを除去す
る際に発生するレジンモールドへの応力を減少させるた
めにダムバリの厚みをリードフレームの厚みより薄くす
ることにより前記レジンモールド角部の(クラック、カ
ケなどの)破壊を防止するようにしたものである。
る際に発生するレジンモールドへの応力を減少させるた
めにダムバリの厚みをリードフレームの厚みより薄くす
ることにより前記レジンモールド角部の(クラック、カ
ケなどの)破壊を防止するようにしたものである。
ダムバリを除去する際に必要な力、つまりレジンモール
ドに加わる力はダムバリの厚みに比例しており従来のダ
ムバリの厚みはリードフレームの厚みと同等であった。
ドに加わる力はダムバリの厚みに比例しており従来のダ
ムバリの厚みはリードフレームの厚みと同等であった。
しかし、レジンモールド角部は形状的に強度の弱い部分
であり、クランク、カケなどが発生しやすい、このクラ
ンクやカケは外観上も信頼性上も不良となる。それはク
ランクやカケによりレジンモールド外部からの湿気が侵
入しやすくなり、リードフレームに使用しているメッキ
成分がマイグレーション現象を起こしたり、半導体素子
にまで浸透した場合、前記半導体のアルミ配線が腐食す
るなどの弊害があった。
であり、クランク、カケなどが発生しやすい、このクラ
ンクやカケは外観上も信頼性上も不良となる。それはク
ランクやカケによりレジンモールド外部からの湿気が侵
入しやすくなり、リードフレームに使用しているメッキ
成分がマイグレーション現象を起こしたり、半導体素子
にまで浸透した場合、前記半導体のアルミ配線が腐食す
るなどの弊害があった。
そこで本発明はレジンモールドの角部に発生するクラン
ク、カケなどを防止することを目的としている。
ク、カケなどを防止することを目的としている。
上記問題点を解決するために、この発明は図−2の様に
レジンモールド型の角部に凸部を設けてレジンモールド
の角部のダムバリをリードフレームの厚みよりも薄(な
る様にした。
レジンモールド型の角部に凸部を設けてレジンモールド
の角部のダムバリをリードフレームの厚みよりも薄(な
る様にした。
前記レジンモールド型の前記凸部は上型のみ、下のみ、
上下型両方に設けても良いが、型作成上一方の型に設け
るのが望ましい。
上下型両方に設けても良いが、型作成上一方の型に設け
るのが望ましい。
ダムバリを薄くすることにより、レジンモールドの角部
のダムバリを除去する際に発生する力が小さくなりレジ
ンモールドの角部にクランク、カケが発生することがな
い。
のダムバリを除去する際に発生する力が小さくなりレジ
ンモールドの角部にクランク、カケが発生することがな
い。
(実施例)
以下、この発明の実施例を図面に基づいて説明する。第
1図はダムバリを含んだ半導体装置の断面図である。第
5図は従来の同じ部分の断面図である。この発明はダム
バリ3の形状が第1図の様に従来ダムバリ3の厚みのも
のを薄いダムバリ4にすることを特徴としている。第3
図にもダムバIJ 3と薄いダムバリ4を示した。第1
図の様に薄いダムバリ4はレジンモールドの角部にあり
、ダムバリ3を除去する際、レジンモールド角部7に加
える力を小さくしクラブク、カケを防止する。
1図はダムバリを含んだ半導体装置の断面図である。第
5図は従来の同じ部分の断面図である。この発明はダム
バリ3の形状が第1図の様に従来ダムバリ3の厚みのも
のを薄いダムバリ4にすることを特徴としている。第3
図にもダムバIJ 3と薄いダムバリ4を示した。第1
図の様に薄いダムバリ4はレジンモールドの角部にあり
、ダムバリ3を除去する際、レジンモールド角部7に加
える力を小さくしクラブク、カケを防止する。
薄いダムバリ4を作る手段としては、第4図で示す様に
レジンモールド型に凸部5を四隅に設けることで可能に
なる。凸部5は従来のダムバリ形状から薄いダムバリ形
状を除いた形状に一敗する。
レジンモールド型に凸部5を四隅に設けることで可能に
なる。凸部5は従来のダムバリ形状から薄いダムバリ形
状を除いた形状に一敗する。
他の実施例として第6図を示す。薄いダムバリ6は傾斜
がついておりレジンモールド型からの離型性を考慮した
。又、くさび状になっているために応力集中が働きより
簡単にダムバリが除去できる様になっている。
がついておりレジンモールド型からの離型性を考慮した
。又、くさび状になっているために応力集中が働きより
簡単にダムバリが除去できる様になっている。
この様に本発明によればレジンモールド角部に加わる力
を減少させることができ、クランク、カケを防止できる
。又、このために加工工数がアップすることもない。
を減少させることができ、クランク、カケを防止できる
。又、このために加工工数がアップすることもない。
第1図はダムバリを含んだ半導体装置の断面図、第2図
はレジンモールド直後の平面図、第3図は本発明の半導
体装置の側面図、第4図は本発明の手段であるレジンモ
ールド型のキャビティーの斜視図、第5図は従来の半導
体装置の断面図、第6図は他の実施例の断面図である。 1・・・レジンモールド 2・・・リードフレーム 3・・・ダムバリ 4・・・薄いダムバリ 5・・・レジンモールド型の凸部 8・・・レジンモールド型のキャビティー以上 δ
はレジンモールド直後の平面図、第3図は本発明の半導
体装置の側面図、第4図は本発明の手段であるレジンモ
ールド型のキャビティーの斜視図、第5図は従来の半導
体装置の断面図、第6図は他の実施例の断面図である。 1・・・レジンモールド 2・・・リードフレーム 3・・・ダムバリ 4・・・薄いダムバリ 5・・・レジンモールド型の凸部 8・・・レジンモールド型のキャビティー以上 δ
Claims (1)
- リードフレームのタブ上に半導体素子を搭載し該素子上
の電極とリードフレームのインナーリードを電気的に接
続し、レジンモールドをする半導体装置において、前記
レジンモールドの角部のダムバリの厚みをリードフレー
ムの厚みより薄くすることを特徴とするレジンモールド
半導体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7101787A JPS63237422A (ja) | 1987-03-25 | 1987-03-25 | レジンモ−ルド半導体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7101787A JPS63237422A (ja) | 1987-03-25 | 1987-03-25 | レジンモ−ルド半導体の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63237422A true JPS63237422A (ja) | 1988-10-03 |
Family
ID=13448325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7101787A Pending JPS63237422A (ja) | 1987-03-25 | 1987-03-25 | レジンモ−ルド半導体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63237422A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0444144U (ja) * | 1990-08-21 | 1992-04-15 | ||
US5670429A (en) * | 1993-06-30 | 1997-09-23 | Rohm Co. Ltd. | Process of conveying an encapsulated electronic component by engaging an integral resin projection |
US6302672B1 (en) * | 1996-12-17 | 2001-10-16 | Texas Instruments Incorporated | Integrated circuit chip mold seal |
-
1987
- 1987-03-25 JP JP7101787A patent/JPS63237422A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0444144U (ja) * | 1990-08-21 | 1992-04-15 | ||
US5670429A (en) * | 1993-06-30 | 1997-09-23 | Rohm Co. Ltd. | Process of conveying an encapsulated electronic component by engaging an integral resin projection |
US5739054A (en) * | 1993-06-30 | 1998-04-14 | Rohm Co., Ltd. | Process for forming an encapsulated electronic component having an integral resin projection |
US5760481A (en) * | 1993-06-30 | 1998-06-02 | Rohm Co., Ltd. | Encapsulated electronic component containing a holding member |
US6302672B1 (en) * | 1996-12-17 | 2001-10-16 | Texas Instruments Incorporated | Integrated circuit chip mold seal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5886398A (en) | Molded laminate package with integral mold gate | |
US6114189A (en) | Molded array integrated circuit package | |
JPS6331149A (ja) | 半導体装置 | |
JPS63237422A (ja) | レジンモ−ルド半導体の製造方法 | |
JP2685582B2 (ja) | リードフレーム及びこれを用いた半導体装置 | |
JPH01753A (ja) | ばり無しインサート成形用リードフレームおよびその製造方法 | |
US7511366B2 (en) | Multi-row substrate strip and method for manufacturing the same | |
JPS6015955A (ja) | 半導体装置 | |
JPH0936157A (ja) | 半導体パッケージの成形装置および成形方法 | |
JP2714002B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS6234154B2 (ja) | ||
JPS62152130A (ja) | モ−ルド成形方法とそれに用いるリ−ドフレ−ム | |
JPS5921050A (ja) | 半導体装置の製造方法 | |
JP2589184B2 (ja) | 半導体装置の製造方法 | |
JPH0510360Y2 (ja) | ||
JPH03175658A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2616685B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS63170949A (ja) | 半導体装置 | |
JPS63273324A (ja) | 樹脂封止型回路装置の製造方法 | |
CN119230417A (zh) | 制造半导体组件的方法 | |
JPS6157319A (ja) | 電子部品の樹脂モールド方法 | |
KR100374135B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이것의 제조방법 | |
JP2560194B2 (ja) | パッケージ型半導体装置の製造方法 | |
JPH01296651A (ja) | 半導体装置用リードフレーム | |
JPH03152964A (ja) | 樹脂封止型半導体装置用リードフレーム |