JPS63236331A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS63236331A JPS63236331A JP7071487A JP7071487A JPS63236331A JP S63236331 A JPS63236331 A JP S63236331A JP 7071487 A JP7071487 A JP 7071487A JP 7071487 A JP7071487 A JP 7071487A JP S63236331 A JPS63236331 A JP S63236331A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- mask
- substrate
- aspect ratio
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
基板上にマスクを設は反応性イオンエツチングにより基
板を選択的に深くエツチングするドライエツチングにお
いて、 マスクの開孔のアスペクト比(深さ7幅)を大きくする
ことにより、 基板に対する開孔の合計の面積比が大きい場合にも深い
エツチングを可能にし、また、エツチング部分の側断面
形状の改善を図ったものである。
板を選択的に深くエツチングするドライエツチングにお
いて、 マスクの開孔のアスペクト比(深さ7幅)を大きくする
ことにより、 基板に対する開孔の合計の面積比が大きい場合にも深い
エツチングを可能にし、また、エツチング部分の側断面
形状の改善を図ったものである。
本発明は、基板上にマスクを設は反応性イオンエツチン
グにより基板を選択的に深くエツチングするドライエ・
ハチングの方法に関す。
グにより基板を選択的に深くエツチングするドライエ・
ハチングの方法に関す。
半導体装置においては、築積度が高まるに従い容量(キ
ャパシタ)や素子分離領域にその占有面積を縮小するこ
とが出来るトレンチ構造が採用される傾向にある。
ャパシタ)や素子分離領域にその占有面積を縮小するこ
とが出来るトレンチ構造が採用される傾向にある。
上記トレンチ構造の形成には、例えば幅が1μ僧で深さ
が5μmといった具合に、幅に対して深さが極めて大き
い窪み(トレンチ)の形成が必須である。
が5μmといった具合に、幅に対して深さが極めて大き
い窪み(トレンチ)の形成が必須である。
そして、このトレンチの形成には、多くの場合上記のド
ライエツチングが用いられている。
ライエツチングが用いられている。
第2図は、基板にトレンチを形成するドライエッチング
の従来方法の要部を示す側断面図である。
の従来方法の要部を示す側断面図である。
同図において、1は例えばシリコンからなる基板であり
、基板1上に例えば燐ガラス(PSG)、二酸化シリコ
ン(Si02)または窒化シリコン(SiN)などから
なり例えば幅約1μ−の開孔2を有する厚さ約1μmの
マスク3を形成し、例えば塩素系ガスなどの反応ガスを
高周波で励起する反応性イオンエツチングにより、基板
1の開孔2部分をエツチングして、例えば約5μmの深
さのトレンチ4を形成する。
、基板1上に例えば燐ガラス(PSG)、二酸化シリコ
ン(Si02)または窒化シリコン(SiN)などから
なり例えば幅約1μ−の開孔2を有する厚さ約1μmの
マスク3を形成し、例えば塩素系ガスなどの反応ガスを
高周波で励起する反応性イオンエツチングにより、基板
1の開孔2部分をエツチングして、例えば約5μmの深
さのトレンチ4を形成する。
上記の反応性イオンエツチングでは、化学反応および、
イオンの主として垂直方向に作用するスパッタリングに
よるエツチングと、化学反応および、イオンのスパッタ
リングで飛散したマスク材の再付着によるデポジション
(堆積)とが併存し、垂直方向のエツチングが堆積より
勝ることによりトレンチ4が形成される。
イオンの主として垂直方向に作用するスパッタリングに
よるエツチングと、化学反応および、イオンのスパッタ
リングで飛散したマスク材の再付着によるデポジション
(堆積)とが併存し、垂直方向のエツチングが堆積より
勝ることによりトレンチ4が形成される。
しかしながら、上記のドライエツチング方法では、第3
図の側断面図(a)に示す如く、開孔2が多数で、基板
1に対する開孔2の合計の面積比が例えば20%以上と
いった具合に大きくなると、所謂ローディング効果(被
エツチング面積依存性)により、所望の深さに達する以
前にエツチング進行面上にエツチングを停止させる堆積
膜5が形成されて、所望の深さのトレンチ4が形成され
なくなる問題がある。
図の側断面図(a)に示す如く、開孔2が多数で、基板
1に対する開孔2の合計の面積比が例えば20%以上と
いった具合に大きくなると、所謂ローディング効果(被
エツチング面積依存性)により、所望の深さに達する以
前にエツチング進行面上にエツチングを停止させる堆積
膜5が形成されて、所望の深さのトレンチ4が形成され
なくなる問題がある。
また、上記の面積比が十分に小さい場合であっても、第
3図の側断面図山)に示す如く、エツチング初期の段階
でエツチング中の底面中央部に堆積膜が形成されて底面
周縁部のエツチングが先行することにより、底面周縁が
6で示す如くに尖った(所謂トレンチ構造が生じた)ト
レンチ4が形成されることがある。このトレンチ構造は
、電界隼中を起こさせてトレンチ構造の特性を劣化させ
る問題となる。
3図の側断面図山)に示す如く、エツチング初期の段階
でエツチング中の底面中央部に堆積膜が形成されて底面
周縁部のエツチングが先行することにより、底面周縁が
6で示す如くに尖った(所謂トレンチ構造が生じた)ト
レンチ4が形成されることがある。このトレンチ構造は
、電界隼中を起こさせてトレンチ構造の特性を劣化させ
る問題となる。
上記問題点は、開孔を有するマスクを基板上に設けて、
反応性イオンエツチングにより該基板の該開孔部分を選
択的にエツチングするに際して、上記開孔のアスペクト
比(深さ7幅)を1.5以上に設定してエツチング部分
の側断面形状を制御する本発明のドライエツチング方法
によって解決される。
反応性イオンエツチングにより該基板の該開孔部分を選
択的にエツチングするに際して、上記開孔のアスペクト
比(深さ7幅)を1.5以上に設定してエツチング部分
の側断面形状を制御する本発明のドライエツチング方法
によって解決される。
反応性イオンエツチングでは、先に述べたように、エツ
チングと堆積とが併存し、エツチングが堆積に勝るとこ
ろ即ちエツチングが堆積膜を破る主としてエツチング中
の底面でエツチングが進行する。
チングと堆積とが併存し、エツチングが堆積に勝るとこ
ろ即ちエツチングが堆積膜を破る主としてエツチング中
の底面でエツチングが進行する。
そして、その底面部では、マスクの表面からの深さが大
きくなるに従い反応ガスの淀みが増すと共に、飛散した
マスク材の再付着の廻込みが減少するので、底面に対す
る堆積の度合は、底面がマスク表面に近い時に大きく、
エツチングが進行して底面が深くなるに従い小さくなる
。それは、マスクの開孔にエツチングされた部分を加え
た孔のアスペクト比(深さ7幅)に関係するもので、そ
のアスペクト比が大きくなるに従い小さくなるように変
化する。
きくなるに従い反応ガスの淀みが増すと共に、飛散した
マスク材の再付着の廻込みが減少するので、底面に対す
る堆積の度合は、底面がマスク表面に近い時に大きく、
エツチングが進行して底面が深くなるに従い小さくなる
。それは、マスクの開孔にエツチングされた部分を加え
た孔のアスペクト比(深さ7幅)に関係するもので、そ
のアスペクト比が大きくなるに従い小さくなるように変
化する。
このことから、その底面に形成される堆積膜の状態は、
エツチング初期の堆積状態に左右されることになり、先
に述べた問題(エツチングの途中停止またはヒレ1ンチ
ングの発生)は、エツチング初期における堆積の度合が
大きいために発生したものと考えられる。
エツチング初期の堆積状態に左右されることになり、先
に述べた問題(エツチングの途中停止またはヒレ1ンチ
ングの発生)は、エツチング初期における堆積の度合が
大きいために発生したものと考えられる。
そして、エツチング初期における堆積の度合は、上述か
ら判るように、マスクの開孔のアスペクト比に伯依存し
ている。
ら判るように、マスクの開孔のアスペクト比に伯依存し
ている。
本発明は、マスクの開孔の上記のように作用するアスペ
クト比に着目したものである。
クト比に着目したものである。
゛即ち、マスクの開孔のアスペクト比を変えることによ
り、エツチング初期における堆積の度合を変えてエツチ
ングの進行状態を変化させ、それを介してエツチング部
分のl)t!3断面形状を制御したものである。
り、エツチング初期における堆積の度合を変えてエツチ
ングの進行状態を変化させ、それを介してエツチング部
分のl)t!3断面形状を制御したものである。
先に述べた問題が発生した従来方法の場合には、このア
スペクト比が略lであったが、この値を大きくすること
により、エツチング初期の堆積の度合が小さくなって、
エツチング中における底面が継続的にエツチングされ、
また、トレンチングの発生が防止されるようになること
は、上述の説明で理解されよう。
スペクト比が略lであったが、この値を大きくすること
により、エツチング初期の堆積の度合が小さくなって、
エツチング中における底面が継続的にエツチングされ、
また、トレンチングの発生が防止されるようになること
は、上述の説明で理解されよう。
そして、その状態を実現するマスクの開孔のアスペクト
比は、本発明者の実験によれば略1.5以上であった。
比は、本発明者の実験によれば略1.5以上であった。
以下本発明方法の実施例についてその要部を示す第1図
の側断面図により説明する。企図を通じ同一符号は同一
対象物を示す。
の側断面図により説明する。企図を通じ同一符号は同一
対象物を示す。
同図において、先ず、トレンチを形成するシリコン基板
l上に、燐ガラスからなりトレンチの形成位置に幅約1
μmの開孔2を有する厚さ約2μmのマスク3aを形成
する。ここでは、例えばトレンチの数が多くなるなど形
成する回路の都合により、基板1に対する開孔2の合計
の面積比は、従来方法でローディング効果が問題となる
約30%である。
l上に、燐ガラスからなりトレンチの形成位置に幅約1
μmの開孔2を有する厚さ約2μmのマスク3aを形成
する。ここでは、例えばトレンチの数が多くなるなど形
成する回路の都合により、基板1に対する開孔2の合計
の面積比は、従来方法でローディング効果が問題となる
約30%である。
マスク3aの形成は、燐ガラスを通常の方法で被着し、
それにレジストマスクを用いて開孔2を形成すれば良い
。またマスク3aの材料は、二酸化シリコンや窒化シリ
コンであっても良い。
それにレジストマスクを用いて開孔2を形成すれば良い
。またマスク3aの材料は、二酸化シリコンや窒化シリ
コンであっても良い。
次いで、反応性イオンエツチングにより、基板lの開孔
2部分を選択的に所望の深さ例えば約5μmの深さにエ
ツチングしてトレンチ4を形成する。この際、例えば、
反応ガスがCBrF3 (流量3 secm)で圧力
がQ、4Torrsまたは、反応ガスがCl2(流量1
0s105c + CC14(流it15secm)
で圧力が0.025Torr、などにすれば良い。
2部分を選択的に所望の深さ例えば約5μmの深さにエ
ツチングしてトレンチ4を形成する。この際、例えば、
反応ガスがCBrF3 (流量3 secm)で圧力
がQ、4Torrsまたは、反応ガスがCl2(流量1
0s105c + CC14(流it15secm)
で圧力が0.025Torr、などにすれば良い。
このエツチングでは、エツチングと堆積とが併存してい
るものの、値が約2となる開孔2のアスペクト比が、先
に述べたように、エツチング初期の堆積の度合を従来方
法の場合より小さくして、エツチングの途中停止および
トレンチングの発4を防止しているので、形成されたト
レンチ4は、所望の深さを有し且つトレンチングのない
ものとなる。
るものの、値が約2となる開孔2のアスペクト比が、先
に述べたように、エツチング初期の堆積の度合を従来方
法の場合より小さくして、エツチングの途中停止および
トレンチングの発4を防止しているので、形成されたト
レンチ4は、所望の深さを有し且つトレンチングのない
ものとなる。
このエツチングの終了時に薄い堆積膜が残されるが、こ
の堆積膜は、二酸化シリコンおよび炭素系物質からなる
ので、マスク3aの除去および軽い灰化処理くアッシン
グ)により除去することが出来る。
の堆積膜は、二酸化シリコンおよび炭素系物質からなる
ので、マスク3aの除去および軽い灰化処理くアッシン
グ)により除去することが出来る。
上述の実施例では開孔2のアスペクト比を略2にしたが
、ローディング効果に関係する上記面積比が20%未満
の場合には、マスク3aの厚さを約1.5μmまで即ち
開孔2のアスペクト比を略1.5まで下げても、トレン
チングの発生を防止することが出来る。
、ローディング効果に関係する上記面積比が20%未満
の場合には、マスク3aの厚さを約1.5μmまで即ち
開孔2のアスペクト比を略1.5まで下げても、トレン
チングの発生を防止することが出来る。
なお、実施例では開孔2の幅を1μm、トレンチ4の深
さを5μmとしたが、その値が実施例に限定されないこ
とは、上述の説明で理解されよう。
さを5μmとしたが、その値が実施例に限定されないこ
とは、上述の説明で理解されよう。
また、開孔2のアスペクト比は、その作用からして大き
い方が望ましいが、開孔2の形成の面からして2.5程
度に留めるのが現実的である。
い方が望ましいが、開孔2の形成の面からして2.5程
度に留めるのが現実的である。
〔発明の効果〕
以上説明したように本発明の構成によれば、基板上にマ
スクを設は反応性イオンエツチングにより基板を選択的
に深くエツチングするドライエツチングにおいて、基板
に対するマスクの開孔の合計の面積比が大きい場合にも
深いエツチングを可能にし、また、エツチング部分の側
断面形状の改善を図ることが出来て、例えば半導体装置
における良質なトレンチ構造の形成を容易にさせる効果
がある。
スクを設は反応性イオンエツチングにより基板を選択的
に深くエツチングするドライエツチングにおいて、基板
に対するマスクの開孔の合計の面積比が大きい場合にも
深いエツチングを可能にし、また、エツチング部分の側
断面形状の改善を図ることが出来て、例えば半導体装置
における良質なトレンチ構造の形成を容易にさせる効果
がある。
第1図は本発明方法実施例の要部を示す側断面図、
第2図は従来方法の要部を示す側断面図、第3図は従来
方法の問題点を示す側断面図、である。 図において、 1は基板、 2は開孔、 3.3aはマスク、 4はトレンチ、 5は堆積膜、 である。
方法の問題点を示す側断面図、である。 図において、 1は基板、 2は開孔、 3.3aはマスク、 4はトレンチ、 5は堆積膜、 である。
Claims (1)
- 開孔を有するマスクを基板上に設けて、反応性イオンエ
ッチングにより該基板の該開孔部分を選択的にエッチン
グするに際して、上記開孔のアスペクト比を1.5以上
に設定してエッチング部分の側断面形状を制御すること
を特徴とするドライエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7071487A JPS63236331A (ja) | 1987-03-25 | 1987-03-25 | ドライエツチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7071487A JPS63236331A (ja) | 1987-03-25 | 1987-03-25 | ドライエツチング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63236331A true JPS63236331A (ja) | 1988-10-03 |
Family
ID=13439517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7071487A Pending JPS63236331A (ja) | 1987-03-25 | 1987-03-25 | ドライエツチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63236331A (ja) |
-
1987
- 1987-03-25 JP JP7071487A patent/JPS63236331A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6284666B1 (en) | Method of reducing RIE lag for deep trench silicon etching | |
JPS6242445A (ja) | 集積回路の製造方法 | |
EP0395330A2 (en) | Method of forming an oxide liner and active area mask for selective epitaxial growth in an isolation trench | |
US6054384A (en) | Use of hard masks during etching of openings in integrated circuits for high etch selectivity | |
JPS63236331A (ja) | ドライエツチング方法 | |
JP3932345B2 (ja) | 象嵌技法を利用した微細金属パターン形成方法 | |
KR100374455B1 (ko) | 평면 트렌치의 제조 방법 | |
KR100299379B1 (ko) | 반도체소자의금속배선형성방법 | |
KR100378353B1 (ko) | Rie 식각시 발생하는 노칭 저감방법 | |
JPS62249422A (ja) | 半導体集積回路装置の製造方法 | |
JP4114215B2 (ja) | コンタクトホールの形成方法 | |
JP2690860B2 (ja) | 半導体物質の非等方性エッチング方法 | |
KR100681267B1 (ko) | 반도체 장치의 제조에서 콘택 형성 방법 | |
JPH0571129B2 (ja) | ||
US20010051386A1 (en) | Method of manufacturing a semiconductor device | |
JPH05283407A (ja) | 半導体装置の製造方法 | |
JPH0653334A (ja) | 半導体装置の製造方法 | |
JPH0530065B2 (ja) | ||
KR100506871B1 (ko) | 글래스층을 이용한 스토리지 노드 형성 방법 | |
KR20030048957A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
KR20030038651A (ko) | 도핑되지 않은 이산화규소와 질화규소 위의 도핑된이산화규소를 선택적으로 에칭시키는 방법 | |
JP2692918B2 (ja) | 半導体装置の製造方法 | |
KR20020031025A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
JPS61158158A (ja) | 半導体装置の製造方法 | |
KR0140638B1 (ko) | 콘택식각방법 |