JPS63234785A - 時間軸補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、入力ビデオ信号をデジタル化して書き込みク
ロック信号によりメモリに書き込み、このメモリから読
み出しクロック信号により読み出されるビデオ信号をア
ナログ化して出力するようにした時間軸補正装置に関し
、例えば、ビデオテープレコーダ（以下、単にＶＴＲと
いう、）等に適用される。

［発明の概要〕 本発明は、入力ビデオ信号をデジタル化して書き込みク
ロック信号によりメモリに書き込み、このメモリから読
み出しクロック信号により読み出されるビデオ信号をア
ナログ化して出力するようにした時間軸補正装置におい
て、入力ビデオ信号のベロシティエラーを検出し、その
検出出力を上記入力ビデオ信号の例えば同期部分に挿入
して上記入力ビデオ信号とともにデジタル化してメモリ
に書き込むようにして、上記メモリから読み出されるベ
ロシティエラーの検出出力により変調された読み出しク
ロック信号を位相変調することにより、高精度の時間軸
補正処理を常に行い得るようにしたものである。

（従来の技術） 一般に、回転ヘッド装置を使用して信号の記録再生を行
うＶＴＲ等の信号記録再生装置では、回転ヘッドの偏心
や回転むらあるいは記録媒体の走行速度変動等に起因す
る時間軸変動を伴うので、品位の高い再生動作を行うた
めに再生信号に含まれる上記時間軸変動を補正する必要
がある。特に、ビデオ信号をそのままＦＭ変調して記録
する所謂直接ＦＭ記録方式のビデオテープレコーダでは
、残留ジッタが色むら等の原因になるので、極めて精度
の高い時間軸補正装置が必要とされる。

従来より、ＶＴＲの再生ビデオ信号の時間軸誤差を高い
精度で補正するには、時間軸誤差を含んだ入力ビデオ信
号をデジタル化して書き込みクロック信号によりメモリ
に書き込み、このメモリから時間軸誤差を除去したビデ
オ信号を読み出すための基準の読み出しクロック信号の
位相をベロシティエラーにより変調するようにしたベロ
シティエラー補正機能を有する例えば第３図に示す如き
構成の時間軸補正装置が使用されている。

第３図に示した従来の時間軸補正装置では、時間軸変動
を含んだ再生ビデオ信号が、信号入力端子４０を介して
アナログ・デジタル（Ａ／Ｄ）変換器４１に供給される
とともに、同期分離回路５１とパーストゲート回路５２
に供給されている。

上記同期分離回路５１は、上記再生ビデオ信号に含まれ
ている同期信号を分離して、その水平同期信号をＡＦＣ
回路５３に供給する。また、上記パーストゲート回路５
２は、上記入力再生ビデオ信号に含まれているバースト
信号を分離してＡＰＣ回路５４に供給する。

上記ＡＦＣ回路５３は、ＮＴＳＣ方式の時間軸補正装置
の場合、上記同期分離回路５１から供給される水平同期
信号に基づいて水平同期周波数（ｒｈ　）の９１０倍の
周波数（９１０ｆｈ）すなわち副搬送周波数（ｆｓｃ）
の４倍の周波数（４ｆｓｃ）を有する再生クロックパル
スを形成して上記ＡＰＣ回路５４に供給するとともに、
上記再生クロックパルスを１／９１０分周することによ
り一水平走査期間（ＩＨ）毎の書き込みスタート信号（
Ｗｓ）を形成して書き込みアドレス発生回路５５に供給
する。また、上記ＡＰＣ回路５４は、上記再生クロック
パルスの位相を上記パーストゲート回路５２から供給さ
れるバースト信号の位相に合わせる位相制御を行って、
上記入力再生ビデオ信号の時間軸誤差に応じた位相変動
を伴う周波数が９１０　ｆｈの書き込みクロック信号（
Ｗｃｋ）を形成し、この書き込みクロック信号（Ｗｃｋ
）を書き込みアドレス発生回路５５と上記Ａ／Ｄ変換器
４１に供給するとともに、上記バースト信号の位相を基
準にしたベロシティエラー信号を形成してアナログ遅延
回路６０を介して位相変調回路６２に供給する。

上記位相変調回路６２は、基準クロック発生回路６１か
ら周波数が９１０　ｆｈの基準読み出しクロック信号（
Ｒｃｋ）が供給されており、上記アナログ遅延回路５６
を介して供給されるベロシティエラー信号に応じて上記
読み出しクロック信号（Ｒｃｋ）を位相変調して読み出
しアドレス発生回路６３とデジタル・アナログ（Ｄ／Ａ
）変換器４３に供給する。

そして、この時間軸補正装置では、上記ＡＰＣ回路５４
により形成される入力再生ビデオ信号の時間軸誤差に応
じた位相変動を伴う周波数が９１Ｏｆｈの書き込みクロ
スフ信号（Ｗｃｋ）を用いて、上記入力再生ビデオ信号
をＡ／Ｄ変換器４１にてデジタル化したビデオデータを
メモリ４２に書き込み、上記基準クロック発生回路６１
にて与えられる時間軸誤差の無い周波数が９１０　ｆｈ
の基準読み出しクロック信号（Ｒｃｋ）を用いて、上記
メモリ４２からビデオデータを読み出してＤ／Ａ変換器
４３にてアナログ化することにより、時間軸誤差を補正
した再生ビデオ信号を信号出力端子４４から出力する。

なお、上記位相変調回路６２は、上記へロシティエラー
信号に応じて上記読み出しクロック信号（Ｒｃｋ）を位
相変調することにより、上記再生ビデオ信号のへロシテ
ィエラーの補正を行っている。上記ベロシティエラー信
号を上記位相変調回路６２に供給する上記アナログ遅延
回路６０は、上記メモリ４２に対するビデオデータの書
き込み・読み出し動作の時間差によるビデオデータの時
間遅れに対応する時間遅れを上記ベロシティエラー信号
に与える。通常、時間軸補正装置では、数ラインー１０
数ライン分の記憶容量を有す、るメモリ４２が用いられ
ているので、上記アナログ遅延回路６０としてコンデン
サによるホールド回路が用いられる。

〔発明が解決しようとする問題点〕

ところで、上述のように入力ビデオ信号を時間軸誤差に
より変調された書き込みクロック信号（Ｗｃｋ）にてメ
モリに書き込み、この書き込まれたビデオ信号をヘロシ
テイエラーにより位相変調した基準の読み出しクロック
信号（Ｒｃｋ）にて上記メモリから読み出すことにより
、極めて精度の高い時間軸補正処理を行うことができる
のであるが、上記コンデンサによるホールド回路を用い
たアナログ遅延回路６０を介して位相変調回路６２にベ
ロシティエラー信号を与えるようにした従来の時間軸補
正装置では、例えばビデオテープの編集作業等において
再生画像を静止させるフリーズを長時間に亘って行うよ
うな場合に、ベロシティエラー補正を正常に行うことが
できなくなるという問題点があった。

そこで、本発明は、上述の如き従来の問題点に鑑み、ビ
デオテープの編集作業等において再生画像を静止させる
フリーズを長時間に亘って行うような場合にもベロシテ
ィエラー補正を正常に行い、橿めて精度の高い時間軸補
正処理を常に行うことのできようにした新規な構成の時
間軸補正装置を提供することを目的とする。

〔問題点を解決するための手段） 本発明は、上述の如き問題点を解決するために、入力ビ
デオ信号をデジタル化して書き込みクロック信号により
メモリに書き込み、このメモリから読み出しクロック信
号により読み出されるビデオ信号をアナログ化して出力
するようにした時間軸補正装置において、上記入力ビデ
オ信号のベロシティエラーを検出する検出手段と、上記
検出手段によるベロシティエラーの検出出力と上記入力
ビデオ信号とを選択的にデジタル化して上記メモリに供
給する手段と、上記メモリから読み出されるベロシティ
エラーデータをアナログ化するデジタル・アナログ変換
手段と、上記デジタル・アナログ変換手段にてアナログ
化したベロシティエラーの検出出力により上記読み出し
クロック信号を位相変調する変調手段とを設けたことを
特徴としている。

（作用〕 本発明では、入力ビデオ信号とそのベロシティエラーの
検出出力とが選択的にメモリに書き込まれる。上記メモ
リからビデオ信号を読み出す際に、上記メモリに書き込
まれているベロシティエラーデータに基づいて読み出し
クロック信号の位相を変調することによりベロシティエ
ラーが補正される。

〔実施例〕

以下、本発明の一実施例について、図面に従い詳細に説
明する。

第１図のブロック図に示す時間軸軸補正装置において、
信号入力端子１０には、図示しない直接Ｍ記録方式ビデ
オテープレコーダにて再生された時間軸変動を含んだＮ
ＴＳＣ方式の再生ビデオ信号が供給される。

上記再生ビデオ信号は、上記信号入力端子１０を介して
信号切り換え回路１１に供給されるとともに、同期分離
回路２１とパーストゲート回路２２に供給されている。

上記同期分離回路２１は、上記再生ビデオ信号に含まれ
ている同期信号を分離して、その水平同期信号をＡＦＣ
回路２３に供給する。また、上記パーストゲート回路２
２は、上記再生ビデオ信号に含まれているバースト信号
を分離してＡＰＣ回路２４に供給する。

上記ＡＦＣ回路２３は、上記同期分離回路２１から供給
される水平同期信号に基づいて水平同期周波数（ｆｈ）
（７）９１０倍の周波数（９１０ｆｈ）すなわち副搬送
周波数（ｆｓｃ）の４倍の周波数（４ｒｓｃ）を有する
再生クロックパルスを形成して上記ＡＰＣ回路６に供給
するとともに、上記再生クロックパルスを１／９１０分
周することにより一水平走査期間（ＩＨ）毎の書き込み
スタート信号（Ｗｓ）を形成して書き込みアドレス発生
回路２５に供給する。また、上記ＡＰＣ回路２４は、上
記ＡＦＣ回路２３から供給される再生クロックに基づい
て上記再生ビデオ信号の時間軸誤差に応じた位相変動を
伴う書き込みクロック信号（Ｗｃｋ）を形成し、この書
き込みクロック信号）Ｗｃｋ）をアナログ／デジタル（
Ａ／Ｄ）変換器１２と書き込みアドレス発生回路２５に
供給するとともに、上記バースト信号の位相を基準にし
たヘロシティエラー信号を形成して上記信号切り換え回
路１１に供給する。

上記信号切り換え回路１１は、上記信号入力端子１０に
供給された入力再生ビデオ信号の映像期間中には上記入
力再生ビデオ信号を選択し、また、同期期間中には上記
ＡＰＣ回路２４から供給されるベロシティエラー信号を
選択するように動作制？１１されており、上記ベロシテ
ィエラー信号を同期部分に挿入した第２図に示す如き再
生ビデオ信号を上記Ａ／Ｄ変換器１２に供給する。

上記Ａ／Ｄ変換器１２は、入力信号すなわち上記同期部
分にベロシティエラー信号が挿入された再生ビデオ信号
を上記書き込みクロック信号（Ｗｃｋ）にてサンプリン
グしてデジタル化することにより、ベロシティエラーデ
ータとビデオデータを形成する。そして、上記Ａ／Ｄ変
換器１１にて得られるベロシティエラーデータとビデオ
データは、上記書き込みクロック信号（Ｗｃｋ）および
書き込みスタート信号（Ｗｓ）に基づいて上記書き込み
−アドレス発生回路２５にて形成される書き込みアドレ
スデータに従って上記メモリ１２に書き込まれる。

また、読み出しアドレス発生回路３５は、基準クロック
発生回路３１から位相変調回路３２を介して読み出しク
ロック信号（Ｒｃｋ）が供給されるとともに、上記基準
クロック発生回路３１がら読み出しスタート信号（Ｒｓ
）が供給されており、上記読み出しクロック信号（Ｒｃ
ｋ）および読み出しスタート信号（Ｒｓ）に基づいて読
み出しアドレスデータを形成して、上記メモリ１３がら
上記へロシティエラーデータとビデオデータを順番に読
み出す。そして、上記メモリ１３がら読み出される上記
ビデオデータは、デジタル・アナログ（Ｄ／Ａ）変換器
１３にてアナログ化して信号出力端子１４から時間軸補
正処理済の再生ビデオ信号として出力される。

また、上記メモリ１３から読み出される上記ベロシティ
エラーデータは、上記３ｔＪ７．クロンク発生回路３１
から上記ベロシティエラーデータの読み出しタイミング
に一致したクロックパルスが供給されるＤ型フリップフ
ロップ３３に取り込まれ、このＤ型フリップフロップ３
３を介してデジタル・アナログ（Ｄ／Ａ）変換器３４に
供給されアナログ化して上記位相変調回路３２に与えら
れている。そして、上記位相変調回路３２は、上記Ｄ／
Ａ変換器３４にて上記ベロシティエラーデータをアナロ
グ化したベロシティエラー信号に応じて、上記読み出し
クロック信号（Ｒｃｋ）を位相変調して、上記読み出し
アドレス発生回路３３に供給するとともに、上記ビデオ
データをアナログ化する上記Ｄ／Ａ変換器１３に供給す
ることにより、ヘロシティエラー補正を行う。

すなわち、この時間軸補正装置では、入力再生ビデオ信
号の同期部分にベロシティエラー信号を挿入して、上記
入力再生ビデオ信号とへロシティエラー信号をＡ／Ｄ変
換１１２によりデジタル化して時間軸補正処理用のメモ
リ１３に書き込み、このメモリ１３からビデオデータを
読み出してアナログ化する際に、上記ビデオデータとと
もに上記メモリ１３に書き込まれているヘロシティエラ
ーデータを読み出してベロシティエラー補正処理を行う
。従って、ビデオテープの編集作業等において再生画像
を静止させるフリーズを長時間に亘って行うような場合
にも、上記メモリ１３から読み出されるヘロシティエラ
ーデータに基づいてベロシティエラー補正処理を正常に
行うことができ、極めて精度の高い時間軸補正処理を常
に行うことができる。

〔発明の効果〕

本発明では、入力ビデオ信号とそのベロシティエラーの
検出出力とを選択的にデジタル化してメモリに書き込み
、上記メモリからビデオ信号を読み出す際に、上記メモ
リに書き込まれているヘロシティエラーデータに基づい
て読み出しクロック信号の位相を変調することによりヘ
ロシティエラー補正を行うので、ビデオテープの編集作
業等において再生画像を静止させるフリーズを長時間に
亘って行うような場合にも、上記メモリから読み出され
るヘロシティエラーデータに基づいてベロシティエラー
補正処理を正常に行うことができ、極めて精度の高い時
間軸補正処理を常に行うことができる。また、上記入力
ビデオ信号とそのベロシティエラーの検出出力とを共通
のＡ／Ｄ変換手段にてデジタル化して時間軸補正処理用
のメモリに書き込むようにしているので、装置の回路規
模が大きくなることもない。

【図面の簡単な説明】

るＡ／Ｄ変換器の入力信号の波形図である。 第３図は従来例の構成を示す時間軸補正装置のブロック
図である。 １０・・・信号入力端子 １１・・・信号切り換え回路 １２・・・Ａ／Ｄ変換器 １３・・・メモリ １４．３４・・・Ｄ／Ａ変換器 １５・・・信号出力端子 ２１・・・同期分離回路 ２２・・・パーストゲート回路 ２３・・・ＡＦＣ回路 ２４・・・ＡＰＣ回路 ２５・・・書き込みアドレス発生回路 ３１・・・基準クロック発生器 ３２・・・位相変調回路

Claims (1)

1. 【特許請求の範囲】 入力ビデオ信号をデジタル化して書き込みクロック信号
   によりメモリに書き込み、このメモリから読み出しクロ
   ック信号により読み出されるビデオ信号をアナログ化し
   て出力するようにした時間軸補正装置において、 上記入力ビデオ信号のベロシティエラーを検出する検出
   手段と、 上記検出手段によるベロシティエラーの検出出力と上記
   入力ビデオ信号とを選択的にデジタル化して上記メモリ
   に供給する手段と、 上記メモリから読み出されるベロシティエラーデータを
   アナログ化するデジタル・アナログ変換手段と、 上記デジタル・アナログ変換手段にてアナログ化したベ
   ロシティエラーの検出出力により上記読み出しクロック
   信号を位相変調する変調手段とを設けたことを特徴とす
   る時間軸補正装置。