[go: up one dir, main page]

JPS6321693A - Display unit - Google Patents

Display unit

Info

Publication number
JPS6321693A
JPS6321693A JP61166151A JP16615186A JPS6321693A JP S6321693 A JPS6321693 A JP S6321693A JP 61166151 A JP61166151 A JP 61166151A JP 16615186 A JP16615186 A JP 16615186A JP S6321693 A JPS6321693 A JP S6321693A
Authority
JP
Japan
Prior art keywords
light emitting
display device
light
screen
horizontally
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61166151A
Other languages
Japanese (ja)
Other versions
JPH0567239B2 (en
Inventor
善一郎 原
田中 利二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP61166151A priority Critical patent/JPS6321693A/en
Priority to KR1019870006972A priority patent/KR900008072B1/en
Priority to CA000541973A priority patent/CA1290800C/en
Priority to AU75686/87A priority patent/AU593368B2/en
Priority to DE87110225T priority patent/DE3785972T2/en
Priority to EP87110225A priority patent/EP0253379B1/en
Priority to US07/073,661 priority patent/US4833542A/en
Publication of JPS6321693A publication Critical patent/JPS6321693A/en
Priority to US07/204,314 priority patent/US4901155A/en
Priority to CA000615881A priority patent/CA1298607C/en
Publication of JPH0567239B2 publication Critical patent/JPH0567239B2/ja
Priority to SG118394A priority patent/SG118394G/en
Priority to HK144694A priority patent/HK144694A/en
Granted legal-status Critical Current

Links

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発光素子を多数配列して構成され、屋外競技
場等を中心として利用されている大画面の表示装置に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a large-screen display device that is constructed by arranging a large number of light emitting elements and is mainly used in outdoor stadiums and the like.

〔従来の技術〕[Conventional technology]

この種の大画面の表示装置は、従来CRTあるいは電球
を使用した単画素発光素子を多数配列することによって
表示部が構成されるのが一般的であシ、カラー表示が行
われる表示装置は、R,G、B3種類の単画素発光素子
を規則的に配列したもの、あるいはR,G、B3色を含
む単画素発光素子を多数配列したものがあった。これら
の表示装置は複数の発光素子と、これらを駆動する電子
回路でユニットが構成され、このようなユニットを多数
配列した表示装置と、表示を制御する制御装置、および
電源装置で構成されるものであ)、第9図はこのような
従来の表示装置の一例を示す構成図で、図において、3
0はこの表示装置のスクリーン、3はこのスクリーン3
0を構成要素としてのユニット、6は複数のユニット3
を収容してスクリーンを構成している筐体であ)、13
は電源、29はスクリーン30の各ユニット3を制御す
る表示制御部である。また、第10図はこの表示制御部
29の構成を示すブロック図で、図において、26は入
力されたビデオ信号をディジタル信号に変換するアナロ
グ拳ディジタル変換器(以下、A/D変換器という)、
15はディジタル化されたビデオ信号を格納するフレー
ムメモリ、16はフレームメそす15に接続されたオン
・オフ判定部、27はオン・オフ判定部16に接続され
、スクリーン30の列選択を行なう列選択回路、28は
スクリーン30の行選択を行なう行選択回路、18はこ
の行選択回路28と前記フレームメモリ15のアドレス
制御を行なうアドレス制御部、22はこのアドレス制御
部18と前記A/I)変換器26のタイミング制御を行
なうタイミング制御部、32は複数個が格子状に配列さ
れて前記ユニット3を形成する単画素発光素子である。
Conventionally, in this type of large-screen display device, the display section is generally constructed by arranging a large number of single-pixel light emitting elements using CRTs or light bulbs. There are those in which single-pixel light-emitting elements of three colors R, G, and B are regularly arranged, and those in which a large number of single-pixel light-emitting elements including three colors of R, G, and B are arranged. These display devices consist of a unit made up of multiple light emitting elements and electronic circuits that drive them, and are made up of a display device with a large number of such units arranged, a control device that controls the display, and a power supply device. ), FIG. 9 is a block diagram showing an example of such a conventional display device, and in the figure, 3
0 is the screen of this display device, 3 is this screen 3
0 is a unit as a component, 6 is a plurality of units 3
13)
29 is a power source, and 29 is a display control unit that controls each unit 3 of the screen 30. FIG. 10 is a block diagram showing the configuration of the display control unit 29. In the figure, 26 is an analog-to-digital converter (hereinafter referred to as an A/D converter) that converts the input video signal into a digital signal. ,
15 is a frame memory for storing a digitized video signal; 16 is an on/off determination unit connected to the frame memory 15; and 27 is connected to the on/off determination unit 16 to select a column on the screen 30. A column selection circuit 28 is a row selection circuit that selects a row of the screen 30; 18 is an address control unit that controls addresses of this row selection circuit 28 and the frame memory 15; 22 is a connection between this address control unit 18 and the A/I ) A timing control unit 32 for controlling the timing of the converter 26 is a single pixel light emitting element, a plurality of which are arranged in a grid to form the unit 3.

次に動作について説明する。この表示装置に入力された
ビデオ信号は、A/′D変換器26によって所定のデジ
タル信号に変換され、フレームメモリ15に格納される
。フレームメモリ15に格納されたデータは単画素発光
素子32に対応したアドレスに従って読み出され、逐次
オン・オフ信号に変換され、列選択回路27及び行選択
回路28によって指定される単画素発光素子32に供給
される。各単画素発光素子32はそれぞれ記憶機能を備
えておシ、単画素発光素子32に供給されたオン・オフ
信号は再度信号が供給されるまで保持される。フレーム
メモリ15の内容は各フィールドが複数回読み出され、
それぞれ所定のオン・オフ信号に変換されて表示され、
1フイールド内のオン時間の累積値がその単画素発光素
子32が表示すべきビデオ信号の振幅に比例したものと
なる。
Next, the operation will be explained. The video signal input to this display device is converted into a predetermined digital signal by the A/'D converter 26 and stored in the frame memory 15. The data stored in the frame memory 15 is read out according to the address corresponding to the single pixel light emitting element 32, and is sequentially converted into an on/off signal to select the single pixel light emitting element 32 specified by the column selection circuit 27 and the row selection circuit 28. supplied to Each single pixel light emitting element 32 has a memory function, and the on/off signal supplied to the single pixel light emitting element 32 is held until the signal is supplied again. Each field of the contents of the frame memory 15 is read out multiple times,
Each is converted into a predetermined on/off signal and displayed,
The cumulative value of on-time within one field is proportional to the amplitude of the video signal to be displayed by the single pixel light emitting element 32.

一方、スクリーン30はユニット3の配列のし方によっ
て種々のサイズが構成可能であシ、制御装置29は種々
のスクリーンサイズを制御できる。
On the other hand, the screen 30 can have various sizes depending on how the units 3 are arranged, and the control device 29 can control various screen sizes.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

従来の表示装置は以上のように構成されているので、高
解像度化をはかる場合、より小形の単画素発光素子を高
密度に配例する必要があシ、そのため使用される単画素
発光素子の数は膨大なものとなシ、それに伴なって駆動
回路、その他の周辺回路も飛躍的に増加する反面、単画
素発光素子の小形化によるコストダウンはわずかなもの
であシ、駆動回路等の周辺回路にも同等なものを用いる
ものであるため、高解像度化と、低価格化、軽量・薄形
化とを同時に実現することが極めて困難なものであると
いう問題点があった。
Conventional display devices are configured as described above, so in order to achieve high resolution, it is necessary to arrange smaller single-pixel light-emitting elements in a higher density. Although the number of drive circuits and other peripheral circuits will increase dramatically, the cost reduction due to miniaturization of single pixel light emitting elements will be minimal, and the number of drive circuits and other peripheral circuits will increase dramatically. Since similar peripheral circuits are used, there is a problem in that it is extremely difficult to achieve high resolution, low cost, and light weight and thinness at the same time.

この発明は上記のような問題点を解消するためになされ
念もので、解像度が高く、低価格で薄くて軽い大画面の
表示装置を得ることを目的とする。
This invention was devised to solve the above-mentioned problems, and its object is to provide a large-screen display device with high resolution, low cost, thinness, and lightness.

〔問題点を解決するための手段〕[Means for solving problems]

この発明に係る表示装置は、発光部がkXtの格子配列
された複数画素の発光素子を用い、この発光素子を基板
上に駆動回路とともiCmxnの格子配列することによ
ってユニットを形成し、さらにこのようなユニットをp
xqの格子状に配列して、これらのユニットを制御する
制御回路および電源とともにモジュールを形成し、この
モジュールヲ複数個配列することによってスクリーンを
構成したものである。
In the display device according to the present invention, the light emitting portion uses a light emitting element of a plurality of pixels arranged in a kXt lattice, and the light emitting elements are arranged on a substrate together with a drive circuit in an iCmxn lattice to form a unit. unit like p
These units are arranged in a grid of xq to form a module together with a control circuit and a power supply for controlling these units, and a screen is constructed by arranging a plurality of these modules.

〔作 用〕[For production]

この発明における表示装置は、画素としての発光部を複
数含む複数画素の発光素子を使用することによって、−
画素当シのコストダウンをはかるとともに、ユニット、
モジュール、スクリーンと、それぞれ効率的に機能を分
担させることによって、低価格であシ、かつコンパクト
な構成の表示装置を実現する。
The display device according to the present invention uses a plurality of pixel light-emitting elements each including a plurality of light-emitting parts as pixels.
In addition to reducing the cost of pixels, the unit,
By efficiently sharing functions between modules and screens, a low-cost, compact display device can be realized.

〔実施例〕〔Example〕

以下、この発明の一実施例を図を用いて説明する。第1
図はこの発明の全体構成を示すブロック図である。図に
おいて、1は発光素子で、発光部2が縦にに個、横に4
個(k、tは正の整数)の格子状に配列されたものであ
る。図ではに=4.t=4の場合を一例として示した。
An embodiment of the present invention will be described below with reference to the drawings. 1st
The figure is a block diagram showing the overall configuration of the present invention. In the figure, 1 is a light emitting element, and the light emitting parts 2 are arranged vertically in 1 pieces and horizontally in 4 pieces.
(k, t are positive integers) arranged in a lattice pattern. In the figure, = 4. The case of t=4 is shown as an example.

3はこの発光素子1を縦にm個、横にn個(m、nは正
の整数)の格子状に配列して構成されたユニットで、図
ではm=4sn=4の場合を一例として示した。4はこ
のユニット3を縦にp個、横にq個(p、qは正の整数
)の格子状配列して構成したモジュールである。図では
p=2.q=2の場合を一例として示した。5はこのモ
ジュール4を縦に配列したモジュール群、6は筐体であ
シ、30はモジュール群5、筐体6内に横に配列して構
成されるスクリーンである。
3 is a unit configured by arranging m light emitting elements 1 vertically and n horizontally (m and n are positive integers) in a grid. In the figure, the case of m=4sn=4 is taken as an example. Indicated. 4 is a module constructed by arranging p units 3 vertically and q horizontally (p and q are positive integers) in a grid pattern. In the figure, p=2. The case where q=2 is shown as an example. 5 is a module group in which the modules 4 are arranged vertically, 6 is a housing, and 30 is a screen configured by horizontally arranging the module group 5 and the housing 6.

前記発光素子1は例えば液晶、螢光表示管等のドツトマ
トリクス型表示素子であ夛、互いに直交する第1及び第
2の2種類の制御電極を組合せて制御することによって
表示を制御する。
The light emitting element 1 is a dot matrix type display element such as a liquid crystal or a fluorescent display tube, and displays are controlled by combining two types of control electrodes, first and second, which are orthogonal to each other.

以下、螢光表示管を例にとシ説明を進める。第2図はこ
のような螢光表示管の内部構造を示す概略断面図である
。9は熱電子を放出するカソード、8は電子を加速する
グリッド、7は螢光物質の塗布された陽極であシ、10
は陽極7に電圧を印加するための配線、11は排気口、
12は外部接続のための電極である。この螢光表示管は
陽極7にカソード9からの熱電子が衝突することによっ
て陽極7表面に塗布された螢光物質が発光するものであ
シ、陽極7は、配線10から印加される電圧によって制
御される。ここでは、この場櫃7が前記第1の制御電極
に、また、グリッド8が第2の制御部ff1K対応する
。第3図は表示を制御する制御電極の構成を示す説明図
であシ、グリッド8はY1〜Y4の4本が行方向に共通
に1また陽極7はX1〜X4の4本が列方向に共通に接
続され、マトリクスが構成されており、直交する両制御
TL極の交点に対応して配置された発光部2の表示が制
御される。フルカラーの表示装置を構成する場合は、R
(赤)、G(緑)、B(青)の3種類の螢光物質を陽極
に規則的に塗布したものを使用する。特にR,G、Bの
発光部2の数がR:G:B = 1 :2 :1であシ
、閉3図に示すような画素配列とした場合は解像度にお
いて有利なカラー表示装置が得られる。
The explanation will be given below using a fluorescent display tube as an example. FIG. 2 is a schematic sectional view showing the internal structure of such a fluorescent display tube. 9 is a cathode that emits thermoelectrons, 8 is a grid that accelerates electrons, 7 is an anode coated with a fluorescent substance, and 10
is a wiring for applying voltage to the anode 7, 11 is an exhaust port,
12 is an electrode for external connection. In this fluorescent display tube, a fluorescent substance coated on the surface of the anode 7 emits light when thermoelectrons from the cathode 9 collide with the anode 7. controlled. Here, the column 7 corresponds to the first control electrode, and the grid 8 corresponds to the second control section ff1K. FIG. 3 is an explanatory diagram showing the configuration of the control electrodes that control the display.The grid 8 has four electrodes Y1 to Y4 in common in the row direction, and the anode 7 has four electrodes X1 to X4 in the column direction. They are commonly connected to form a matrix, and the display of the light emitting sections 2 arranged corresponding to the intersections of the two orthogonal control TL poles is controlled. When configuring a full color display device, R
The anode is coated regularly with three types of fluorescent substances: (red), G (green), and B (blue). In particular, if the number of R, G, and B light emitting parts 2 is R:G:B = 1:2:1 and the pixel arrangement is as shown in Figure 3, a color display device with an advantage in resolution can be obtained. It will be done.

ユニット3は第1図に示すように、このよう々螢光表示
管等による複数画素の発光素子1と、シフトレジスタ、
ラッチ等を含むその駆動回路を基板上に配列して構成さ
れる。ここで発光素子1の制御電極を前述の如くマトリ
クス構成としたことKよって発光素子1の外部に引出さ
れる電極12の数が削減できるとともに駆動回路の削減
をはかることができ、ユニット3の構成が簡略化できる
As shown in FIG. 1, the unit 3 includes a plurality of pixel light emitting elements 1 such as fluorescent display tubes, a shift register,
It is constructed by arranging its driving circuits including latches and the like on a substrate. Here, since the control electrodes of the light emitting element 1 are arranged in a matrix as described above, the number of electrodes 12 drawn out to the outside of the light emitting element 1 can be reduced, and the number of drive circuits can be reduced, and the structure of the unit 3 can be reduced. can be simplified.

モジュール4は、第4図に示すように、複数のユニット
3と、これらを制御する制御回路31および電源13で
構成される。従来の表示装置では表示制御部29、ある
いは電源13は第9図に示すようにスクリーン6外部に
集中して設置され、また各櫨サイズのスクリーンを制御
できるようになっていて、その回路構成も複雑であった
のに対し、本発明では各モジュール4に分散配置して、
限られた部分しか制御しないという制限を設けることに
よって制御回路31の回路構成の簡略化をはかつている
。特に、発光素子lに含まれる発光部2の数(kXt)
、ユニット3が含む発光素子1の数(mXn)、さらに
モジュール4が含むユニット3の数(pXq)O関係に
オイテに= 2rs L= 2S(rsaは正の整数)
、m=2t* n==2u* p=2v* q=2” 
(tsu eV pVIは負でない整数)と、ディジタ
ル信号処理上有利な構成とすることによって制御回路3
1は効率的に構成できるようになる。特に第5図に示す
ように、モジュール4を形成するユニット群の配置に、
制御回路31及び電源13を配置することによってよシ
コンパクトなものとすることができる。第6図はその制
御回路31の構成を示すブロック図で、図において、1
5はフレームメモリ、16はフレームメモリ15に接続
されたオン・オフ判定部、19はこのオン噛オフ判定部
16に接続されてユニット3の選択を行なうユニット選
択ゲート、18はフレームメモリ15、オン−オフ判定
部16及びユニット選択ゲート19のアドレス制御を行
なうアドレス制御部、17はこのアドレス制御部18の
タイミング制御を行なうタイミング制御部である。
As shown in FIG. 4, the module 4 is composed of a plurality of units 3, a control circuit 31 for controlling them, and a power supply 13. In the conventional display device, the display control unit 29 or the power supply 13 is centrally installed outside the screen 6 as shown in FIG. In contrast, in the present invention, it is distributed and arranged in each module 4,
The circuit configuration of the control circuit 31 is simplified by providing a restriction that only a limited portion is controlled. In particular, the number of light emitting parts 2 included in the light emitting element l (kXt)
, the number of light-emitting elements 1 included in unit 3 (mXn), and the number of units 3 included in module 4 (pXq) O in the relationship = 2rs L = 2S (rsa is a positive integer)
, m=2t* n==2u* p=2v* q=2”
(tsu eV pVI is a non-negative integer) and the control circuit 3 has a configuration that is advantageous for digital signal processing.
1 can be configured efficiently. In particular, as shown in FIG. 5, the arrangement of the unit groups forming the module 4,
By arranging the control circuit 31 and the power supply 13, it can be made more compact. FIG. 6 is a block diagram showing the configuration of the control circuit 31. In the figure, 1
5 is a frame memory, 16 is an on/off determination unit connected to the frame memory 15, 19 is a unit selection gate connected to the on/off determination unit 16 and selects the unit 3, 18 is a frame memory 15, an on/off determination unit - An address control section that performs address control of the off determination section 16 and the unit selection gate 19; 17 is a timing control section that performs timing control of the address control section 18;

ここで、高速でサンプリングされたディジタルビデオ信
号をそのまま、フラットケーブルを用いて各モジュール
4へ伝送することは困難である丸め、第7図に示す如く
複数のモジュール4を共通の信号線14で接続してモジ
ュール群5を形成し、このモジュール群5を複数配列し
てスクリーン30を形成している。なお、図において、
24及び25は共通の信号線14のバッファ及び終端部
であシ、26は入力されるビデオ信号をディジタル信号
に変換するA/D変換器、21はモジュール群5対応に
設けられて、A/D変換器26からのディジタルビデオ
信号を蓄積して速度変換を行なうバッファメモリ、22
はこのA/D変換器26とバッファメモリ21のタイミ
ング制御を行なうタイミング発生部、20はこれらによ
って構成される信号供給手段であシ、この信号供給手段
20は第5図に示す如く、電源を分配する電源分配手段
33とともに筐体6内に収容されている。
Here, it is difficult to directly transmit the digital video signal sampled at high speed to each module 4 using a flat cable. However, as shown in FIG. A module group 5 is formed by arranging a plurality of module groups 5 to form a screen 30. In addition, in the figure,
Reference numerals 24 and 25 are a buffer and termination section of the common signal line 14, 26 is an A/D converter that converts the input video signal into a digital signal, and 21 is provided corresponding to the module group 5, and is an A/D converter. a buffer memory 22 that stores the digital video signal from the D converter 26 and performs speed conversion;
2 is a timing generating section that controls the timing of the A/D converter 26 and the buffer memory 21, and 20 is a signal supplying means constituted by these components.As shown in FIG. It is housed in the casing 6 together with a power distribution means 33 for distributing power.

次に動作について説明する。入力されたビデオ信号は、
信号供給手段20のA/D変換器26によって所定のデ
ィジタル信号に変換されて、各モジュール群5に対応し
て設けられたバッファメモリ21内に一旦格納される。
Next, the operation will be explained. The input video signal is
The signal is converted into a predetermined digital signal by the A/D converter 26 of the signal supply means 20, and is temporarily stored in the buffer memory 21 provided corresponding to each module group 5.

このバッファメモリ21に格納したビデオ信号は低速で
読出され、アドレスが付加されて対応するモジュール群
5へ個別に送出される。各モジュール群5はそのビデオ
信号をバッファ24で受け、共通の信号線14によって
各モジュール4に伝送する。ここで、バッファ24で受
けたビデオ信号は、前述の如くバッファメモリ21によ
って低速に変換されているので、共通の信号線14とし
てはフラットケーブルの使用が可能となる。
The video signal stored in the buffer memory 21 is read out at low speed, an address is added, and the video signal is individually sent to the corresponding module group 5. Each module group 5 receives the video signal in a buffer 24 and transmits it to each module 4 via a common signal line 14. Here, since the video signal received by the buffer 24 is converted at low speed by the buffer memory 21 as described above, a flat cable can be used as the common signal line 14.

各モジュール4は各々アドレスを有しておシ、そのアド
レスに応じて共通の信号線14よシビデオ信号の対応部
分を入力する。入力されたビデオ信号は制御回路31の
フレームメモリ15に一旦書込まれ、アドレス制御部1
8の制御によって読出されて、逐次オン・オフ信号に変
換され、ユニット選択ゲート19によって所定のユニッ
ト3へ送られる。各ユニット3ではこのビデオ信号を格
子状に配列された各発光素子1に送シ、所定の発光部2
を所定の輝度で発光させる。
Each module 4 has an address and inputs a corresponding portion of the video signal through the common signal line 14 according to the address. The input video signal is once written into the frame memory 15 of the control circuit 31, and then the address control section 1
8 is read out, sequentially converted into an on/off signal, and sent to a predetermined unit 3 by a unit selection gate 19. In each unit 3, this video signal is sent to each light emitting element 1 arranged in a grid pattern, and a predetermined light emitting section 2 is sent.
emits light at a predetermined brightness.

第8図はその発光素子1としての螢光表示管1に与える
信号のタイムチャートである。4本のグリッド8にはY
l=Yaでそれぞれ異なるタイミングの走査信号が周期
的に入力され、陽極7にばX1〜X4のそれぞれに前記
走査信号に同期して所定のビデオ信号が入力され、その
交点の発光部2を発光させる。このようなマトリックス
型の発光素子1は各発光部2の表示を個別に制御するこ
とはできないが、走査信号に従って行毎に時分割で制御
され、走査の高速化によって連続した表示を実現してい
る。また、中間階調の表示は、陽極7にビデオ信号の振
幅に比例した時間1櫂の信号を入力することによって、
発光部2の輝度を変化させることで実現している。
FIG. 8 is a time chart of signals applied to the fluorescent display tube 1 as the light emitting element 1. Y on the 4 grids 8
Scanning signals with different timings are periodically inputted at l=Ya, and a predetermined video signal is inputted to each of the anodes X1 to X4 in synchronization with the scanning signals to the anode 7, causing the light emitting section 2 at the intersection point to emit light. let In such a matrix type light emitting element 1, the display of each light emitting part 2 cannot be controlled individually, but it is controlled in a time division manner row by row according to a scanning signal, and continuous display is realized by increasing the scanning speed. There is. In addition, the display of intermediate gradations can be achieved by inputting a signal proportional to the amplitude of the video signal to the anode 7.
This is achieved by changing the brightness of the light emitting section 2.

このように、ビデオ信号はモジュール4毎に処理され、
スクリーン30全体としてはまとまった1つの映像が表
示されているが、個々のモジュール4は前記映像の一部
を表示するだけであシ、表示機能としては限られている
が、表示装置として必要な制御回路31.電源13等を
含んでおり、それ単体でも表示装置として機能するもの
であシ、従って、このようなモジュール4の集合体であ
るスクリーン30は、モジュール4を単純な構成にする
ことによってその構成を単純化することができる。
In this way, the video signal is processed by each module 4,
Although one unified image is displayed on the screen 30 as a whole, each module 4 only displays a part of the image, and its display function is limited, but it is necessary as a display device. Control circuit 31. It includes a power supply 13, etc., and functions as a display device by itself.Therefore, the screen 30, which is an assembly of such modules 4, can be simplified in structure by simplifying the module 4. It can be simplified.

以上示したように表示装置としての主要な信号の処理部
分である制御回路31および電源部はモジュール内に含
まれる。ここでさらにビデオ信号のA/I)変換器26
とバッファメモリ21を含む信号供給手段20を、電力
を入力し、各モジュールへ電力を分配する電源分配手段
33とともに1スクリーン30を構成する筐体6内に配
置することによってスクリーン筐体内にすべての機能が
集約され、コンパクトな構成となる。
As shown above, the control circuit 31 and the power supply unit, which are the main signal processing parts of the display device, are included in the module. In addition, a video signal A/I) converter 26
By arranging the signal supply means 20 including the buffer memory 21 and the signal supply means 20 in the casing 6 constituting one screen 30 together with the power supply distribution means 33 that inputs power and distributes the power to each module, all Functions are consolidated to create a compact configuration.

なお、上記実施例では発光素子、ユニット・モジュール
、モジュール群、さらにはスクリーンと個別の機能ブロ
ックに分割して示したが、たとえばm=n=1の場合発
光素子11単体でユニットが構成され、またI)=(1
=1の場合ユニット3とモジュール4が一致する。特に
m=n=p=q=1の場合も考えられるが、この場合−
個の発光素子でもモジュールが構成される。また、上記
説明では螢光表示管を例として示したが、本発明は、液
晶、プラズマディスプレイパネル、エレクトロルミネセ
ンス等各種ディスプレイに適用できる。
In the above embodiment, the light emitting element, unit module, module group, and screen are shown divided into individual functional blocks, but for example, when m=n=1, the unit is composed of the light emitting element 11 alone, Also I)=(1
If =1, unit 3 and module 4 match. In particular, the case where m=n=p=q=1 is also considered, but in this case -
A module can also be configured with just one light emitting element. Further, although the above description has been given as an example of a fluorescent display tube, the present invention can be applied to various displays such as liquid crystal, plasma display panel, and electroluminescent display.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、発光素子として複数
の発光部が格子状に配列された複数画素の発光素子を用
い、この複数画素の発光素子のmXHの格子配列によっ
てユニットを、またこのユニットのpxqの格子配列(
m、nap+qはともに正の整数)によってモジュール
を形成し、さらにこのモジュールを複数個配列してスク
リーンを形成するように構成したので、表示装置として
の機能を、発光素子、ユニット、モジュールと逐次効率
的に分配することが可能となシ、さらに、発光素子もそ
の発光部と同数の単画素発光素子に比べれば極めて安価
なものであって、解像度の高い大画面の表示装置を、価
格の上昇1重量、厚さの増大等を伴なうことなく実現で
きるという効果がある0
As described above, according to the present invention, a multi-pixel light-emitting element in which a plurality of light-emitting parts are arranged in a grid is used as a light-emitting element, and the mXH grid arrangement of the multi-pixel light-emitting elements allows the unit to be Unit pxq lattice array (
(m, nap+q are both positive integers) to form a module, and a plurality of these modules are arranged to form a screen, so the function as a display device is sequentially increased in efficiency from the light emitting element, unit, and module. In addition, the light-emitting elements are extremely inexpensive compared to the same number of single-pixel light-emitting elements as the number of light-emitting parts, so it is possible to produce high-resolution, large-screen display devices without increasing the price. 1.It has the effect of being realized without increasing weight or thickness, etc.0

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例による表示装置を示す全体
構成図、第2図はその発光素子の一例としての螢光表示
管の構造を示す概略断面図、第3図はその制御電極の構
成を示す説明図、第4図は前記表示装置のモジュールの
構成を示すブロック図、第5図は前記表示装置の構造を
示す一部切欠斜視図、第6図は前記モジュールの制御回
路の構成を示すブロック図、第7図は前記表示装置のモ
ジュール群及び信号供給手段の構成を示すブロック図、
第8図は前記発光素子に与えられる信号のタイムチャー
ト、第9図は従来の表示装置を示す全体構成図、第10
図はその表示制御部の構成を示すブロック図である。 1は発光素子、2は発光部、3はユニット、4はモジュ
ール、5はモジュール群、6は筐体、7は第1の制御電
極(陽槙)、8は第2の制御電極(グリッド)、13は
電源、14は共通の信号線、15はフレームメモリ、2
0は信号供給手段、3゜はスクリーン、31は制御回路
、33は電源分配手段。 なお、図中、同一符号は同一、又は相当部分を示す。
FIG. 1 is an overall configuration diagram showing a display device according to an embodiment of the present invention, FIG. 2 is a schematic cross-sectional view showing the structure of a fluorescent display tube as an example of the light emitting element, and FIG. 3 is a diagram of the control electrode of the display device. FIG. 4 is a block diagram showing the structure of the module of the display device, FIG. 5 is a partially cutaway perspective view showing the structure of the display device, and FIG. 6 is the structure of the control circuit of the module. FIG. 7 is a block diagram showing the configuration of the module group and signal supply means of the display device,
FIG. 8 is a time chart of signals given to the light emitting element, FIG. 9 is an overall configuration diagram showing a conventional display device, and FIG.
The figure is a block diagram showing the configuration of the display control section. 1 is a light emitting element, 2 is a light emitting part, 3 is a unit, 4 is a module, 5 is a module group, 6 is a housing, 7 is a first control electrode (Yomaki), 8 is a second control electrode (grid) , 13 is a power supply, 14 is a common signal line, 15 is a frame memory, 2
0 is a signal supply means, 3° is a screen, 31 is a control circuit, and 33 is a power distribution means. In addition, in the figures, the same reference numerals indicate the same or equivalent parts.

Claims (7)

【特許請求の範囲】[Claims] (1)発光素子を複数個格子状に配列してスクリーンを
形成し、このスクリーンを筐体に収容して構成される表
示装置において、前記発光素子に発光部が縦にk個、横
にl個(k、lは正の整数)格子状に配列された複数画
素の発光素子を用い、この発光素子を基板上に縦にm個
、横にn個(m、nは正の整数)配列してそれらの駆動
回路とともにユニツトを形成し、このユニツトを縦にp
個、横にq個(p、qは正の整数)配列し、当該ユニッ
ト群で構成される画面相応のフレームメモリを含む制御
回路及び電源とともにモジュールを形成し、このモジュ
ールを複数個配列することによつて前記スクリーンを構
成したことを特徴とする表示装置。
(1) In a display device configured by arranging a plurality of light-emitting elements in a grid to form a screen and housing this screen in a housing, the light-emitting element has k light-emitting parts vertically and l light-emitting parts horizontally. (k, l are positive integers) A plurality of pixel light emitting elements arranged in a grid are used, and m light emitting elements are arranged vertically and n horizontally (m, n are positive integers) on the substrate. form a unit with those drive circuits, and this unit is vertically connected to
q units (p and q are positive integers) are arranged horizontally, forming a module together with a control circuit including a frame memory corresponding to the screen formed by the unit group and a power supply, and arranging a plurality of these modules. A display device characterized in that the screen is configured by.
(2)前記発光部の縦、横の配列個数k、lがk=2^
r、l=2^s(r、sは正の整数)、前記発光素子の
縦、横の配列個数m、nがm=2^t、n=2^u(t
、uは負でない整数)、前記ユニットの縦、横の配列個
数p、qがp=2^v、q=2^w(v、wは負でない
整数)であることを特徴とする特許請求の範囲第(1)
項に記載の表示装置。
(2) The numbers k and l of the light emitting parts arranged vertically and horizontally are k=2^
r, l = 2^s (r, s are positive integers), the number m and n of the vertical and horizontal arrangement of the light emitting elements are m = 2^t, n = 2^u (t
, u are non-negative integers), and the numbers p and q of the vertically and horizontally arranged units are p=2^v, q=2^w (v, w are non-negative integers). Range number (1)
The display device described in section.
(3)前記発光素子は、前記発光部を制御する制御電極
が、縦方向に共通に接続された第1の制御電極群と、横
方向に共通に接続された第2の制御電極群で構成され、
これら両制御電極群の交点に対応して前記各発光部が配
置されていることを特徴とする特許請求の範囲第(1)
項又は第(2)項に記載の表示装置。
(3) In the light-emitting element, the control electrodes for controlling the light-emitting section are composed of a first group of control electrodes commonly connected in the vertical direction and a second group of control electrodes commonly connected in the horizontal direction. is,
Claim (1) characterized in that each of the light emitting parts is arranged corresponding to the intersection of both control electrode groups.
or (2).
(4)前記発光素子の前記発光部はR(赤)、G(緑)
、B(青)の3種類よりなり、前記発光素子内における
それらの存在比率が、R:G:B=1:2:1であるこ
とを特徴とする特許請求の範囲第(1)項乃至第(3)
項の何れかに記載の表示装置。
(4) The light emitting portion of the light emitting element is R (red) and G (green).
, B (blue), and their abundance ratio in the light emitting element is R:G:B=1:2:1. Chapter (3)
A display device according to any of the paragraphs.
(5)前記モジュールは、複数個が縦あるいは横に配列
されて、当該各モジュールの信号入力部が共通の信号線
に接続されたモジュール群を形成し、このモジュール群
を複数個、横あるいは縦に配列して前記スクリーンを構
成したことを特徴とする特許請求の範囲第(1)項乃至
第(4)項の何れかに記載の表示装置。
(5) A plurality of the modules are arranged vertically or horizontally to form a module group in which the signal input section of each module is connected to a common signal line, and a plurality of the modules are arranged horizontally or vertically. The display device according to any one of claims (1) to (4), characterized in that the screen is configured by arranging the screen.
(6)前記筐体が信号を入力し、所定のディジタル信号
に変換して前記各モジュール群の前記共通の信号線に供
給する信号供給手段を内部に収容していることを特徴と
する特許請求の範囲第(5)項に記載の表示装置。
(6) A patent claim characterized in that the housing accommodates therein a signal supply means for inputting a signal, converting it into a predetermined digital signal, and supplying the signal to the common signal line of each of the module groups. The display device according to the scope item (5).
(7)前記筐体が、電力を入力し、前記各モジユールへ
電力を分配する電源分配手段を内部に収容していること
を特徴とする特許請求の範囲第(1)項乃至第(6)項
の何れかに記載の表示装置。
(7) Claims (1) to (6) characterized in that the casing houses therein a power distribution means for inputting electric power and distributing the electric power to each of the modules. A display device according to any of the paragraphs.
JP61166151A 1986-07-15 1986-07-15 Display unit Granted JPS6321693A (en)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP61166151A JPS6321693A (en) 1986-07-15 1986-07-15 Display unit
KR1019870006972A KR900008072B1 (en) 1986-07-15 1987-07-01 Display
CA000541973A CA1290800C (en) 1986-07-15 1987-07-14 Large screen display apparatus having a modular structure
EP87110225A EP0253379B1 (en) 1986-07-15 1987-07-15 Large screen display apparatus
DE87110225T DE3785972T2 (en) 1986-07-15 1987-07-15 Large screen display device.
AU75686/87A AU593368B2 (en) 1986-07-15 1987-07-15 Large screen display apparatus
US07/073,661 US4833542A (en) 1986-07-15 1987-07-15 Large screen display apparatus having modular structure
US07/204,314 US4901155A (en) 1986-07-15 1988-06-09 Signal processing system for large screen display apparatus
CA000615881A CA1298607C (en) 1986-07-15 1990-10-02 Signal processing system for large screen display apparatus
SG118394A SG118394G (en) 1986-07-15 1994-08-20 Large screen display apparatus
HK144694A HK144694A (en) 1986-07-15 1994-12-22 Large screen display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61166151A JPS6321693A (en) 1986-07-15 1986-07-15 Display unit

Publications (2)

Publication Number Publication Date
JPS6321693A true JPS6321693A (en) 1988-01-29
JPH0567239B2 JPH0567239B2 (en) 1993-09-24

Family

ID=15826006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61166151A Granted JPS6321693A (en) 1986-07-15 1986-07-15 Display unit

Country Status (1)

Country Link
JP (1) JPS6321693A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04208991A (en) * 1990-11-08 1992-07-30 Hakuhoudou:Kk Large display device for outdoor use
US5633655A (en) * 1990-06-22 1997-05-27 Mitsubishi Denki Kabushiki Kaisha Television image processing apparatus
JP2019215553A (en) * 2015-12-22 2019-12-19 三菱電機株式会社 Display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61132986A (en) * 1984-11-30 1986-06-20 ソニー株式会社 Large video display unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61132986A (en) * 1984-11-30 1986-06-20 ソニー株式会社 Large video display unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5633655A (en) * 1990-06-22 1997-05-27 Mitsubishi Denki Kabushiki Kaisha Television image processing apparatus
JPH04208991A (en) * 1990-11-08 1992-07-30 Hakuhoudou:Kk Large display device for outdoor use
JP2019215553A (en) * 2015-12-22 2019-12-19 三菱電機株式会社 Display device

Also Published As

Publication number Publication date
JPH0567239B2 (en) 1993-09-24

Similar Documents

Publication Publication Date Title
US4901155A (en) Signal processing system for large screen display apparatus
RU2249257C2 (en) Method and device for representing data of multicolor image of bite-wise displaying on pixel matrix display screen, on which lamps of three main colors are positioned
CN109872684B (en) Display panel, display device and driving method of display panel
JP2000278705A (en) Color image display
CN111430433A (en) Display panel and display device
JPS6131670B2 (en)
US20050140597A1 (en) Flat panel display device and driving method thereof
JPS6355078B2 (en)
US11935464B2 (en) Multi-row buffering for active-matrix cluster displays
US5796375A (en) Video display using field emission technology
CN100538973C (en) Plasma display plate electrode and phosphor structure
KR950005051B1 (en) Video display system
JPS6321693A (en) Display unit
JP3170291B2 (en) Display system
EP3340218B1 (en) Display apparatus
JPH0693162B2 (en) Image display device
JPS6348083A (en) Display device
KR100620323B1 (en) Organic electroluminescent element and its driving circuit
JPS62220986A (en) Video display unit
JPS63107379A (en) Halftone image display device
JPS6195683A (en) Image display device
JP2757453B2 (en) Fluorescent display device
JP2530304B2 (en) Display control device for video data
JPH05150743A (en) Color electroluminescence panel display device
JP2796534B2 (en) Display device and its driving circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term