JPS63189979A - パイプライン演算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、パイプライン演算回路に関し、特にグラフイ
ンク表示等における座標変換演算をパイプライン処理に
より実行するようなパイプライン演算回路に関する。

Ｂ３発明の概要 本発明は、入力データをパイプライン処理により演算す
るパイプライン演算回路において、入力データに対する
一連の演算を演算処理部で少なくとも２回繰り返し実行
するために、該演算処理部の出力をセレクタを介して入
力端子に帰還する構成とし、最初の入力データが演算処
理されて初めて演算処理部から出力されるまで入力デー
タを供給し、以後入力データの供給を止めて演算処理出
力を入力に帰還するようにしたものである。

Ｃ０従来の技術 一般に、グラフィック表示装置やその他の画像処理装置
においては、画面中の描画物体等を平行移動、回転移動
したり、拡大、縮小したり、その他一般の座標変換処理
等を施す際に、膨大なデータの演算処理、特に行列演算
処理を行うことが必要とされる。このような座標変換等
の演算処理を高速化するための一手法として、所謂パイ
プライン処理が知られている。このパイプライン処理と
は、処理動作をいくつかの要素に分けて各要素の動作を
流れ作業的に連続して並列的に行うものである。

ところで、上記座標変換処理は１つの画像等について複
数回行われることが多く、これは描画の際の座標系から
実際に表示される座標系までの間に、いくつかの座標系
が介在することに由来する。

例えば、画像製作者が所謂モデリング座標を用いて表示
モデル等を作成し、これ番所謂ワールド座標に変換した
後、視覚化するための視野座標や正規化座標等に変換さ
れるとともに視野外の部分等を消去するようなりリッピ
ング鎖環等が施され、その後、ディスプレイ装置の表示
範囲や分解能等に応じた装置座標に変換されて現実の表
示が行われる。

ここで第４図においては、説明を簡略化するために３つ
の座標系、すなわちワールド座標ＷＣ１正規化座標ＮＧ
及び装置座標ＤＣを考えており、ワールド座標ＷＣで与
えられた画像データをディスプレイ装置に表示するため
に、２回の座標変換Ｔ工及びＴ’ｓｎが必要とされる。

この場合、一般的には各座標系において種々の目的より
所謂ウィンドウを設けることがあり、このウィンドウを
実現するために、座標変換と所謂クリッピングの処理が
必要とされる。すなわち、第４図に示される各座標変換
Ｔ□及びＴ、ｌｌ＋については、いずれも、例えば第５
図に示すように、狭義の座標変換演算処理Ｐ１と、領域
判定処理Ｐ２と、交点計算処理Ｐ３とを含む広義の座標
変換である。この領域判定処理Ｐ２は、当該座標系での
ウィンドウの領域内外の判定を行い、領域内ならばクリ
ップ無しで次のステージに移り、領域外ならばクリップ
処理を施すとともに、領域の境界を跨がるときには次の
処理Ｐ３で交点計算を行って、描画範囲をクリップする
。

Ｄ９発明が解決しようとする問題点 ところで、上述のようなグラフィック表示処理を実行す
る際に、例えば１百面分のデータの全てに対して上記複
数の座標変換処理’ｌ’　＠　Ｈ％　Ｔ　ｉ＋　ｏ等を
順次行おうとすると、途中の例えば上記正規化座標ＮＣ
に変換された状態の１画面分のデータの全てをメモリ等
に記憶しておくことが必要となるわけであるが、グラフ
インク表示の解像度が高まるほどｌｌｉ面分のデータ量
が膨大となって、膨大なメモリ容量を必要とする。

また、一般的に、上述の座標変換処理等のようなパイプ
ライン演算処理を、入力データに対して複数回繰り返し
行うことが必要とされる場合に、多くのメモリを必要と
することなく、効率良く演算処理を実行することが望ま
れる。

本発明は、このような実情に鑑みてなされたものであり
、類僚した演算処理をパイプライン演算処理により複数
回実行することが必要とされる場合に、メモリ容量の増
加や構成の複雑化を招（ことなく、効率良く実行可能な
パイプライン演算回路の提供を目的とする。

Ｅ１問題点を解決するための手段 本発明に係るパイプライン演算回路は、上述の問題点を
解決するために、パイプライン処理が施される演算処理
部を有し、［４＄２した演算を少なくとも２回繰り返し
実行すべき入力データが供給されるパイプライン演算回
路において、上記演算処理部の出力と上記入力データと
のいずれか一方を選択的に切り換えて上記演算処理部に
供給するセレクタ手段を有し、上記セレクタ手段は、上
記人力データが演算処理されて上記演算処理部から出力
されるまで入力データを切換選択して上記演算処理部に
供給し、次に該演算処理部からの出力データを切換選択
して該演算処理部の入力側に帰還することを特徴として
いる。

Ｆ１作用 ２回目以降の演算処理を実行する際には、入力を止めて
パイプライン演算処理出力を入力端に帰還することによ
り、多くの出力データを記録する必要が無くなり、少な
いメモリ容量で効率良く演算処理が実行できる。

Ｇ、実施例 第１図は本発明の一実施例を説明するためのブロック図
であり、上記パイプライン処理が施された演算処理部（
所謂パイプライン演算処理部）１１においては、例えば
Ｎクロック分の遅延が生ずるものとする。これを第１図
中では、等価的にＮ段のシフトレジスタにて表している
。パイプライン演算処理部１１の入力側には２人力セレ
クタ１２が設けられており、このセレクタ１２の一方の
入力端子（被選択端子）ａにはデータ入力端子１３を介
して入力データＤＩＮが供給されている。この入力デー
タＤＩＮの各データ内容を、順次ｄ１、ｄオ、ｄ、・・
・とする、セレクタ１２の他方の入力端子（被選択端子
）ｂにはパイプライン演算処理部１１からの出力データ
が供給されるようになっており、この出力データあるい
は上記入力データＤＩＮのいずれか一方が切換選択され
て、上記パイプライン演算処理部１１の入力端子に送ら
れるようになっている。パイプライン演算処理部１１か
らの出力信号は、出力端子１４を介して取り出される。

この第１図において、パイプライン演算処理部１１は、
例えば前述したような座標変換処理を行うものであり、
前記第　図のワールド座標ＷＣから正規化座標ＮＣを介
して装置座標ＤＣに変換するために２回の座標変換Ｔ。

及びＴ、Ｉｎが必要とされ、入力データをパイプライン
演算処理部１１に２回通す必要があるものとする。ここ
で、以下の動作説明においては、説明を簡略化するため
に、データの遅延のみに着目し、演算によるデータ値の
変化等を無視している。

先ず、第１図のセレクタ１２を被選択端子ａ側に切換選
択し、この端子ａ側の入力端子１３に順次ｄ、　、ｄ、
　、ｄ、　　・・・のデータを供給するとき、第１図中
に等価的に表されるＮ段のシフトレジスタ内で、これら
の入力データはパイプライン処理の進行に応じて順次シ
フトされる。従って、上記遅延段数であるＮクロック人
力時には、最初に入力されたデータｄ、がパイプライン
演算処理部１１の等価シフトレジスタの最終段に達して
おり、次のＮ＋１番目のクロック入力と同時に上記デー
タｄｌ　　（実際には演算結果データであるが、遅延の
みに着目しているため、対応する入力データの指示符号
で表している。）が出力される。このときセレクタ１２
を被選択端子す側に切り換え、上記出力されたデータｄ
１をパイプライン演算処理部１１に再び入力する。以下
、演算処理部１１から順次出力されるｄ１〜ｄＮのデー
タに対して２回目のパイプライン演算処理が施し、この
間は入力端子１３からのデータ入力を止めるようにする
。その後、再びセレクタ１２を被選択端子ａ側に切換接
続して、次のｄ、ｌからのデータをパイプライン演算処
理部１１に供給する。

これを第２図とともに説明すると、先ず、第２図人に示
すようにセレクタ１２を被選択端子ａ側に切換接続し、
最初のＮクロック入力の間のＮ個の入力データｄ、−ｄ
Ｎをパイプライン演算処理部１１に順次供給して、所定
のパイプライン演算を施す、第２図人は、最初から第１
番目のクロック（ただしｌ≦ｉ≦Ｎ）が入力された時点
におけるパイプライン演算処理部１１に等価なシフトレ
ジスタ内のデータの状態を示すものであり、入力データ
ｄ、−ｄ、がこの順に処理されながら順次シフトされて
おり、次のｉ＋１番目のクロック人力に応じてこれらの
データｄ１〜ｄ、がそれぞれ１段ずつシフトされるとと
ともに端子１３から次の入力データｄ１．１がパイプラ
イン演算処理部１１に送られる。

次にＮ個のクロック入力が終了して上記最初の入力デー
タｄ、がパイプライン演算回路等価シフトレジスタの最
終段に達したときには、第２図Ｂに示すようにセレクタ
１２を被選択端子す側に切換接続し、それぞれ１回目の
演算処理が施されて出力されるＮ個のデータｄ１〜ｄ、
ｌを順次パイプライン演算処理部１１に再び供給し、２
回目の演算処理を施すようにする。第２図Ｂの例におい
ては、上記セレクタ切換後の第ｊ番目のクロック、すな
わち最初から第ｊ−１１’Ｊ番目のクロック（ただしＩ
≦ｊ≦Ｎ）が入力された時点におけるパイプライン演算
処理部１１に等価なシフトレジスタ内のデータの状態を
示すものである。この間、入力端子１３へのデータ供給
は停止されており、次の入力データであるｄ、１．Ｉに
ついての処理は待たされることになる。

次に、さらにＮクロック入力されたとき、すなわち最初
から２Ｎクロック時間の経過後には、上記Ｎ個のデータ
ｄ、−ｄ、ｌが全てパイプライン演算処理部１１に帰還
されて上記２回目の演算処理が行われる状態になるとと
もに、°次のクロック入力以降では最初のデータｄ１か
ら順に上記２回目の演算処理結果が出力されることにな
る。従って、第２図Ｃに示すようにセレクタ１２を被選
択端子ａ側に辺り換え、上記待たされていた次のデータ
ｄ、４．１から順にパイプライン演算処理部１１に供給
する。第２図Ｃにおいては、上記切換時からにクロック
入力後、すなわち最初から２Ｎ十にクロック時間経過後
の状態を示している。

ところで、以上は一般的なパイプライン演算回路にも適
用可能な構成及び作用であるが、特に、前述したような
座標変換のためのパイプライン演算回路においては、さ
らに次の第３図のような構成とすることが望ましい。

すなわち第３図には、前述した第５図に示す座標変換の
具体的処理内容としての狭義の座標変換演算処理ｐｔ、
領域判定処理Ｐ２及び交点計算処理Ｐ３にそれぞれ対応
して、狭義の座標変換演算処理回路部２１　、　ｆｉｌ
域判定処理回路部２２及び交点計算処理回路部２３を示
している。

この第３図において、狭義の座標変換演算処理回路部２
１及び領域判定処理回路部２２についてはいずれも上述
のようなパイプライン構成をとるようにしているが、交
点計算処理回路部２３にってはパイプライン構成を採用
しておらず、領域判定処理回路部２２と交点計算処理回
路部２３との間に所謂ＦＩＦＯ型のメモリ２４を挿入接
続している。さらに、交点計算処理回路部２３からの出
力を、出力端子２５を介して取り出すとともに、セレク
タ２６の被選択端子すを介して狭義の座標変換演算処理
回路部２１に供給するようにしている。なお、セレクタ
２６の被選択端子ａには、入力端子２７からの入力デー
タが供給されている。

このセレクタ２６は、制御回路２８からの切換制御信号
に応じて上記被選択端子ａ、ｂのいずれか一方からの入
力を切換選択して、座標変換演算処理回路部２１に送る
。

次に、上述のように交点計算処理回路部２３をパイプラ
イン構成とせず、ＩＩＦＯ型メモリ２４を前置した理由
について、簡単に説明する。

−Ｃにグラフィック表示を行う際に、例えば表示ウィン
ドウの導入等に応じて、表示されない部分を除去する所
謂クリップ処理が必要となってくるが、このクリップ処
理の有無に′より、交点計算処理回路部２３による交点
演算が必要となったり不要となったりする０通常の座標
変換処理の際には、上記交点演算が必要となることは比
較的少ない割合であると考えるのが一般的である。ここ
で、交点計算処理回路部２３についての構成をパイプラ
イン化することを考慮すると、上記交点演算は比較的頻
度が小さいことより、パイプライン構成をとることは冗
長であり、所謂レイテンシイが太き（、処理速度の高速
化に得策とはいえない。そこで、交点計算処理回路部２
３ではデータ入力レートに応じてデータを流せるように
し、データの流れの平滑化のためにＦＩＦＯ型メモサメ
モリ２４している。このＦＩＦＯ型メモサメモリ２４点
計算が必要になった場合に回路部２３での処理時間がか
かるので、入力をバッファリングし、上記交点計算が終
わった時点で読み出すようにしている。交点計算が不要
のときは時間をかけずすぐ出力するので、バッファされ
たデータは速く処理される。この場合、入力側のセレク
タ２６の切り換えは上記クリップ率あるいは交点計算の
穎度に応じて異なって（るが、これは領域判定処理回路
部２２の判定結果により判断できることより、この回路
部２２から判定結果を制御回路２８に送り、この制御回
路２８にて他の条件と合わせ考えてセレクタ２６を切り
換えるようにすればよい。

なお、本発明は、上記実施例のみに限定されるものでは
なく、本発明の要旨を逸脱しない範囲において種々の変
更が可能である。

Ｈ０発明の効果 本発明のパイプライン演算回路によれば、上述の座標変
換処理等のようなパイプライン演算処理を入力データに
対して複数回繰り返し行うことが必要とされる場合に、
演算処理出力をそのまま入力側に帰還しているため、出
力データの一時記憶用等に大容量のメモリを用いる必要
が無くなり、効率良く演算処理を実行することができる
。

さらに、本発明の実施例のようにグラフィック表示用の
座標変換演算処理に適用することにより、クリップのた
めの交点計算等のように頻度の低い演算についてはパイ
プライン処理を施さず、データの流れを制御するための
ＦＩＦＯバ７ファ等を用いて、簡単な構成により処理速
度を速めることができる。

【図面の簡単な説明】

第１図は本発明の一実施例となるパイプライン演算回路
を概略的に示すブロック回路図、第２図は該実施例の動
作を説明するためのブロック回路図、第３図は座標変換
演算処理に本発明実施例を適用した具体例を示すブロッ
ク回路図、第４図はグラフィック表示のための座標系及
び座標変換を説明するためのブロック図、第５図は座標
変換処理の具体的処理内容を示すブロック図である。 １１・・・パイプライン演算処理部 １２．２６・・・セレクタ

Claims (1)

1. 【特許請求の範囲】 パイプライン処理が施される演算処理部を有し、類似し
   た演算を少なくとも２回繰り返し実行すべき入力データ
   が供給されるパイプライン演算回路において、 上記演算処理部の出力と上記入力データとのいずれか一
   方を選択的に切り換えて上記演算処理部に供給するセレ
   クタ手段を有し、 上記セレクタ手段は、上記入力データが演算処理されて
   上記演算処理部から出力されるまで入力データを切換選
   択して上記演算処理部に供給し、次に該演算処理部から
   の出力データを切換選択して該演算処理部の入力側に帰
   還することを特徴とするパイプライン演算回路。