JPS63188257A

JPS63188257A - バス獲得方式

Info

Publication number: JPS63188257A
Application number: JP2021887A
Authority: JP
Inventors: Yukio Uchiyama; 内山　幸男
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-01-30
Filing date: 1987-01-30
Publication date: 1988-08-03

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、情報処理装置に関し、特にそのバス獲得方式
に関する。

〔概　要〕

本発明は、一つのバスにそれぞれ接続された複数のモジ
ュールと、各モジュールからのバスリクエスト信号に対
してバスアクノリッジ信号により上記ハスノ使用を制御
するバスコントローラヲ含むバス獲得方式において、上記バスコントローラがバス使用回路として上記各モジ
ュール対応に、当該モジュールからのバスリクエスト信
号が有効であるかないかの状態を保持指示するようにし
、例えば、当該モジュールからのバスリクエスト信号が
論理「ｌ」、上記の保持指示の状態が論理「１」のとき
、バスアクノリッジ信号を論理「１」にして一定量のデ
ータを転送する一定時間の間バスの使用を許可し、一定
量のデータを転送した後、さらにバスリクエストがリセ
ットされずにいた場合、いずれかの他の１モジユールが
バスを使用した後に再びバスを使用できるようにするこ
とにより、バスリクエストを出したモジュールのバス使用許可を、
プライオリティに関係なく許可し、長い間待たせること
のないようにしたものである。

〔従来の技術〕

一つのバスに複数のモジュールがある場合、バスの使用
要求が複数のモジュールから出されることが考えられる
。このような場合、バス使用要求を出しているモジュー
ルの中から一つを選んでそのモジュールに場合を使用さ
せる制御が必要である。

従来、上記のような制御は、以下のように行われていた
。まず、バスシステム内に、バスを制御するバスコント
ローラを設は各モジュールからバス使用を要求するため
のバスリクエスト信号をバスコントローラへ出し、バス
コントローラからはバス使用の許可を与えるためのバス
アクノリッジ信号を各モジュールへ出す、そして、各モ
ジュールは、バスを使用したい場合バスリクエスト信号
を論理ｒｌＪにする。バスコントローラは、複数のモジ
ュールからバスリクエスト信号があげられると、あらか
じめ定められたプライオリティの順に従って、バスリク
エスト信号があげられた中から最もプライオリティの高
いモジュールに対するバスアクノリッジ信号を論理ｒｌ
Ｊにしてバスの使用権を与える方式をとっていた。

〔発明が解決しようとする問題点〕

上述した従来のバス獲得方式では、バスリクエストに対
するブラリオリティがあらかじめ定められているので、
ブラリオリティの低いリクエストを割り当てられたモジ
ュールは、それより高いブラリオリティのモジュールか
らのバスリクエストが多く出されると、長い間待たされ
る欠点があった。

本発明の目的は、上記の欠点を除去することにより、バ
スリクエストを出したモジュールを長い間待たせること
なく処理できるバス獲得方式を提供することにある。

〔問題点を解決するための手段〕

本発明は、一つのバスにそれぞれ接続された複数ｎ個の
モジュールと、各モジュールからのバスリクエスト信号
に対してバスアクノリッジ信号により上記バスの使用を
制御するバスコントローラとを含むバス獲得方式におい
て、上記バスコントローラは、上記各モジュール対応に
設けられ、それぞれ自モジュールのバスの使用を制御す
るｎ個のバス使用制御回路を含み、各バス使用制御回路
は、自モジュールからのバスリクエスト信号が一定時間
の間有効であるかないかを指示するバスリクエスト有効
指示回路と、このバスリクエスト有効指示回路の出力に
より上記バスアクノリフジ信号の送出を制御するバスア
クノリッジ信号制御回路と、自モジュールからのバスア
クノリッジ信号が出ていないときに、バスリクエスト信
号を出している他モジュール対応の上記バスリクエスト
有効指示回路に、自モジュールのバスリクエスト有効指
示回路の出力状態を転送するバスリクエスト有効指示シ
フト回路と、自モジュールからのバスリクエスト信号が
リセットされたことを指示するバスリクエスト終了指示
回路と、他モジュール対応のバスリクエスト終了指示回
路の出力により自モジュールからのバスリクエスト信号
の上記バスリクエスト有効指示回路への入力を制御する
バスリクエスト入力制御回路とを含み、上記バリクエス
ト有効指示シフト回路の出力は、順次次の上記バス使用
制御回路のバスリクエスト有効指示回路の一つの入力な
らびにバスリクエスト有効指示シフト回路の一つの入力
にそれぞれ接続されることを特徴とする。

また、本発明のバス獲得方式は、バスリクエスト信号が
論理「１」°、バスアクノリッジ信号が論理「１」のと
きバスの使用が許可される方式であり、バスアクノリッ
ジ制御回路は、バスリクエスト有効指示回路の出力が論
理「１」のときバスの使用が許可される方式であり、バ
スアクノリッジ制御回路は、バスリクエスト有効指示回
路の出力が論理「１」、上記バスリクエスト信号が論理
「１」のとき、上記バスアクノリッジ信号を論理「１」
とする構成であることができる。

〔作　用〕

バスリクエスト有効指示回路により、自モジュールのバ
スリクエスト信号が有効の場合には、出力が例えば論理
「１」となるようにし、自モジュールからのバスリクエ
スト信号が論理ｒｌＪの場合、バスアクノリッジ信号制
御回路は、バスアクノリッジ信号を論理「１」にして、
自モジュールにバスの使用を許可し、一定量のデータの
転送を行わしめる。このとき、バスリクエスト有効指示
シフト回路の出力は論理「Ｏ」となり他モジュールにお
けるバスアクノリッジ信号は論理「０」となりバスの使
用は許可されない。

上記一定量のデータの転送後、自モジュールのパスアク
ノリフジ信号は、バスアクノリッジ信号が論理ｒｌＪと
なった一定時間後に上記バスリクエスト有効指示回路の
出力が論理「０」となることにより、リセットされ論理
「０」となる。一方バスリクエスト信号が論理「１」で
あるか論理「０」であるかは、バスリクエスト終了指示
回路により、論理「０」の場合論理「１」を、論理「１
」の場合論理「０」を、それぞれ他モジュールのバス利
用制御回路のバスリクエスト信号制御回路に入力され、
他モジュールからのバスリクエスト信号を、自モジュー
ルのバス使用中は、他モジュールのバスリクエスト信号
が入力されないように制御する。

さらに、バスリクエスト有効指示回路は、バスの使用が
許可され一定量のデータ転送が行われた後でもなお、バ
スリクエストがを効な場合には、バスアクノリッジ信号
がリセットされた後に、その出力を論理ｒｌＪにする。

そして、このバスリクエスト有効指示回路の出力状態は
、バスリクエスト有効指示シフト回路により順に他バス
使用制御回路のバスリクエスト有効指示回路およびバス
リクエスト有効指示シフト指示回路へ転送され、それぞ
れのバス使用制御回路におけるバスアクノリッジ信号の
送出を制御する。この結果、自モジュールで一定量のデ
ータ転送を行った後で、なおバスリクエスト信号がリセ
ットされない場合には、いずれか一つの他モジュールで
のバス使用後に再びバス使用が許可される。

従って、バスリクエストを出したモジュールを、ブラリ
オリティに関係なく長い間待たせることなく処理するこ
とが可能となる。

（実施例〕以下、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック構成図で、モ
ジュールが３個の場合を示す。第２図はその部分構成図
で第１図中のバス使用制御回路の一つを取り出して示し
たものである。

本実施例は、バス４にそれぞれ接続されたモジュール（
１）１、モジュール（２）２およびモジュール（３）３
と、バスコントローラ５とを含んでいる。

そして、バスコントローラ５は、各モジュールごとのバ
ス使用を制御する三つのバス使用制御回路６０１．６０
２および６０３からなり相互に所定の接続がなされる。

モジュール（１）ｌに対するバス使用制御回路６０１は
、入力の一つがモジュール（１）１からのバスリクエス
ト信号（１）１０に接続され、他の二つの入力がバス使
用制御回路６０２および６０３のバスリクエスト終了指
示フリップフロップ８２および８３の出力ＡおよびＢに
それぞれ接続された３人力のアンドゲート７２と、一方
の入力がアンドゲート７２の出力に接続され他方の入力
がバス使用制御回路６０２のオアゲートからなるバスリ
クエスト有効指示シフトゲート（１）３２の出力に。

接続された２人力のアンドゲート５２と、一方の入力が
アンドゲート５２の他方の入力に接続された２人力のア
ンドゲート５１と、二つの入力がそれぞれアンドゲート
５１および５２の出力に接続されたオアゲート５７と、
オアゲート５７の出力とクロック４４とにそれぞれ接続
されたバスリクエスト要求指示フリップフロップ（Ｆ／
Ｆ）（１）４１と、一方の入力にアンドゲート７２の出
力が接続され他方の入力にバスリクエスト有効指示フリ
ップフロップ（１）４１の出力が接続されたアンドゲー
トからなるバスアクノリッジゲート（１）２１と、人力
がアンドゲート７２の出力に接続されたインバータ６１
と、一方の入力がバスリクエスト有効指示フリップフロ
ップ（１）４１の出力に接続され他方の入力がインバー
タ６１の出力に接続された２人力のアンドゲート回路６
７と、一方の入力がインバータ６１の出力に接続され他
方の入力がバスリクエスト有効指示シフトゲート（２）
３２の出力に接続された２人力のアンドゲート回路６６
と、二つの入力がそれぞれアンドゲート回路６６および
６７の出力に接続された２人力のオアゲートからなるバ
スリクエスト有効指示シフトゲート（１）３１と、入力
がバスリクエスト信号（１）１０に接続されクロック端
子がバステクノリッジゲート（１）２１の出力に接続さ
れ出力Ｃを出力するバスリクエスト終了指示フリップフ
ロップ（Ｆ／Ｆ）８１とを含んでいる。ここでアンドゲ
ート５１の他方の入力はバスリクエスト有効指示フリッ
プフロップ（１）４１の出力に接続され、バスリクエス
ト有効指示フリップフロップ（１）４１のリセット端子
はバスアクノリッジゲート２１の出力に接続される。

ここで、第２図に示すように、アンドゲート７２はバス
リクエスト入力制御回路５００を、アンドゲート５１お
よび５２、オアゲート５７およびバスリクエスト有効指
示フリップフロップ（１）４１はバスリクエスト有効指
示回路１００を、バスアクノリッジゲート（１）２１は
バスアクノリフジ信号制御回路２００を、インバータ６
１、アンドゲート６６および６７、バスリクエスト有効
指示シフトゲート（１）３１はパス力有効指示シフト路
３００を、バスリクエスト終了指示フリップフロップ（
１）８１はバスリクエスト終了指示回路４００を、アン
ドゲート７２はバスリクエスト入力制御回路５００をそ
れぞれ構成する。

以下同様にして、バス使用制御回路６０２は、アンドゲ
ート５３．５４．６８．６９および７３と、オアゲート
５８と、インバータ６３と、バスリクエスト有効指示フ
リップフロップ（２）４２と、バスアクノリッジゲート
（２）２２と、バスリクエスト終了指示フリップフロッ
プ８２とを含んで構成され、バス使用制御回路６０３は
、アンドゲート５５．５６．７０．７１および７４と、
オアゲート５９と、インバータ６５と、バスリクエスト
有効指示フリップフロップ（３）４３と、バスアクノリ
ッジゲート　（３）２３と、バスリクエスト終了指示フ
リップフロップ８３とを含んで構成される。なお、４４
．４５および４６はクロックである。

本発明の特徴は、第１図において、バスコントローラ５
を図示のように構成したことにある。

次に本実施例の動作について説明する。

まず、初期状態で、バスリクエスト有効指示フリップフ
ロップ（１）４１が「１」、バスリクエスト有効指示フ
リップフロップ（２）４２および（３）４３がｒＯＪに
なるとする。各モジュールからのバスリクエスト信号が
「１」にされていない場合、バスリクエスト有効指示フ
リップフロップ（１）４１の出力が「１」であるので、
バスリクエスト有効指示シフトゲート（１）３１の出力
はｒｌＪとなり、次のバスリクエスト有効指示フリップ
フロップ（３）４３に送出される。ところで、バスリク
エスト（３）信号１２は「０」であるから、バス使用制
御回路６０３のオアゲート５９の出力はｒＯＪとなり、
またアンドゲート７０の出力が「１」となるため、バス
リクエスト有効指示シフトゲート（３）３３の出力はｒ
ｌＪになり、さらに次のバス使用制御回路６０２のバス
リクエスト有効指示フリップフロップ（２）４２に送出
される。ここでも、バスリクエスト信号（２）１１は「
０」であるから、さらに次のバス使用制御回路６０１の
バスリクエスト有効指示フリップフロップ（１）４１に
送られる。ここで、バスリクエスト有効指示フリップフ
ロップ（１）４１が「１」にセットされているので、ア
ンドゲート５１が「１」にセットされ、バスリクエスト
有効指示フリップフロップ（１）４１はホールドされる
。　　　　　　゛次に、バスリクエスト信号（２）１１がセットされた場
合を考える。バスリクエスト信号（３）１２はｒＯＪで
あるので、上記のように、バスリクエスト有効指示フリ
ップフロップ（３）４３はバイパスされ、バスリクエス
ト有効指示フリップフロップ（２）４２に送出される。

ここでバスリクエスト信号（２）１１は「１」であるの
で、バスリクエスト有効指示シフトゲート（２）３２の
出力は「０」となり次に送られない。またアンドゲート
５４の出力が「１」になっているので、クロック４４．
４５および４６が入力されると、バスリクエスト有効指
示フリップフロップ（２）４２が「１」にセットされ、
また、バスリクエスト有効指示フリップフロップ（１）
４１はリセットされる。ここでバスアクノリッジ信号（
２）１４がセットされ、モジュール２に対してバスの使
用権を与える。さらに、バスリクエスト信号（２）１１
がリセットされると、バスアクノリッジ信号（２）１４
はリセットされ、上記と同様な手順でバスリクエストが
セントされているバスリクエスト有効指示フリップフロ
ップ（１）４１または（３）４３に対して有効指示を伝
える。

次に、バスリクエスト有効指示フリップフロップ（１）
４１が「１」、バスリクエスト有効指示フリップフロッ
プ（２）４２および４３が「０」であるとする。ここで
、すべてのモジュールのバスリクエスト信号がｒｌＪに
されている場合、バスリクエスト有効指示フリップフロ
ップ４１の出力が「１」であるので、バスアクノリッジ
信号（１）１３がセットされモジュール（４）１に送出
される。モジュール（１）１が一定量のデータを転送す
ると、バスアクノリッジ信号（１）１３はリセットされ
、バスリクエスト有効指示フリップフロップ（３）４３
にバスリクエスト有効指示が移る。このとき、まだバス
リクエスト信号（１）１０がセットされていると、バス
リクエスト終了指示フリップフロップ８１がセットされ
る。この結果バスリクエスト信号（２）１１の人力がア
ンドゲート７３により阻止される。この状態ではバスリ
クエスト有効指示フリップフロップ（３）４３がセット
されているので、バスアクノリッジ信号（３）１５がセ
ットされモジュール（３）４に送出され、モジュール（
３）３のデータ転送が行われる。

データ転送が終了すると、バスアクノリッジ信号（３）
１５がリセットされるが、バスリクエスト終了指示フリ
ップフロップ８１がセットされたままなので、バスアク
ノリッジ有効指示は、バアクノリンジ有効指示フリップ
フロップ（２）４２をバイパスし、バスアクノリッジ有
効指示フリップフロップ（１）４１をセットする。バス
アクノリッジ有効指示フリップフロップ（１）４１がセ
ットされると、バスアクノリッジ信号（１）１３がセッ
トされ上記と同様にモジュール（１）２がデータ転送を
行う。

すなわち、この場合にはモジュール（１）１は一回のバ
ス使用で全データを転送できなかつたければも、他モジ
ュールで一回バスを使用した後に再びバスの使用ができ
残りのデータを転送できることになる。

なお、上記実施例はモジュール数ｎ＝３の場合であるが
、本発明は一般に複数ｎ個のモジュールについて適用で
きる。

〔発明の効果〕

以上説明したように、本発明は、上記の構成により、各
モジュールは、一定量のデータを転送すると、他のモジ
ュールにバス使用が移され、一定量のデータを転送した
後、さらにバスリクエストがリセットされずにいた場合
、いずれか一つのモジュールがバスを使用した後には、
バスを使用できることになり、モジュールを長く待たせ
ることなく処理が行える効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック構成図。第２図はこの実施例の一部分を示すブロック構成図。１．２および３・・・モジュール（１）、（２）および
（３）、４・・・バス、５・・・バスコントローラ、１
０．１１および１２・・・バスリクエスト信号（１）、
（２）、および（３）、２１．２２および２３・・・バ
スアクノリッジゲート（１）、（２）および（３）、３
１．３２および３３・・・バスリクエスト有効指示シフ
トゲート（１）、（２）および（３）、４１．４２およ
び４３・・・バスリクエスト要求指示フリップフロップ
（Ｆ／Ｆ）（１）、（２）および（３）、４４．４５．
４６・・・クロック、５１〜５６．６６〜７４・・・ア
ンドゲート、５７〜５９・・・オアゲート、６１．６３
．６５・・・インバータ、８Ｌ　８２．８３・・・バス
リクエスト終了指示フリップフロップ、１００・・・バ
スリクエスト有効指示回路、２００・・・バスアクノリ
フジ信号制御回路、３００・・・バスリクエスト有効指
示シフト回路、４００・・・バスリクエスト終了指示回
路、５００・・・バスリクエスト入力制御回路、６０１
．６０２および６０３・・・バス使用制御回路（１）、
（２）および（３）。

Claims

【特許請求の範囲】

（１）一つのバス（４）にそれぞれ接続された複数ｎ個
のモジュール（１、２、３）と、各モジュールからのバ
スリクエスト信号（１０、１１、１２）に対してバスア
クノリッジ信号（１３、１４、１５）により上記バスの
使用を制御するバスコントローラ（５）とを含むバス獲
得方式において、上記バスコントローラは、上記各モジュール対応に設け
られ、それぞれ自モジュールのバスの使用を制御するｎ
個のバス使用制御回路（６０１、６０２、６０３）を含
み、各バス使用制御回路は、自モジュールからのバスリクエ
スト信号が一定時間の間有効であるかないかを指示する
バスリクエスト有効指示回路（１００）と、このバスリ
クエスト有効指示回路の出力により上記バスアクノリッ
ジ信号の送出を制御するバスエクノリッジ信号制御回路
（２００）と、自モジュールからのバスアクノリッジ信
号が出ていないときに、バスリクエスト信号を出してい
る他モジュール対応の上記バスリクエスト有効指示回路
に、自モジュールのバスリクエスト有効指示回路の出力
状態を転送するバスリクエスト有効指示シフト回路（３
００）と、自モジュールからのバスリクエスト信号がリ
セットされたことを指示するバスリクエスト終了指示回
路（４００）と、他モジュール対応のバスリクエスト終
了指示回路の出力により自モジュールからのバスリクエ
スト信号の上記バスリクエスト有効指示回路への入力を
制御するバスリクエスト入力制御回路（５００）とを含
み、上記バリクエスト有効指示シフト回路の出力は、順
次次の上記バス使用制御回路のバスリクエスト有効指示
回路の一つの入力ならびにバスリクエスト有効指示シフ
ト回路の一つの入力にそれぞれ接続されることを特徴とするバス獲得方式。
（２）バス獲得方式は、バスリクエスト信号が論理「１
」、バスアクノリッジ信号が論理「１」のときバスの使
用が許可される方式であり、バスアクノリッジ制御回路
は、バスリクエスト有効指示回路の出力が論理「１」の
ときバスの使用が許可される方式であり、バスアクノリ
ッジ制御回路は、バスリクエスト有効指示回路の出力が
論理「１」、上記バスリクエスト信号が論理「１」のと
き、上記バスアクノリッジ信号を論理「１」とする構成
である特許請求の範囲第（１）項に記載のバス獲得方式
。