JPS63184708A - 薄膜光回路 - Google Patents
薄膜光回路Info
- Publication number
- JPS63184708A JPS63184708A JP1614387A JP1614387A JPS63184708A JP S63184708 A JPS63184708 A JP S63184708A JP 1614387 A JP1614387 A JP 1614387A JP 1614387 A JP1614387 A JP 1614387A JP S63184708 A JPS63184708 A JP S63184708A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- layer
- warpage
- optical circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 230000003287 optical effect Effects 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 abstract description 39
- 230000000873 masking effect Effects 0.000 abstract description 12
- 238000006460 hydrolysis reaction Methods 0.000 abstract description 7
- 239000012792 core layer Substances 0.000 abstract description 4
- 238000001020 plasma etching Methods 0.000 abstract description 4
- 239000013307 optical fiber Substances 0.000 abstract description 2
- 239000002994 raw material Substances 0.000 abstract description 2
- 230000007062 hydrolysis Effects 0.000 abstract 2
- 229910003910 SiCl4 Inorganic materials 0.000 abstract 1
- 229910003074 TiCl4 Inorganic materials 0.000 abstract 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 abstract 1
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 abstract 1
- 238000000034 method Methods 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000010453 quartz Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000005253 cladding Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000005373 porous glass Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用公費〉
本発明は薄膜光回路の改良に関するものである。
〈従来の技術〉
平面基板上に作製される薄膜光回路において、薄膜光回
路層との熱膨張係数の差が大きな基板を用いることによ
り、両者の熱膨張係数の差によゆ生じる応力複屈折を利
用して、偏波制御を行うことが試みられている（河内他
特願昭ｓ １−１７７０４ ｅｊｒ応力付与部付石英
系光導波路」、河内他 特願昭６１−１８８１５８τ「
単一モード光導波路」）。これらの文献によれば、Ｓｉ
基板上に石英系薄膜を形成した場合、１０オーダの応力
複屈折が得られることが報告されている。ところで、こ
れらの文献を含め、従来の光回路の構造は第２図に示し
たように、基板１の表面上にバッファ層２．コア部３．
クラッド層４からなる薄膜光回路層が形成されていると
いう構造であった。大きな応力複屈折を得るためには、
基板１と薄膜光回路層との熱膨張係数差が大である必要
があるが、このような構造であると基板全体が大きくそ
るという問題があった。
路層との熱膨張係数の差が大きな基板を用いることによ
り、両者の熱膨張係数の差によゆ生じる応力複屈折を利
用して、偏波制御を行うことが試みられている（河内他
特願昭ｓ １−１７７０４ ｅｊｒ応力付与部付石英
系光導波路」、河内他 特願昭６１−１８８１５８τ「
単一モード光導波路」）。これらの文献によれば、Ｓｉ
基板上に石英系薄膜を形成した場合、１０オーダの応力
複屈折が得られることが報告されている。ところで、こ
れらの文献を含め、従来の光回路の構造は第２図に示し
たように、基板１の表面上にバッファ層２．コア部３．
クラッド層４からなる薄膜光回路層が形成されていると
いう構造であった。大きな応力複屈折を得るためには、
基板１と薄膜光回路層との熱膨張係数差が大である必要
があるが、このような構造であると基板全体が大きくそ
るという問題があった。
例えば、３１ｎｃｈ直径５００声厚のＳｉ基板上に５０
、ｃｍ厚の石英薄膜層を形成した場合、基板中心部で２
００／Ｊ１程度のそりが存在する。通常の電子集積回路
においてもＳｉ基板上に絶縁層として石英薄膜を形成す
ることはあるがその膜厚はせいぜい１００ＯＡ〜１−程
度でおる。これに対し光回路公費では石英薄膜の膜厚は
５０％程度と厚く、基板そり問題を深刻にしている。
、ｃｍ厚の石英薄膜層を形成した場合、基板中心部で２
００／Ｊ１程度のそりが存在する。通常の電子集積回路
においてもＳｉ基板上に絶縁層として石英薄膜を形成す
ることはあるがその膜厚はせいぜい１００ＯＡ〜１−程
度でおる。これに対し光回路公費では石英薄膜の膜厚は
５０％程度と厚く、基板そり問題を深刻にしている。
しかしながら従来構造の光回路においては、このような
大きなそりが存在するため、石英薄膜層に光回路パター
ンを形成する過程においてエツチング処理の前段のマス
キングの際、マスキング１法ずれを生じ、光回路作製に
おける歩留りの悪化をもたらす大きな原因となっていた
。
大きなそりが存在するため、石英薄膜層に光回路パター
ンを形成する過程においてエツチング処理の前段のマス
キングの際、マスキング１法ずれを生じ、光回路作製に
おける歩留りの悪化をもたらす大きな原因となっていた
。
〈発明が解決しようとする問題点〉
本発明は光回路パターン形成時に問題となる基板のそり
を低減することを目的としている。
を低減することを目的としている。
く問題点を解決するための手段及び作用〉斯かる目的を
達成する本発明の構成は平面基板の表面上に形成される
薄膜光回路において、該基板の裏面の一部あるいは全面
にそり解消用薄膜が一層以上形成されることを特徴とす
る。その具体的態様の一例を第１図に示すように、平面
基板１の裏面の一部あるいは全面にそり解消用薄膜５を
一層以上形成しており、従来問題となっていた基板１の
そりを低減できるのである。
達成する本発明の構成は平面基板の表面上に形成される
薄膜光回路において、該基板の裏面の一部あるいは全面
にそり解消用薄膜が一層以上形成されることを特徴とす
る。その具体的態様の一例を第１図に示すように、平面
基板１の裏面の一部あるいは全面にそり解消用薄膜５を
一層以上形成しており、従来問題となっていた基板１の
そりを低減できるのである。
く実 施 例 １〉
３１ｎｃｈ直径７００１Ｉｎ厚のＳｉ基板上へ石英系薄
膜光回路を作製する工程において、そり解消用薄膜を一
層形成した実施例について述べる。第３図は光回路の作
製過程を示したものである。（ａｌ基板１の裏面に、５
ｉＣ１４，ＴｉＣ１゜等を原料とした火炎加水分解反応
により、多孔質状のそり解消用薄１１’Ｊ１５を堆積す
る。（ｂ）基板１を表にし、同様に火炎加水分解反応に
より、多孔質状のバッファ層２．コア層３を堆積する。
膜光回路を作製する工程において、そり解消用薄膜を一
層形成した実施例について述べる。第３図は光回路の作
製過程を示したものである。（ａｌ基板１の裏面に、５
ｉＣ１４，ＴｉＣ１゜等を原料とした火炎加水分解反応
により、多孔質状のそり解消用薄１１’Ｊ１５を堆積す
る。（ｂ）基板１を表にし、同様に火炎加水分解反応に
より、多孔質状のバッファ層２．コア層３を堆積する。
（Ｃ）高温炉で多孔質層を焼結し、ガラス層にする。ｌ
ｄ）コア部となる部分をマスキングし、反応性イオンエ
ツチングを行う。（６１再び火炎加水分解反応により多
孔質状のクラッド層４を堆積し、高温炉によりガラス化
する。
ｄ）コア部となる部分をマスキングし、反応性イオンエ
ツチングを行う。（６１再び火炎加水分解反応により多
孔質状のクラッド層４を堆積し、高温炉によりガラス化
する。
（ｆｌ再度、マスキング、反応性イオンエツチングを行
い、応力解放溝、光フアイバ装着溝等をほる。このよう
に、通常の薄膜光回路の作製工程においては２回のマス
キング工程（Ｃ１及び（ｅ）が存在する。本実施例にお
いてはバッファＦ１２ ｏＡｍ厚、コア層１０声厚、ク
ラッド層２０戸厚の薄膜光回路層に対し、そり解消用薄
膜５の薄膜を４０−に設計した。第５図は有限要素法に
よるそり量の計算結果であり、各マスキング工程におけ
る基板のそり量の実測値を黒丸で示した。そり解消用薄
膜が一層の場合にはそれぞれのマスキング工程において
同時にそり量を零とすることはできないが、そり解消用
薄膜がない場合に比べ、ともに１層４程度にそり量を低
減できた。
い、応力解放溝、光フアイバ装着溝等をほる。このよう
に、通常の薄膜光回路の作製工程においては２回のマス
キング工程（Ｃ１及び（ｅ）が存在する。本実施例にお
いてはバッファＦ１２ ｏＡｍ厚、コア層１０声厚、ク
ラッド層２０戸厚の薄膜光回路層に対し、そり解消用薄
膜５の薄膜を４０−に設計した。第５図は有限要素法に
よるそり量の計算結果であり、各マスキング工程におけ
る基板のそり量の実測値を黒丸で示した。そり解消用薄
膜が一層の場合にはそれぞれのマスキング工程において
同時にそり量を零とすることはできないが、そり解消用
薄膜がない場合に比べ、ともに１層４程度にそり量を低
減できた。
く実 施 例 ２〉
実施例１ではそり解消用薄膜を１層施し、基板１のそり
の低減を図ったが、本実施例においてはそれぞれのマス
キング工程時に基板１のそりが零になるようにそり解消
用薄膜を２層形成した。第４図は薄膜光回路作製の工程
である。ｔｅ）を除（各工程は実施例１と同じである。
の低減を図ったが、本実施例においてはそれぞれのマス
キング工程時に基板１のそりが零になるようにそり解消
用薄膜を２層形成した。第４図は薄膜光回路作製の工程
である。ｔｅ）を除（各工程は実施例１と同じである。
（ｅ）において火炎加水分解反応により第一層目のそり
解消用薄膜５上に多孔質上の第２層目のそり解消用薄膜
５′を堆積させ、その後、多孔質クラッド層を堆積させ
、高温炉内で焼結する。そり解消用薄膜５，５′の膜厚
は各マスキング工程時の薄膜光回路層の膜厚に合わせて
第１層３０声、第２９２０．ｃｍに設計された。第５図
の白丸は各マスキング工程におけるそり量の実測値を示
しており、そり量はそり解消用薄膜がなしず場合に比べ
１／１００以下に低減可能であった。
解消用薄膜５上に多孔質上の第２層目のそり解消用薄膜
５′を堆積させ、その後、多孔質クラッド層を堆積させ
、高温炉内で焼結する。そり解消用薄膜５，５′の膜厚
は各マスキング工程時の薄膜光回路層の膜厚に合わせて
第１層３０声、第２９２０．ｃｍに設計された。第５図
の白丸は各マスキング工程におけるそり量の実測値を示
しており、そり量はそり解消用薄膜がなしず場合に比べ
１／１００以下に低減可能であった。
く実 施 例 ３〉
実施例１，２はそり解消用薄膜が基板全面に一様に施さ
れた場合であるが、本実施例は薄膜光回路のパターンに
合わせてそり解消用薄膜を基板の裏面の一部に形成した
例である。
れた場合であるが、本実施例は薄膜光回路のパターンに
合わせてそり解消用薄膜を基板の裏面の一部に形成した
例である。
第６図に薄膜光回路の作製工程を述べる。（ｆｌを除き
実施例２の作製工程と同じである。（ｆｌにおいて、後
に電子集積回路を形成、搭載するための領域を確保する
ため薄膜光回路層の半分をエツチングにより除去する。
実施例２の作製工程と同じである。（ｆｌにおいて、後
に電子集積回路を形成、搭載するための領域を確保する
ため薄膜光回路層の半分をエツチングにより除去する。
その後、そり解消用薄膜５，５′を薄膜光回路層の除去
部分にあわせてエツチング除去する。（ｆ）の処理終了
後ｒｉ１．膜光回路光回路形成部部それぞれについてそ
り量を測定した結果、そり量は１１５０程度に低減され
ていた。
部分にあわせてエツチング除去する。（ｆ）の処理終了
後ｒｉ１．膜光回路光回路形成部部それぞれについてそ
り量を測定した結果、そり量は１１５０程度に低減され
ていた。
以上、Ｓｉ基板、石英系薄膜光回路に関する３件の実施
例について述べたが、本発明は基板、薄膜光回路層の材
質により限定されない。
例について述べたが、本発明は基板、薄膜光回路層の材
質により限定されない。
また、上記の実施例では、基板の裏側、表側にそれぞれ
多孔質ガラス層を堆積した後、高温に加熱して、両側同
時に透明ガラス化したが、裏側にまず、多孔質ガラス層
を堆積した後、透明化の処理を施してから表側の工程に
移ってもよいし、あるいはその逆でも良い。
多孔質ガラス層を堆積した後、高温に加熱して、両側同
時に透明ガラス化したが、裏側にまず、多孔質ガラス層
を堆積した後、透明化の処理を施してから表側の工程に
移ってもよいし、あるいはその逆でも良い。
〈発明の効果〉
以上説明したように、本発明は基板裏面にそり解消用の
薄膜を基板の一部あるいは全面に設計値の厚みで形成す
ることにより、基板のそりを解消できろ利点がある。
薄膜を基板の一部あるいは全面に設計値の厚みで形成す
ることにより、基板のそりを解消できろ利点がある。
第１図は本発明の光回路の構造の１例を示す断面図、第
２図は従来の光回路の構造を示す断面図、第３図（ａｔ
（ｂｌ （ｃ） （ｄｉ （ａｔ （ｆｌは各々実施
例１に関する作製工程図、第４図（ａｌ （ｂｌ （ｃ
ｌ （ｄ） ｔｅｌ （ｆｌは各々実施例２に関する作
製工程図である。第５図は薄膜光回路層の膜厚に対する
基板のそり量の計算結果と、実施例１及び２の各マスキ
ング工程時のそり量の実測値を示すグラフである。第６
図（ａｌ （ｂ） ｔｅｌ （ｄｉ （ｅ） （ｆｌは
各々実施例３に関する作製工程図である。 図 面 中、 １は基板、２はバッファ層、３はコア層あるいはコア部
、４はクラッド層、５は第１層目そり解消用薄膜、５′
は第２層目そり解消用薄膜である。 第１図 第３図 第４図 第５図 ｗｔμｍノ
２図は従来の光回路の構造を示す断面図、第３図（ａｔ
（ｂｌ （ｃ） （ｄｉ （ａｔ （ｆｌは各々実施
例１に関する作製工程図、第４図（ａｌ （ｂｌ （ｃ
ｌ （ｄ） ｔｅｌ （ｆｌは各々実施例２に関する作
製工程図である。第５図は薄膜光回路層の膜厚に対する
基板のそり量の計算結果と、実施例１及び２の各マスキ
ング工程時のそり量の実測値を示すグラフである。第６
図（ａｌ （ｂ） ｔｅｌ （ｄｉ （ｅ） （ｆｌは
各々実施例３に関する作製工程図である。 図 面 中、 １は基板、２はバッファ層、３はコア層あるいはコア部
、４はクラッド層、５は第１層目そり解消用薄膜、５′
は第２層目そり解消用薄膜である。 第１図 第３図 第４図 第５図 ｗｔμｍノ
Claims (1)
- 平面基板の表面上に形成される薄膜光回路において、該
基板の裏面の一部あるいは全面にそり解消用薄膜が一層
以上形成されることを特徴とする薄膜光回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1614387A JPS63184708A (ja) | 1987-01-28 | 1987-01-28 | 薄膜光回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1614387A JPS63184708A (ja) | 1987-01-28 | 1987-01-28 | 薄膜光回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63184708A true JPS63184708A (ja) | 1988-07-30 |
Family
ID=11908275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1614387A Pending JPS63184708A (ja) | 1987-01-28 | 1987-01-28 | 薄膜光回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63184708A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457207A (en) * | 1987-08-28 | 1989-03-03 | Hitachi Ltd | Waveguide type optical device |
| JPH0254205A (ja) * | 1988-08-19 | 1990-02-23 | Hitachi Cable Ltd | 導波路型光デバイスの製造方法 |
| JPH06288717A (ja) * | 1993-02-11 | 1994-10-18 | Dr Johannes Heidenhain Gmbh | 目盛担持体 |
| WO2000042457A1 (fr) * | 1999-01-13 | 2000-07-20 | The Furukawa Electric Co., Ltd. | Circuit de guide d'ondes optiques et procede pour compenser la longueur d'ondes de la transmission de lumiere |
| JP2001108854A (ja) * | 1999-07-30 | 2001-04-20 | Nippon Telegr & Teleph Corp <Ntt> | ポリマー光導波路 |
| GB2369490A (en) * | 2000-11-25 | 2002-05-29 | Mitel Corp | Prevention of wafer distortion when annealing thin films |
| EP1347319A3 (en) * | 2002-03-21 | 2004-11-24 | Dalsa Semiconductor Inc. | Method of making photonic devices with Spin-On-Glass interlayer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217901A (ja) * | 1986-03-19 | 1987-09-25 | 世界長株式会社 | 再帰反射体を接着した塗料付きゴムブ−ツの製造法 |
-
1987
- 1987-01-28 JP JP1614387A patent/JPS63184708A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62217901A (ja) * | 1986-03-19 | 1987-09-25 | 世界長株式会社 | 再帰反射体を接着した塗料付きゴムブ−ツの製造法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6457207A (en) * | 1987-08-28 | 1989-03-03 | Hitachi Ltd | Waveguide type optical device |
| JPH0254205A (ja) * | 1988-08-19 | 1990-02-23 | Hitachi Cable Ltd | 導波路型光デバイスの製造方法 |
| JPH06288717A (ja) * | 1993-02-11 | 1994-10-18 | Dr Johannes Heidenhain Gmbh | 目盛担持体 |
| WO2000042457A1 (fr) * | 1999-01-13 | 2000-07-20 | The Furukawa Electric Co., Ltd. | Circuit de guide d'ondes optiques et procede pour compenser la longueur d'ondes de la transmission de lumiere |
| US6377723B1 (en) | 1999-01-13 | 2002-04-23 | The Furukawa Electric Co., Ltd | Optical waveguide circuit, and method for compensating the light transmission wavelength |
| JP2001108854A (ja) * | 1999-07-30 | 2001-04-20 | Nippon Telegr & Teleph Corp <Ntt> | ポリマー光導波路 |
| GB2369490A (en) * | 2000-11-25 | 2002-05-29 | Mitel Corp | Prevention of wafer distortion when annealing thin films |
| US6724967B2 (en) | 2000-11-25 | 2004-04-20 | Dalsa Semiconductor Inc. | Method of making a functional device with deposited layers subject to high temperature anneal |
| EP1336198B1 (en) * | 2000-11-25 | 2012-05-02 | Teledyne Dalsa Semiconductor Inc. | Method of making a functional device with deposited layers subject to high temperature anneal |
| EP1347319A3 (en) * | 2002-03-21 | 2004-11-24 | Dalsa Semiconductor Inc. | Method of making photonic devices with Spin-On-Glass interlayer |
| US6937806B2 (en) | 2002-03-21 | 2005-08-30 | Dalsa Semiconductor Inc. | Method of making photonic devices with SOG interlayer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5160523A (en) | Method of producing optical waveguides by an ion exchange technique on a glass substrate | |
| KR100248055B1 (ko) | 하이브리드 광도파로 및 그 제작 공정 | |
| JPS63184708A (ja) | 薄膜光回路 | |
| JP2621519B2 (ja) | 光導波路及びその製造方法 | |
| JP3500990B2 (ja) | 基板型光導波路の製造方法 | |
| JP3070018B2 (ja) | 石英系光導波路及びその製造方法 | |
| JP2726424B2 (ja) | 光素子およびその製造方法 | |
| JPH0720336A (ja) | 光導波路の構造とその製造方法 | |
| JPH0646245B2 (ja) | 応力解放用溝付単一モード光導波路 | |
| JPH05257021A (ja) | 光導波路の製造方法 | |
| JP3293411B2 (ja) | 石英系ガラス導波路素子の製造方法 | |
| JPH05181031A (ja) | 光導波路及びその製造方法 | |
| JPH0462644B2 (ja) | ||
| JPS59137346A (ja) | ガラス導波路の作製法 | |
| JPH0843654A (ja) | 石英系ガラス導波路及びその製造方法 | |
| JP2927597B2 (ja) | ガラス導波路の製造法 | |
| JP2953173B2 (ja) | 光導波路 | |
| KR100277362B1 (ko) | 더미층을 구비한 광도파로 형성방법 및 그 방법에 의한 광도파로 | |
| JP2570822B2 (ja) | 光導波路の製造方法 | |
| JPH0829634A (ja) | 光導波路の作製方法 | |
| JPS62212605A (ja) | 光導波路の作製方法 | |
| JPS62204207A (ja) | 石英系平板光回路の製造方法 | |
| KR100461874B1 (ko) | Ｆｈｄ 공정을 이용한 광민감성 평면 도파로형 소자의제작방법 | |
| JPH103013A (ja) | ポリマ導波路及びその製造方法 | |
| JP3840835B2 (ja) | 石英系ガラス導波路素子の製造方法 |