JPS6318071A - Leaf type bias sputtering device - Google Patents
Leaf type bias sputtering deviceInfo
- Publication number
- JPS6318071A JPS6318071A JP16310586A JP16310586A JPS6318071A JP S6318071 A JPS6318071 A JP S6318071A JP 16310586 A JP16310586 A JP 16310586A JP 16310586 A JP16310586 A JP 16310586A JP S6318071 A JPS6318071 A JP S6318071A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- target
- bias
- side electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004544 sputter deposition Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 56
- 238000009826 distribution Methods 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 230000000694 effects Effects 0.000 abstract description 11
- 230000005284 excitation Effects 0.000 abstract description 7
- 239000011810 insulating material Substances 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 64
- 239000002184 metal Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000004575 stone Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 241000257465 Echinoidea Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000166742 Tagela Species 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Landscapes
- Physical Vapour Deposition (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、半導体装置の製造などに際して用いられるス
パッタ装置に係夛、特に枚葉式バイアススパッタ装置に
関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a sputtering apparatus used in the manufacture of semiconductor devices, and particularly to a single-wafer bias sputtering apparatus.
(従来の技術)
半導体集積回路の多層配線工程において、層間絶縁膜と
か金属膜をスパッタ法により形成するために用いられる
枚葉式バイアススパッタ装置は、従来、たとえば第3図
に示すように構成されている。即ち、第3図に示す電磁
石マグネトロン・バイアススパッタ装置において、31
および32は成膜室内で平行に相対向する一対の電橋で
あり、この一対の電h31*3j!の対向面にはターゲ
ット33および基板(半導体ウェー・)34が各対応し
て保持されている。そして、ターゲット側電極31には
、l−間絶縁膜の形成に際してはマグネトロンを用いた
RF’(高周波)電源35からRF電力がターゲットバ
イアスとして印加され、金属膜(&l膜、s−1合金膜
、高融点金X膜あるいはそのクリサイドなど)の形成に
際しては直流電源(図示せず)から直at王がターゲッ
トバイアスとして印加される。また、基板側電極32に
は、RF電源36からRF’@@が基板バイアスとして
印加される。そして、ターゲット側電極31のターゲッ
ト裏面側には絶縁物質37を介して電磁石の励磁コイル
38が配設されている。(Prior Art) Single-wafer bias sputtering equipment used to form interlayer insulating films and metal films by sputtering in the multilayer wiring process of semiconductor integrated circuits has conventionally been configured as shown in FIG. 3, for example. ing. That is, in the electromagnetic magnetron bias sputtering apparatus shown in FIG.
and 32 are a pair of electric bridges facing each other in parallel in the film forming chamber, and the pair of electric bridges h31*3j! A target 33 and a substrate (semiconductor wafer) 34 are held in correspondence with each other on opposing surfaces. RF power is applied to the target side electrode 31 as a target bias from an RF' (high frequency) power source 35 using a magnetron when forming an l-interlayer insulating film, and a metal film (&l film, s-1 alloy film, , a high melting point gold X film or its crystallization, etc.), direct AT voltage is applied as a target bias from a DC power source (not shown). Further, RF'@@ is applied to the substrate side electrode 32 from the RF power source 36 as a substrate bias. An excitation coil 38 of an electromagnet is disposed on the back side of the target of the target side electrode 31 with an insulating material 37 interposed therebetween.
上記バイアススパッタ装置においては、電極31.32
間でマグネトロン放電により希ガス等のプラズマ39を
発生させ、プラズマ中11C存在fるイオンのターゲツ
ト材への衝撃全利用して基板−ヒに層間絶縁膜あるいは
金属膜をスパッタ形成するものである。なお、ターゲッ
トill!It磁石は、その発生する磁界によシプラズ
マ領域を制御してプラズマを閉じ込め、プラズマによる
基板へのダメージを軽減すると共にスパッタ成膜速度を
高速化するものである。In the above bias sputtering device, the electrodes 31, 32
A plasma 39 of a rare gas or the like is generated by magnetron discharge between the two, and an interlayer insulating film or a metal film is sputtered on the substrate by making full use of the impact of the 11C ions present in the plasma on the target material. In addition, target ill! The It magnet controls the plasma region using the generated magnetic field to confine the plasma, thereby reducing damage to the substrate caused by the plasma and increasing the speed of sputtering film formation.
上記バイアススパッタ装置によれば、成膜の下地段差部
(配線の段差部、絶縁膜の開孔部)のステップカバレー
ジ、成膜表面の平坦性が改善される〇
一力、上記電磁石に代えて第4図tal 、 (b)に
示すようにヨーク41に円柱状の永久磁石42および円
筒状の永久磁石43が取り付けられたものがターゲラ)
fil橋31のターゲット裏面に配置される永久磁石マ
グネトロン・バイアススパッタ装置の場合にも、上述し
たと同様にスパッタ成膜を行なうことができる。なお、
第4図において、第3図中と同一部分には同一符号を付
している。According to the above-mentioned bias sputtering apparatus, the step coverage of the step part of the base of the film formation (the step part of the wiring, the opening part of the insulating film) and the flatness of the film-forming surface are improved. As shown in Fig. 4 (b), a cylindrical permanent magnet 42 and a cylindrical permanent magnet 43 are attached to a yoke 41.
Even in the case of a permanent magnet magnetron bias sputtering device disposed on the back surface of the target of the fil bridge 31, sputtering film formation can be performed in the same manner as described above. In addition,
In FIG. 4, the same parts as in FIG. 3 are given the same reference numerals.
しかし、上記したような従来のスパッタ装置は、次に述
べるような理由によシ基板面内に均一なバイアス効果(
スパッタ膜下地段差部上のステップカバレージの向上、
スパッタ膜表面の平坦化)が必らずしも十分ではない。However, the conventional sputtering equipment described above does not have a uniform bias effect (
Improving step coverage on the step part under the sputtered film,
(planarization of the sputtered film surface) is not necessarily sufficient.
即ち、(1)ターゲット上に発生する磁場の分布は、タ
ーゲットバイアス時に基板上に均一な薄膜をスパッタ形
成し得るようになっている。しかし、この磁場の効果に
よシ、基板にバイアスを印加したときの基板面内でのバ
イアス効果が不均一になってしまい、バイアス効果の変
動値は±40%を超えることもあり、この様子を第5図
に示して込る。即ち、第5図(a)は、ターゲットバイ
アス印加時の成膜速度が均一になる条件での(イ)ター
ゲットバイアス2000W時の成膜速度、(ロ)バイア
ススパッタ時(ターゲラ) 2000W/基板200
W)の成膜速度、VJ基板バイアス200W時の基板ス
パッタ速度のそれぞれについて基板面内分布金示してい
る。また、上記条件におけるウェハ中央部、ウェハ周辺
部でのスパッタ成膜(絶縁膜の場合)のステップカバレ
ージの様子を各対応して第5図(b) 、 (Clに示
している。(2)上記とけ逆に、基板面内でのバイアス
効果が均一になるようにターゲット側の磁石により磁場
を設定すると、ターゲットバイアス印加時の成膜分布が
不均一になり、この様子を第6図に示している。That is, (1) the distribution of the magnetic field generated on the target is such that a uniform thin film can be sputtered on the substrate when the target is biased. However, due to the effect of this magnetic field, when a bias is applied to the substrate, the bias effect becomes non-uniform within the substrate plane, and the variation value of the bias effect can exceed ±40%. is shown in Figure 5. That is, FIG. 5(a) shows (a) the film forming speed at a target bias of 2000 W, and (b) the film forming speed at bias sputtering (Targera) of 2000 W/substrate 200 under the conditions that the film forming speed is uniform when the target bias is applied.
The in-plane distribution of gold on the substrate is shown for each of the film forming rate of W) and the substrate sputtering rate at a VJ substrate bias of 200 W. In addition, the step coverage of sputtering film formation (in the case of an insulating film) at the center of the wafer and at the periphery of the wafer under the above conditions is shown in FIG. 5(b) and (Cl). (2) Conversely, if the magnetic field is set using a magnet on the target side so that the bias effect is uniform within the substrate plane, the film formation distribution when the target bias is applied becomes non-uniform, and this situation is shown in Figure 6. ing.
即ち、!@6図ta)は、基板バイアス印加時の逆スパ
ツタ速度が基板面内で均一になる条件での(イ)ターゲ
ットバイアス時の成膜速度、(ロJバイアススパッタ時
のI膜速度、V→基板バイアス時の基板スパッタ速度の
それぞれについて基板−内分布を示している。また、上
記条件におけるウェハ中央部、ウニ・・周辺部でのスパ
ッタ成膜(絶縁膜の場合)のステップカバレージの様子
を各対応して第6図tb)、(C)に示している。That is,! @Figure 6 ta) shows (a) film formation speed at target bias, (b) I film speed at J bias sputtering, V→ It shows the distribution within the substrate for each substrate sputtering speed under substrate bias.It also shows the step coverage of sputter film formation (in the case of an insulating film) at the center, urchin, and periphery of the wafer under the above conditions. The corresponding figures are shown in FIGS. 6(tb) and (C).
なお、第5図1b) 、 IcIおよび第6図1bl
1 (C)に&イて、51はシリコン基板(ウェーS)
、52は熱酸化膜(8i0.膜)、53は金属配線パタ
ーン(たとえばAl−81合金からなる)、54はスパ
ッタ形成されたスパッタ酸化膜である。In addition, Fig. 5 1b), IcI and Fig. 6 1bl
1 (C) & 51 is a silicon substrate (Way S)
, 52 is a thermal oxide film (8i0. film), 53 is a metal wiring pattern (for example, made of Al-81 alloy), and 54 is a sputtered oxide film formed by sputtering.
上記した第5図(a)、第6図(a)の特性から分るよ
うに、従来のバイアススパッタ装置によれば、スパッタ
酸化膜の成膜速度の基板面内均一性は約15%となり、
また金属配線の段差上でのステップカバレージはウェー
・周辺部では良好である(良好なテーパが付く)が、ウ
ェハ中央部では良くない。同様に、絶縁膜の開孔部に金
属膜上スパッタ成膜する場合にも、ウェハ中央部ではス
テップカバレージが悪くなるので、エレクトロ・マイグ
レーシ冒ン等による断線のおそれがある。As can be seen from the characteristics shown in FIGS. 5(a) and 6(a) above, according to the conventional bias sputtering apparatus, the uniformity of the sputtered oxide film deposition rate within the substrate surface is approximately 15%. ,
Further, the step coverage on the step of the metal wiring is good at the wafer/periphery (good taper), but not at the center of the wafer. Similarly, when forming a film on a metal film by sputtering in an opening in an insulating film, step coverage deteriorates at the center of the wafer, so there is a risk of wire breakage due to electromigration or the like.
(発明が解決しようとする問題点)
本発明は、上記したようにターゲットバイアスと基板バ
イアスと磁場分布との関係全バイアス効果が基板面内で
均一になるように設定することが困難であるという問題
点を解決すべくなされたもので、基板面内のバイアス効
果の均一性を改善し得るように磁場分布を適正に設定し
得る枚葉式バイアススパッタ装置を提供することを目的
とする。(Problems to be Solved by the Invention) As described above, the present invention is based on the problem that it is difficult to set the relationship between target bias, substrate bias, and magnetic field distribution so that the total bias effect is uniform within the substrate plane. This was developed to solve the problem, and the object is to provide a single-wafer type bias sputtering apparatus that can appropriately set the magnetic field distribution so as to improve the uniformity of the bias effect within the substrate surface.
(問題点tl−解決するための手段)
本発明の枚葉式バイアススパッタ装置は、ターゲラ)1
!Ili極の基板対向面側の反対側と基板側電極のター
ゲット対向面側の反対側とにそれぞれ所定の磁場分布を
形成するための磁石金膜けてなることを特徴とする。(Problem tl - Means for Solving) The single wafer type bias sputtering apparatus of the present invention is based on Targera) 1
! It is characterized in that a gold film is formed on the magnet to form a predetermined magnetic field distribution on the opposite side of the substrate-facing surface of the Ili pole and on the opposite side of the target-facing surface of the substrate-side electrode.
(作用)
ターゲットバイアス時に基板上に均一な薄膜をスパッタ
形成し得るようにターゲットi11!Iia石の磁場分
布を形成し、基板バイアス印加時の逆スパツタ速度が基
板面内で均一になるように基板側磁石の磁場分布を形成
することによって、基板面内で均一なバイアス効果が得
られるようになる。(Function) The target i11! can be sputtered to form a uniform thin film on the substrate during target bias. By forming the magnetic field distribution of the Iia stone and forming the magnetic field distribution of the substrate side magnet so that the reverse sputtering speed when applying a substrate bias is uniform within the substrate surface, a uniform bias effect can be obtained within the substrate surface. It becomes like this.
(実施例)
以下、図面全参照して本発明の一実施例全詳細に説明す
る。(Embodiment) Hereinafter, an embodiment of the present invention will be described in detail with reference to all the drawings.
第1図は電磁石マグネトロン・バイアススパッタ装置を
概略的に示しており、11および12はたとえばArガ
スを導入して高真空に維持される成膜室内で平行に相対
向する一対の電極であり、ターゲット側電極11の対向
面にはターゲット13が保持されており、基板側電極1
2の対向面には基ffL(半導体ウェハ)14が保持さ
れている。FIG. 1 schematically shows an electromagnetic magnetron bias sputtering apparatus, and 11 and 12 are a pair of electrodes facing each other in parallel in a film forming chamber that is maintained at a high vacuum by introducing Ar gas, for example. A target 13 is held on the opposite surface of the target side electrode 11, and the substrate side electrode 1
A base ffL (semiconductor wafer) 14 is held on the opposing surface of the wafer 2.
ターゲット側電極11には、眉間絶縁膜形成に際しては
RF電源15からRFK力がターゲットバイアスとして
印加され、導電膜形成に際しては直fILt源(図示せ
ず)から直流1王がターゲットバイアスとして印加され
る。また、基板側1極12には、RF′&源16からR
FyL力が基板バイアスとして印加される。そして、前
記ターゲット@電極11の基板対向ljIigaの反対
cki側には絶縁物質17を介してターゲットa’ti
a石の励磁コイル18が配設されており、同様に基板側
電極12のターゲット対向面側の反対面側には絶縁物質
17を介して基板側電磁石の励磁コイル19が配設され
ている。To the target-side electrode 11, RFK force is applied as a target bias from the RF power source 15 when forming the glabella insulating film, and DC 1K force is applied as the target bias from a direct flux source (not shown) when forming the conductive film. . Also, one pole 12 on the board side has an R
FyL force is applied as a substrate bias. Then, on the opposite cki side of the target@electrode 11 facing the substrate ljIiga, a target a'ti is placed via an insulating material 17.
An a-stone excitation coil 18 is disposed, and similarly, an excitation coil 19 of a substrate-side electromagnet is disposed on the opposite surface of the substrate-side electrode 12 from the target-facing surface with an insulating material 17 interposed therebetween.
なお、上記ターゲット側電磁石、基板側電磁石に代えて
第4図ta) 、 (b)に示したような永久磁石を配
設するようにしてもよい。Incidentally, in place of the target-side electromagnet and substrate-side electromagnet, permanent magnets as shown in FIGS. 4(a) and 4(b) may be provided.
上記バイアススパッタ装置において、ターゲット側磁石
はターゲットバイアス時に基板上に均一な薄膜をスパッ
タ形成し得るように磁場が設定されており、基板gag
i石は基板バイアス印加時の逆スパツタ速度が基板面内
で均一になるように磁場が設定されている。In the above bias sputtering apparatus, the magnetic field of the target-side magnet is set so that a uniform thin film can be sputtered on the substrate during target bias, and the substrate gag
The magnetic field of the i-stone is set so that the reverse sputtering speed when a substrate bias is applied is uniform within the substrate surface.
上記バイアススパッタ装置を用いてスパッタ酸化膜をス
パッタ形成する方法について第2図(b)。FIG. 2(b) shows a method of forming a sputtered oxide film by sputtering using the bias sputtering apparatus described above.
(e) ?参照して説明する。先ず、半導体基板21上
に熱酸化膜22を100(lの膜厚となるように形成し
、その上に1.0μm厚の入It −S i 膜fスパ
ッタ法により堆積形成し、通常のフォトリングラフィ法
とRIB(反応性イオンエツチング)法により配線パタ
ーン23を形成する。次に、上記バイアススパッタ装置
により1.1pm厚のスパッタ酸化膜24を成膜する。(e)? Refer to and explain. First, a thermal oxide film 22 is formed on a semiconductor substrate 21 to a thickness of 100 l, and a 1.0 μm thick It-Si film is deposited thereon by a sputtering method, followed by a normal photo-etching process. A wiring pattern 23 is formed by phosphorography and RIB (reactive ion etching).Next, a sputtered oxide film 24 having a thickness of 1.1 pm is formed using the bias sputtering apparatus described above.
このときのスパッタ条件は、スパッタ時のスパッタ室(
成膜室)の真空度(xr分圧)が0.40パスカル(P
a)、ターゲット電極印加電力が2000W、基板電極
印加電力が200Wであり、成膜速度は約800A/m
inである。The sputtering conditions at this time are as follows:
The degree of vacuum (xr partial pressure) in the film forming chamber is 0.40 Pascal (P
a), the power applied to the target electrode is 2000 W, the power applied to the substrate electrode is 200 W, and the film forming rate is approximately 800 A/m.
It is in.
上記したようなバイアススパッタ装置における(イ)タ
ーゲットバイアス時の成膜速度のウェハ面内分布、(ロ
)バイアススパッタ時の成膜速度のウェハ面内分布、(
ハ)基板バイアス時の基板スパッタ速度のウェハ面内分
布は第2図(a)中に示すような特性が得られた。また
、このときウェー・中央部およびウェハ周辺部での金属
配線の段差部上の絶縁膜のステップカバレージの様子は
各対応して第2図tb)、(C)に示すようになる。即
ち、上記特性から分るように、スパッタ酸化膜の成膜速
度の基板面内均一性として、従来例に比べ1大幅に改善
された±4%という良好な値が得られた。また、ステッ
プカバレージも、ウェー・中央部、ウェハ周辺部でそれ
ぞれ良好な形状が得られた。In the bias sputtering apparatus described above, (a) distribution of the film formation rate during target bias within the wafer surface, (b) distribution within the wafer surface of the film formation speed during bias sputtering, (
c) The in-wafer surface distribution of the substrate sputtering rate at substrate bias had the characteristics shown in FIG. 2(a). Further, at this time, the step coverage of the insulating film on the step portion of the metal wiring at the wafer central portion and the wafer peripheral portion is as shown in FIGS. 2(tb) and (C), respectively. That is, as can be seen from the above characteristics, the uniformity of the sputtered oxide film deposition rate within the substrate surface was a good value of ±4%, which was significantly improved by 1 compared to the conventional example. In addition, good step coverage was obtained at the center of the wafer and at the periphery of the wafer.
なお、コンタクトホール、スルーホール等の開孔部を有
する絶縁膜上にへl膜やA/−8ノ合金膜等のスパッタ
成膜を行なった場合にも、絶縁膜開孔部のステップカバ
レージおよび成膜表面の平坦度が良好に得られ、断線に
強い金属配線を基板上で均一に形成することができた。Note that even when a sputtering film such as a Hel film or an A/-8 alloy film is formed on an insulating film having an opening such as a contact hole or a through hole, the step coverage of the opening in the insulating film and Good flatness of the film-formed surface was obtained, and metal wiring resistant to disconnection could be uniformly formed on the substrate.
したがって、本発明のバイアススパッタ装置によれば、
半導体基板上に多層配線を形成する際の絶縁膜形成工程
、金属膜形成工程でそれぞれ使用可能である。Therefore, according to the bias sputtering apparatus of the present invention,
It can be used in an insulating film formation process and a metal film formation process when forming multilayer wiring on a semiconductor substrate.
上述したような本発明の枚葉式バイアススパッタ装置に
よれば、基板面内のバイアス効果の均一性を大幅に改善
でき、金属配線の段差部上にステップカバレージの良い
スパッタ絶縁膜を形成したり、絶縁膜の開孔部にステッ
プカバレージの良いスパッタ金属膜を形成することがで
きるので、半導体集積回路の製造に際して多層配線構造
の形成工程に使用して好適である。According to the single wafer type bias sputtering apparatus of the present invention as described above, the uniformity of the bias effect within the substrate surface can be greatly improved, and a sputtered insulating film with good step coverage can be formed on the stepped portion of metal wiring. Since a sputtered metal film with good step coverage can be formed in the opening of the insulating film, it is suitable for use in the process of forming a multilayer wiring structure in the manufacture of semiconductor integrated circuits.
第1図は本発明の枚葉式バイアススパッタ装置の一実施
例を示す構成説明図、第2図(a)は第1図の装置によ
りスパッタ酸化膜を形成した際の特性を示す図、第2図
1b) 、 (C1は同図(a)の特性の下でウェハ中
央部およびウェハ周辺部で得られた酸化膜のステップカ
バレージを示す断面図、第3図は従来の枚葉式バイアス
スパッタ装置の一例を示す構成説明図、第4図ta)は
同じ〈従来の枚葉式バイアススパッタ装置の他の例を示
す構成説明図、第4図1b)は同図t8)中のターゲッ
ト側永久磁石を取9出して示す平面図、第5図(a)は
第3図の装置をターゲットバイアス印加時の成膜速度が
均一となるようにターゲラ)1111iH石を設定した
状態でスパッタ酸化膜を形成した際の特性を示す図、第
5図(b)、FIG. 1 is an explanatory diagram showing the configuration of an embodiment of the single wafer type bias sputtering apparatus of the present invention, FIG. (C1 is a cross-sectional view showing the step coverage of the oxide film obtained at the center of the wafer and the periphery of the wafer under the characteristics shown in FIG. The configuration explanatory diagram showing an example of the apparatus, Fig. 4 ta) is the same (the configuration explanatory diagram showing another example of the conventional single-wafer bias sputtering apparatus, Fig. 4 1b) is the target side permanent part in the same figure t8). Figure 5(a) is a plan view showing the magnet 9 taken out, and a sputtered oxide film is formed using the apparatus shown in Figure 3 with a 1111iH stone set so that the film formation rate is uniform when a target bias is applied. A diagram showing the characteristics when formed, FIG. 5(b),
【C】は同図(a)の特性の下で9工バ中
央部およびウェハ周辺部で得られた酸化膜のステップカ
バレージを示す断面図、第6図(a)は第3図の装置上
基板バイアス印加時の逆スパツタ速度が均一となるよう
にターゲット@磁石を設定した状態でスパッタ酸化膜を
形成した際の特性を示す図、第6図(b)。
(C)は同図(a)の特性の下でウェー・中央部および
ウェハ周辺部で得られた酸化膜のステップカバレージ金
示す断面1くである。
1ノ・・・ターゲット側′屯橋、12・・・基板側電極
、13・・・ターゲット、14・・・基板(半導体ウェ
ハ)、15.16・・・高周波電源、17・・・絶縁物
、18・・・ターゲラ)IIg電磁石の励磁コイル、1
9・・・基板側電磁石の励磁コイル。
出願人代理人 弁理士 鈴 江 武 彦第1図
ウニへFg9ブ迂で【
(a)
第2図
第3図
crs s3
+夫
ラエノ\上:=1イ尤=i艷
(a)
(b) (C)第5図
ウェハ上9f立置
<a>
第6図[C] is a cross-sectional view showing the step coverage of the oxide film obtained at the center of the 9-wafer and around the wafer under the characteristics shown in Figure 6(a). FIG. 6(b) is a diagram showing the characteristics when a sputtered oxide film is formed with the target@magnet set so that the reverse sputtering speed is uniform when a substrate bias is applied. (C) is a cross section showing the step coverage of the oxide film obtained at the wafer center and the wafer periphery under the characteristics shown in Figure (a). 1 No. Target side 'tun bridge, 12... Substrate side electrode, 13... Target, 14... Substrate (semiconductor wafer), 15.16... High frequency power supply, 17... Insulator , 18...Tagela) IIg electromagnet excitation coil, 1
9... Excitation coil of the board side electromagnet. Applicant's representative Patent attorney Suzue Takehiko Fig. 1 uni to Fg9 bu [ (a) Fig. 2 Fig. 3 crs s3 + husband Raeno\top: = 1 尤 = i 艷 (a) (b) (C) Fig. 5 Standing 9F above the wafer <a> Fig. 6
Claims (1)
およびスパッタ膜形成用基板側電極と、上記ターゲット
側電極に保持されたターゲットと、上記ターゲット側電
極に高周波電力または直流電圧を印加する高周波電源ま
たは直流電源と、前記基板側電極に高周波電源を印加す
る高周波電源と、前記ターゲット側電極の基板対向面側
の反対側に配設され所定の磁場分布を形成するターゲッ
ト側磁石と、前記基板側電極のターゲット対向面側の反
対側に配設され所定の磁場分布を形成する基板側磁石と
を具備することを特徴とする枚葉式バイアススパッタ装
置。A target-side electrode and a substrate-side electrode for sputtered film formation that are provided to face each other in parallel in a film-forming chamber, a target held by the target-side electrode, and a high-frequency wave that applies high-frequency power or DC voltage to the target-side electrode. a power source or a DC power source; a high-frequency power source that applies a high-frequency power to the substrate-side electrode; a target-side magnet that is disposed on the opposite side of the target-side electrode to the surface facing the substrate and forms a predetermined magnetic field distribution; and the substrate. 1. A single-wafer bias sputtering apparatus comprising: a substrate-side magnet disposed on the opposite side of the target-facing surface of the side electrode to form a predetermined magnetic field distribution.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16310586A JPS6318071A (en) | 1986-07-11 | 1986-07-11 | Leaf type bias sputtering device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16310586A JPS6318071A (en) | 1986-07-11 | 1986-07-11 | Leaf type bias sputtering device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6318071A true JPS6318071A (en) | 1988-01-25 |
Family
ID=15767264
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16310586A Pending JPS6318071A (en) | 1986-07-11 | 1986-07-11 | Leaf type bias sputtering device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6318071A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6579421B1 (en) | 1999-01-07 | 2003-06-17 | Applied Materials, Inc. | Transverse magnetic field for ionized sputter deposition |
US7576002B2 (en) | 2000-11-01 | 2009-08-18 | Applied Materials, Inc. | Multi-step barrier deposition method |
US7795138B2 (en) | 1997-11-26 | 2010-09-14 | Applied Materials, Inc. | Method of depositing a metal seed layer over recessed feature surfaces in a semiconductor substrate |
US10047430B2 (en) | 1999-10-08 | 2018-08-14 | Applied Materials, Inc. | Self-ionized and inductively-coupled plasma for sputtering and resputtering |
-
1986
- 1986-07-11 JP JP16310586A patent/JPS6318071A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7795138B2 (en) | 1997-11-26 | 2010-09-14 | Applied Materials, Inc. | Method of depositing a metal seed layer over recessed feature surfaces in a semiconductor substrate |
US6579421B1 (en) | 1999-01-07 | 2003-06-17 | Applied Materials, Inc. | Transverse magnetic field for ionized sputter deposition |
US10047430B2 (en) | 1999-10-08 | 2018-08-14 | Applied Materials, Inc. | Self-ionized and inductively-coupled plasma for sputtering and resputtering |
US7576002B2 (en) | 2000-11-01 | 2009-08-18 | Applied Materials, Inc. | Multi-step barrier deposition method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000331993A (en) | Plasma processing device | |
JPWO2016136255A1 (en) | Film forming apparatus and film forming method | |
JPH11251303A (en) | Plasma treating equipment | |
US3479269A (en) | Method for sputter etching using a high frequency negative pulse train | |
CN101510525B (en) | Method of forming integrated circuit structure | |
WO2009157439A1 (en) | Sputtering apparatus and sputtering method | |
JPH0813143A (en) | Plasma treatment and treating device | |
JPS6318071A (en) | Leaf type bias sputtering device | |
JP2006066857A (en) | Bipolar electrostatic chuck | |
JP2018076561A (en) | Film forming method and film forming apparatus | |
JP2844669B2 (en) | Reactive magnetron sputtering equipment | |
JP2761875B2 (en) | Deposition film forming equipment by bias sputtering method | |
JPS5987834A (en) | Forming method of thin-film | |
US6244210B1 (en) | Strength coil for ionized copper plasma deposition | |
JP3529308B2 (en) | Sputtering apparatus and sputtering method | |
JPS63153266A (en) | Sputtering device | |
JP2001267311A (en) | Method and device for forming tft gate film and the like | |
JPH0585633B2 (en) | ||
JP7163154B2 (en) | Thin film manufacturing method, facing target type sputtering apparatus | |
JPS61198636A (en) | Thin film former | |
JPH08291382A (en) | Bonding structure of target for high-frequency sputtering | |
JP2000188279A (en) | Electrostatically attractable transparent insulating substrate | |
JPS634066A (en) | Bias sputtering device | |
JPS6342368A (en) | Sputtering device | |
JPH06120140A (en) | Semiconductor manufacturing method and device |