JPS63169845A

JPS63169845A - 外部タイミング方式

Info

Publication number: JPS63169845A
Application number: JP62002066A
Authority: JP
Inventors: Tokuo Yoshida; 吉田　徳夫; Botaro Hirosaki; 廣崎　膨太郎
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1987-01-07
Filing date: 1987-01-07
Publication date: 1988-07-13

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）この発明は、基幹伝送系、公衆網、加入者系等のディジ
タル伝送系に用いられる外部タイミング方式に関するも
のである。

（従来の技術）伝送媒体として光ファイバを用いた伝送技術の進展は目
覚ましいものがあり、伝送情報量としては、数百Ｍｂｐ
ｓ〜数Ｇｂｐｓ程度の伝送が可能となりつつある。この
高速化した伝送系において、伝送データのタイミングを
とる１つの方式として外部タイミング方式が考えられて
いる。

第４図は上記ディジタル伝送系に用いられる従来の外部
タイミング方式の一構成例を示す回路図である。同図に
おいて４０１はデータ入力線、４０２はクロック入力線
、４０３は識別回路、４０４はセレクタ回路、４０５は
制御信号入力線、４ｏ６．〜４０６３はゲート、４０７
はデータ出力線、４０８はクロック出力線である。ここ
でクロック入力線４０２から入力されるクロック信号と
データ入力線４０１から入力されるデータ信号は、同じ
繰り返し周期（Ｔｏ＝１／ｆｏ）を有しているが、一般
には位相同期が取れているとは限らないなめ前記データ
信号を直ちにこのクロック信号を用いてリタイミングす
ることはできない、そこで、この入力されたクロック信
号を固有のゲート遅延を有するゲート４０６１〜４０６
３に通して４相のクロック信号を作り出し、この生成さ
れた４相のクロック信号を入力とするセレクタ回路４０
４においては、ｌ！ＮＲＩ信号入力線４０５から入力さ
れる゛制御信号を用いて４相のクロック信号から１相の
クロック信号を選択する。この選択されたクロック信号
が識別回路４０３の入力信号となる。この選択されたク
ロック信号を用いて識別回路４０３では、データ入力線
４０１から入力されるデータ信号を識別し、リタイミン
グする。このように、第４図の回路では、リタイミング
に使用するクロック信号としては４相のクロック信号か
ら選択して使用することが可能であるので、例えクロッ
ク人力ｖＡ４０２から入力されるクロック信号とデータ
入力線４０１から入力されるデータ信号の位相同期が取
れていなくても、このデータ信号を誤りなくリタイミン
グすることが可能となる。

（発明が解決しようとする問題点）第４図に示された外部タイミング方式においては、固有
のゲート遅延を有するゲート４０６１〜４０６３を用い
た非論理操作で４相のクロック信号を生成し、この４相
のクロック信号から１相を取り出して入力データのりタ
イミングを行っているから、ゲート４０６１〜４０６３
が有するゲート遅延量がデータのりタイミングを行う上
で重要なファクタとなり、また、入力されるデータの繰
り返し周波数（ｆｏ　）に依存してゲート遅延量を調整
しなければならなかった０本発明の目的は、これらの問
題点を解決した回路構成が簡易であり、非論理操作でデ
ータのりタイミング用クロック信号を生成することなく
、かつ、入力されるデータの繰り返し周波数に依存しな
い外部タイミング方式を提供することにある。

（問題点を解決するための手段）本発明によれば、ディジタル信号と該ディジタル信号の
Ｎ倍（Ｎは偶数）の繰り返し周波数を有するクロック信
号とが並列に供給される外部タイミングシステムであっ
て、前記ディジタル信号を用いて内部状態を初期化し且
つ該クロック信号をＮ分周するＮ分周回路と、該Ｎ分周
回路の出力信号を用いて前記ディジタル信号をリタイミ
ングする手段とを有することを特徴とする外部タイミン
グ方式が得られる。

（実施例）第１図に本発明の実施例である外部タイミング方式を示
す、同図においてａ、ｂ、ｃ、ｄの英字は第２図のタイ
ミングチャートにおけるタイミング波形の信号位置を示
し、１０１はデータ入力線、１０２はクロック入力線、
１０３は識別回路、１０４は２分周回路、１０５はデー
タ出力線、１０６はクロック出力線である。ここでクロ
ック入力線１０２から入力されるクロック信号は、デー
タ人力ａ１０１から入力されるデータ信号の２倍の繰り
返し周波数を有している。２分周回路１０４は、データ
入力線１０１から入力されるデータ信号の立上がりで内
部状態をクリアしつつ、このデータ信号に比べて２倍の
周波数成分を有するクロック信号を２分周する。また、
識別回路１０３は、この２分周回路の出力であるクロッ
ク周波数ｆ、のクロック信号を用いてデータ入力線１０
１から入力されるデータ信号のりタイミングを行い、デ
ータ出力線１０５にリタイミングされたデータ信号を出
力する。この場合、クロック入力線１０２から入力され
る周波数２ｆ。

のクロック信号は、ｆＱの周波数成分をもつクロック信
号から２逓倍回路を用いて生成することも可能である。

第２図のタイミングチャートは第１図の外部タイミング
方式における各出力線の信号のタイミングを示しており
、Ａ点が本タイミングチャートの開始時刻である。ａは
データ入力＠　１０１から入力されるデータ信号、ｂ、
ｂ’はクロック入力線１０２から入力されるクロック信
号、ｃ、ｃ’は２分周回路１０４の出力信号、ｄ、ｄ’
はデータ出、力＠　１０５から出力される出力信号それ
ぞれのタイミング波形である。ｂとｂ′とではデータ入
力線１０１から入力されるデータ信号に対するクロック
入力１１１０２から入力されるクロック信号の位相関係
が異なる。第１図及び第２図を用いて、この２分周回路
１０４の出力信号であるクロック信号で、データ人力＠
　１０１から入力されるデータ信号を誤りなくリタイミ
ングする過程を説明する。

（ａ＋　ｂ＋ｃ＋ｄ）のタイミングチャートは、入力デ
ータ信号の変化点く立上がり・立ち下がり点）より入力
りロック信９号の立上がり点が時間的に若干早い場合で
あり、（ａ、ｂ’　、ｃ’　、ｄ’　）のタイミングチ
ャートは、入力データ信号の変化点より入力クロック信
号の立上がり点が時間的に若干遅い場合である。どちら
の場合においても、入力データ信号ａの立上がりで２分
周回路１０４の内部状態はクリアされるので、この２分
周回路１０４の出力であるクロック信号の状態は一意に
決定され、Ｃ及びＣ′のような入力クロック信号すが２
分周された周波数ｆＯのクロック信号が出力される。第
２図からも明らかなように、２分周された周波数ｆ、の
クロック信号ｃ、ｃ’の立上がりは入力データ信号ａの
変化点より常に遅れており、このクロック信号Ｃ，Ｃ’
を用いることによりデータ入力線１０１から入力される
データ信号ａを誤りなくリタイミングすることが可能と
なる。

また、入力データ信号ａの変化点が、入力クロック信号
すの立上がり点と非常に近い場合であっても、２分周回
路１０４から出力されるクロック信号の立上がりは必ず
入力データ信号ａの変化点より遅れており、また２分周
回路１０４においては固有な遅延時間後に出力が現れる
ので、２分周回路１０４から出力されるクロック信号を
用いることによりデータ入力線１０１から入力されるデ
ータ信号ａを誤りなくリタイミングすることが可能とな
る。

更には、クロック入力線１０２から入力されるクロック
信号と、データ入力線１０１から入力されるデータ信号
の２倍繰り返し周期（Ｔ　ｏ　／　２　＝　１　／　２
ｆｏ）を有するクロック信号の間に、位相ジッタが存在
していたとしても、本方式を用いることによりデータ信
号ａを誤りなくリタイミングすることが可能となる。

第３図は第１図の外部タイミング方式を並列データ伝送
系に用いたー具体例のブロック図である。

同図において、３０１．〜３０１ＭはＭ本のデータ入力
線、３０２はタイミング抽出回路、３０３１〜３０３Ｍ
はそれぞれ第１図の実施例のりタイミング回路（外部タ
イミング方式）、３０４はクロック出力線、３０５．〜
３０５ＭはＭ本のデータ出力線である０Ｍ本のデータ入
力線３０１１〜３０１Ｍから入力されるデータ信号は同
じ繰り返し周期（Ｔｏ”１／ｆｏ）を有しているが、一
般には位相同期が収れているとは限らない０Ｍ本のデー
タ入力線３０１１〜３０１Ｍの１系列であるデータ入力
線３０１１を入力とするタイミング抽出回路３０２は、
２ｆｏの周波数成分をもつクロック信号を発生する信号
発生器をもち、入力データからタイミング成分を自己抽
出して２ｆ、の周波数成分を有するクロック信号を出力
する。この２ｆｏのクロック信号を用いて、各リタイミ
ング回路３０３１〜３０３Ｍはそれぞれに入力されるデ
ータ信号をリタイミングする。これにより、各データ出
力線３０５１〜３０５Ｍにはタイミング抽出回路３０２
から出力されたクロック信号に同期したデータ信号を誤
りなく出力することが可能となる。

（発明の効果）このように、本発明によれば、入力されるデータの繰り
返し周波数に依存することなく、簡易な論理操作を用い
ることにより入力データのりタイミングが可能な外部タ
イミング方式を提供することができる。

この発明は、ディジタル伝送系における外部タイミング
方式に関するものであり、将来より一層の高速・大容量
化される光フアイバ伝送系への応用が期待されるもので
ある。

【図面の簡単な説明】

第１図は本発明の実施例である外部タイミング方式を示
す構成図、第２図はその実施例における各部信号のタイ
ミングチャート、第３図は第１図の実施例の外部タイミ
ング方式を並列データ伝送系に適用した例を示す構成図
、第４図は従来の外部タイミング方式の例を示す構成図
である。１０１・・・データ入力線、１０２・・・クロック入力
線、１０３・・・識別回路、１０４・・・２分周回路、
１０５・・・データ出力線、１０６・・・クロック出力
線、３０１１〜３０１Ｍ・・・Ｍ本のデータ入力線、３
０２・・・タイミング抽出回路、３０３１〜３０３Ｍ・
・・リタイミング回路、３０４・・・クロック出力線、
３０５１〜３０５Ｍ・・・データ出力線、４０１・・・
データ入力線、４０２・・・クロック入力線、４０３・
・・識別回路７．４０４・・・セレクタ回路、４０５・
・・制御信号入力線、４０６１〜４０６３・・・ゲート
、４０７・・・データ出力線、４０８・・・クロック出
力線。

Claims

【特許請求の範囲】

ディジタル信号と該ディジタル信号のＮ倍（Ｎは偶数）
の繰り返し周波数を有するクロック信号とが並列に供給
される外部タイミング方式において、前記ディジタル信
号を用いて内部状態を初期化し且つ該クロック信号をＮ
分周するＮ分周回路と、該Ｎ分周回路の出力信号を用い
て前記ディジタル信号をリタイミングする手段とを有す
ることを特徴とする外部タイミング方式。