JPS6315466A - Ｐｍｉｓトランジスタ−の製造方法 - Google Patents
Ｐｍｉｓトランジスタ−の製造方法Info
- Publication number
- JPS6315466A JPS6315466A JP15925786A JP15925786A JPS6315466A JP S6315466 A JPS6315466 A JP S6315466A JP 15925786 A JP15925786 A JP 15925786A JP 15925786 A JP15925786 A JP 15925786A JP S6315466 A JPS6315466 A JP S6315466A
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- oxide film
- gate
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高性能高密度集積回路に用いられる短チャン
ネルＰ〜１ｌＳ）ランジスクーの製造方法に関する。
ネルＰ〜１ｌＳ）ランジスクーの製造方法に関する。
本発明は、短チャンネルＰＭＩＳトランジスターの製造
方法において、ソース・ドレインを形成するためのＢＦ
、イオン注入のドーズ量を小さくし前記イオンの活性化
のための熱処理の温度を高めることにより、Ｆ原子の影
響によるソース・ドレイン表面荒れを防止し、かつソー
ス・ドレイン層のシート抵抗（以下Ｐｓと表す）を低減
するようにしたものである。
方法において、ソース・ドレインを形成するためのＢＦ
、イオン注入のドーズ量を小さくし前記イオンの活性化
のための熱処理の温度を高めることにより、Ｆ原子の影
響によるソース・ドレイン表面荒れを防止し、かつソー
ス・ドレイン層のシート抵抗（以下Ｐｓと表す）を低減
するようにしたものである。
チャンネル長１〜２μｍ以下の短チャンネルＰＭｉｓト
ランジスターでは、パンチスルーＶＴＭ低下などの短チ
ャンネル効果を防止するため、ソース・ドレイン形成に
ＢＦ、イオン注入を用いソース・ドレインのｘｊを小さ
くする方法が広く用いられている。ＢＦｚイオン注入を
用いた従来のＰＭＩＳトランジスターの製造方法は、第
２図に示すように、Ｎ型基板１上にフィールド酸化膜２
、ゲート酸化膜３、及びＰｏ１ｙｓｉゲート４を形成す
る工程（第２図（ａ））と、フィールド酸化膜２、Ｐｏ
ｌｙｓｉゲート４をマスクとしてＢＦ２イオンをＮ型基
板１中に注入し、イオン注入領域７を形成する工程（第
２図（ｂ））と、アニールを行い、イオン注入層７を電
気的に活性化し、Ｐ型ソース・ドレイン８を形成する工
程（第２図（Ｃ））とからなる製造方法が知られている
。
ランジスターでは、パンチスルーＶＴＭ低下などの短チ
ャンネル効果を防止するため、ソース・ドレイン形成に
ＢＦ、イオン注入を用いソース・ドレインのｘｊを小さ
くする方法が広く用いられている。ＢＦｚイオン注入を
用いた従来のＰＭＩＳトランジスターの製造方法は、第
２図に示すように、Ｎ型基板１上にフィールド酸化膜２
、ゲート酸化膜３、及びＰｏ１ｙｓｉゲート４を形成す
る工程（第２図（ａ））と、フィールド酸化膜２、Ｐｏ
ｌｙｓｉゲート４をマスクとしてＢＦ２イオンをＮ型基
板１中に注入し、イオン注入領域７を形成する工程（第
２図（ｂ））と、アニールを行い、イオン注入層７を電
気的に活性化し、Ｐ型ソース・ドレイン８を形成する工
程（第２図（Ｃ））とからなる製造方法が知られている
。
しかし、従来のＰＭＩＳトランジスターの製造方法では
、ソース・ドレインの再分布を抑えるため約１０００℃
の低温アニールを行なっていた。この場合、Ｐ型ソース
・ドレイン８のＰｓを十分下げる、たとえば１００Ω／
口以下にするためには、Ｂ Ｆ ２イオン注入ドーズ量
を約Ｉ Ｘｌ０１ｂｅ１１−”にする必要があった（第
３図参照）。しかし、Ｂ Ｆ ｚの高濃度イオン注入に
より拡散層を形成した場合、注入されたＦ原子と基板結
晶を構成するＳｉ原子の原子半径の違いにより、結晶に
歪が生じ結晶表面に多数の小突起９が生じ表面が荒れる
という問題があった。
、ソース・ドレインの再分布を抑えるため約１０００℃
の低温アニールを行なっていた。この場合、Ｐ型ソース
・ドレイン８のＰｓを十分下げる、たとえば１００Ω／
口以下にするためには、Ｂ Ｆ ２イオン注入ドーズ量
を約Ｉ Ｘｌ０１ｂｅ１１−”にする必要があった（第
３図参照）。しかし、Ｂ Ｆ ｚの高濃度イオン注入に
より拡散層を形成した場合、注入されたＦ原子と基板結
晶を構成するＳｉ原子の原子半径の違いにより、結晶に
歪が生じ結晶表面に多数の小突起９が生じ表面が荒れる
という問題があった。
上記問題点を解決するために、本発明は、ＢＦ。
のドーズ量をさげるアニール温度を高めることにした。
上記のように、ＢＦ２のドーズ量をさげることにより、
表面荒れの問題解決に寄与する。
表面荒れの問題解決に寄与する。
以下に本発明の実施例を図面にもとづいて説明する。第
１図（ａｌ〜第１図（Ｃ）は、本発明のＰＭＩＳトラン
ジスターの製造方法を説明するだめの工程順の断面図で
ある。第１図ｆａ）は、Ｎ型基板１上に厚さ５０００〜
１００ＯＯＡ”のフィールド酸化膜２、厚さ２００〜５
００Ａ”のゲート酸化膜３を形成した後、厚さ２０００
〜５０００Ａ” 長さ１〜２μｍのＰｏ１ｙｓｉゲート
４をゲート酸化膜３上に形成する工程を示す。次に、Ｐ
ｏ１ｙｓｉゲート４及びフィールド酸化膜２をイオン注
入マスクとして、Ｂ Ｆ ｚイオンをエネルギー３０〜
８０にｅＶで、ドーズ量ｌＸ１０”Ｃ１１１〜７Ｘ１０
”ｅｌｌ−”にてＮ型基板ｌ中に注入し、イオン注入層
５を形成する（第１図（ｂｌ）。次に、１１００〜１２
００℃、５〜６０Ｓｘの高温度短時間アニールを行うこ
とにより、前記イオン注入層５を電気的に活性化しソー
ス・ドレイン６を形成する（第１凹ｆｃ）） 、 Ｂ
Ｆ、のドース量を７ ＸＩＯ”ｃｍ−”以下に抑えると
、アニール時にＦ原子が十分アウト・ディツユ−ズレ、
ソース・ドレイン６中に残留するＦ原子の量が十分ｍｌ
になるため、Ｓｉ結晶の歪みによる表面荒れが発生しな
い。また、アニール温度を１１００〜１２００℃の高温
にするため、第３図に示すように、たとえばドーズ量５
Ｘ １０”ｅｌｌ−”でもＰｓを１００Ω／口以下に
抑えられる。
１図（ａｌ〜第１図（Ｃ）は、本発明のＰＭＩＳトラン
ジスターの製造方法を説明するだめの工程順の断面図で
ある。第１図ｆａ）は、Ｎ型基板１上に厚さ５０００〜
１００ＯＯＡ”のフィールド酸化膜２、厚さ２００〜５
００Ａ”のゲート酸化膜３を形成した後、厚さ２０００
〜５０００Ａ” 長さ１〜２μｍのＰｏ１ｙｓｉゲート
４をゲート酸化膜３上に形成する工程を示す。次に、Ｐ
ｏ１ｙｓｉゲート４及びフィールド酸化膜２をイオン注
入マスクとして、Ｂ Ｆ ｚイオンをエネルギー３０〜
８０にｅＶで、ドーズ量ｌＸ１０”Ｃ１１１〜７Ｘ１０
”ｅｌｌ−”にてＮ型基板ｌ中に注入し、イオン注入層
５を形成する（第１図（ｂｌ）。次に、１１００〜１２
００℃、５〜６０Ｓｘの高温度短時間アニールを行うこ
とにより、前記イオン注入層５を電気的に活性化しソー
ス・ドレイン６を形成する（第１凹ｆｃ）） 、 Ｂ
Ｆ、のドース量を７ ＸＩＯ”ｃｍ−”以下に抑えると
、アニール時にＦ原子が十分アウト・ディツユ−ズレ、
ソース・ドレイン６中に残留するＦ原子の量が十分ｍｌ
になるため、Ｓｉ結晶の歪みによる表面荒れが発生しな
い。また、アニール温度を１１００〜１２００℃の高温
にするため、第３図に示すように、たとえばドーズ量５
Ｘ １０”ｅｌｌ−”でもＰｓを１００Ω／口以下に
抑えられる。
本発明は以上説明したように、ソース・ドレイン表面の
外観不良を防止できるとともに、Ｐｓを低減できるので
、ＩＣ製造工程の歩留向上、及びトランジスタ特性の向
上に寄与する。また、本発明の効果が、Ｎ基板をＮウェ
ルに、ゲート酸化膜を他のゲート絶縁膜に、Ｐｏ１ｙｓ
ｉゲートを他のゲート材料に置きかえた場合も成りたつ
ことは明らかである。
外観不良を防止できるとともに、Ｐｓを低減できるので
、ＩＣ製造工程の歩留向上、及びトランジスタ特性の向
上に寄与する。また、本発明の効果が、Ｎ基板をＮウェ
ルに、ゲート酸化膜を他のゲート絶縁膜に、Ｐｏ１ｙｓ
ｉゲートを他のゲート材料に置きかえた場合も成りたつ
ことは明らかである。
第１図［ａｌ〜第１図（Ｃ）は本発明のＰＭＩＳＩ−ラ
ンシスターの製造工程順断面図、第２図１ａｌ〜第２図
ｆＣ１は従来のＰＭＩＳトランジスターの製造工程順断
面図、第３図は、ＰｓのＢＦｔドーズ量、アニール温度
依存性を示す図である。 ｌ・・・Ｎ型基板 ２・・・フィールド酸化膜 ３・・・ゲート酸化膜 ４ ・・・Ｐｏ１ｙｓｉゲート ５．７・・・イオン注入領域 ６．８・・・ソース・ドレイン ９・・・小突起 以上 第２ 図 ｆ３ｈＦ−ス°”ｆ （ｃ７１ｐン へのｆ３Ｆ２１ニーズ量、アニール五度依存佐乞示ず旧
第３図
ンシスターの製造工程順断面図、第２図１ａｌ〜第２図
ｆＣ１は従来のＰＭＩＳトランジスターの製造工程順断
面図、第３図は、ＰｓのＢＦｔドーズ量、アニール温度
依存性を示す図である。 ｌ・・・Ｎ型基板 ２・・・フィールド酸化膜 ３・・・ゲート酸化膜 ４ ・・・Ｐｏ１ｙｓｉゲート ５．７・・・イオン注入領域 ６．８・・・ソース・ドレイン ９・・・小突起 以上 第２ 図 ｆ３ｈＦ−ス°”ｆ （ｃ７１ｐン へのｆ３Ｆ２１ニーズ量、アニール五度依存佐乞示ず旧
第３図
Claims (2)
- （１）ＢＦ＿２をドーズ量１×１０＾１＾５ｃｍ＾−＾
２〜７×１０＾１＾５ｃｍ＾−＾２でイオン注入した後
、１１００×１２００℃の高温アニールにより前記イオ
ン注入層を電気的に活性化することによりソース・ドレ
インを形成することを特徴とするＰＭＩＳトランジスタ
ーの製造方法。 - （２）前記アニールが、ランプアニールなどの短時間ア
ニールであることを特徴とする特許請求の範囲第１項記
載のＰＭＩＳトランジスターの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61159257A JPH0831603B2 (ja) | 1986-07-07 | 1986-07-07 | Ｐｍｉｓトランジスタ−の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61159257A JPH0831603B2 (ja) | 1986-07-07 | 1986-07-07 | Ｐｍｉｓトランジスタ−の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6315466A true JPS6315466A (ja) | 1988-01-22 |
| JPH0831603B2 JPH0831603B2 (ja) | 1996-03-27 |
Family
ID=15689803
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61159257A Expired - Lifetime JPH0831603B2 (ja) | 1986-07-07 | 1986-07-07 | Ｐｍｉｓトランジスタ−の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831603B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903665A (en) * | 1987-09-29 | 1990-02-27 | Mitsubishi Denki Kabushiki Kaisha | Air-fuel ratio control apparatus for an internal combustion engine |
| US4905649A (en) * | 1987-09-29 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | Fuel properties detecting apparatus for an internal combustion engine |
| US4905648A (en) * | 1987-09-29 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | Ignition timing control appartaus for an internal combustion engine |
| US5116356A (en) * | 1990-04-04 | 1992-05-26 | Mitsubishi Denki Kabushiki Kaisha | Control apparatus for an internal combustion engine |
| US5156126A (en) * | 1990-02-06 | 1992-10-20 | Mitsubishi Denki K.K. | Combustion control device for internal combustion engines |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601862A (ja) * | 1983-06-20 | 1985-01-08 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6035561A (ja) * | 1983-08-08 | 1985-02-23 | Oki Electric Ind Co Ltd | Νウエル相補型半導体装置の製造方法 |
-
1986
- 1986-07-07 JP JP61159257A patent/JPH0831603B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601862A (ja) * | 1983-06-20 | 1985-01-08 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPS6035561A (ja) * | 1983-08-08 | 1985-02-23 | Oki Electric Ind Co Ltd | Νウエル相補型半導体装置の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4903665A (en) * | 1987-09-29 | 1990-02-27 | Mitsubishi Denki Kabushiki Kaisha | Air-fuel ratio control apparatus for an internal combustion engine |
| US4905649A (en) * | 1987-09-29 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | Fuel properties detecting apparatus for an internal combustion engine |
| US4905648A (en) * | 1987-09-29 | 1990-03-06 | Mitsubishi Denki Kabushiki Kaisha | Ignition timing control appartaus for an internal combustion engine |
| US5156126A (en) * | 1990-02-06 | 1992-10-20 | Mitsubishi Denki K.K. | Combustion control device for internal combustion engines |
| US5116356A (en) * | 1990-04-04 | 1992-05-26 | Mitsubishi Denki Kabushiki Kaisha | Control apparatus for an internal combustion engine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831603B2 (ja) | 1996-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4199773A (en) | Insulated gate field effect silicon-on-sapphire transistor and method of making same | |
| US4975126A (en) | Process for the production of an insulating layer embedded in a semiconductor substrate by ionic implantation and semiconductor structure comprising such layer | |
| US4463492A (en) | Method of forming a semiconductor device on insulating substrate by selective amorphosization followed by simultaneous activation and reconversion to single crystal state | |
| TW200400569A (en) | Semiconductor device having a retrograde dopant profile in a channel region and method for fabricating the same | |
| JP2002025931A (ja) | 半導体素子の製造方法 | |
| US3679492A (en) | Process for making mosfet's | |
| JPS62113474A (ja) | 半導体集積回路の製造方法 | |
| JPS6315466A (ja) | Ｐｍｉｓトランジスタ−の製造方法 | |
| JPH04170067A (ja) | Ｃｍｏｓトランジスタの製造方法 | |
| JPH0481866B2 (ja) | ||
| JPS62104021A (ja) | シリコン半導体層の形成方法 | |
| JPS6038879A (ja) | 半導体装置の製造方法 | |
| JPS60117782A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPH0434942A (ja) | 半導体装置の製造方法 | |
| US4035207A (en) | Process for producing an integrated circuit including a J-FET and one complementary MIS-FET | |
| JPS62287615A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2003318189A (ja) | モスフェット及びその製造方法 | |
| JPS6142911A (ja) | イオン注入による導電層形成方法 | |
| JPH04158529A (ja) | 半導体素子の製造方法 | |
| JPS63271972A (ja) | 薄膜トランジスタの製法 | |
| KR0172429B1 (ko) | 저전압 및 고전압용 모오스 트랜지스터의 제조공정 | |
| JPH02222547A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPH03200319A (ja) | 多結晶シリコンの形成方法 | |
| JPS63175478A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JPH03289174A (ja) | バリードチャンネルを備えたｍｏｓトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |