JPS63125029A - 調歩同期信号発生回路 - Google Patents
調歩同期信号発生回路Info
- Publication number
- JPS63125029A JPS63125029A JP61272085A JP27208586A JPS63125029A JP S63125029 A JPS63125029 A JP S63125029A JP 61272085 A JP61272085 A JP 61272085A JP 27208586 A JP27208586 A JP 27208586A JP S63125029 A JPS63125029 A JP S63125029A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- stop
- preamble
- data
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims abstract description 6
- RUPBZQFQVRMKDG-UHFFFAOYSA-M Didecyldimethylammonium chloride Chemical compound [Cl-].CCCCCCCCCC[N+](C)(C)CCCCCCCCCC RUPBZQFQVRMKDG-UHFFFAOYSA-M 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 abstract description 14
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000001514 detection method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 235000006732 Torreya nucifera Nutrition 0.000 description 1
- 244000111306 Torreya nucifera Species 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
調歩同期信号発生回路において、調歩同期信号のスター
トビットとストップビットの１ビット前にクロック成分
を含んだプリアンブルビットを挿入することにより、予
め送信側と受信側との間でクロック周波数とデータ長を
設定しなくても容易にデータ通信ができる様にしたもの
である。
トビットとストップビットの１ビット前にクロック成分
を含んだプリアンブルビットを挿入することにより、予
め送信側と受信側との間でクロック周波数とデータ長を
設定しなくても容易にデータ通信ができる様にしたもの
である。
本発明は調歩同期信号発生回路の改良に関するものであ
る。
る。
一般に、調歩同期信号は例えばパーソナルコンピュータ
等でデータ通信を行う場合に使用されるが、予め送信側
と受信側とでクロック周波数とデータ長の設定をしなく
ても相互の通信ができる様にすることが望ましい。
等でデータ通信を行う場合に使用されるが、予め送信側
と受信側とでクロック周波数とデータ長の設定をしなく
ても相互の通信ができる様にすることが望ましい。
第４図は従来例を用いた調歩同期通信装置のブロック図
で、第４図（ａ）は従来例の調歩同期信号発生回路、第
４図（ｂ）は第４図（ａ）に対する受信回路を、第５図
は第４図の動作説明図を示す。尚、第５図の左側の数字
は第４図中の同じ数字の部分の波形を示す。以下、第５
図を参照しながら第４図の動作を説明する。
で、第４図（ａ）は従来例の調歩同期信号発生回路、第
４図（ｂ）は第４図（ａ）に対する受信回路を、第５図
は第４図の動作説明図を示す。尚、第５図の左側の数字
は第４図中の同じ数字の部分の波形を示す。以下、第５
図を参照しながら第４図の動作を説明する。
先ず、調歩同期方式で通信する為に第４図（ａｌのカウ
ンタ２を起動する。そこで、カウンタは発振器１からの
周波数２ｆｏの出力のカウントを開始し、そのカウント
値がデコーダ３でデコーダされて第１の所定値になると
、デコーダ３からの出力でセレクタ５はデータの始まり
を示すＬレベルのスタートビットＳＴをセレクトしてＤ
タイプフリップフロ・ノブ（以下、 Ｄ−ＦＦと省略す
る）６を介して出力する。これにより、セレクタの動作
によって生じた幅の狭いパルス（通称ヒゲ）が除去され
る。
ンタ２を起動する。そこで、カウンタは発振器１からの
周波数２ｆｏの出力のカウントを開始し、そのカウント
値がデコーダ３でデコーダされて第１の所定値になると
、デコーダ３からの出力でセレクタ５はデータの始まり
を示すＬレベルのスタートビットＳＴをセレクトしてＤ
タイプフリップフロ・ノブ（以下、 Ｄ−ＦＦと省略す
る）６を介して出力する。これにより、セレクタの動作
によって生じた幅の狭いパルス（通称ヒゲ）が除去され
る。
次に、第２の所定値でクロック周波数ｆ、に同期したデ
ータ発生器４からのデータが、第３の所定値でこのデー
タの終わりを示す１１ レベルのストップピッ）ＳＰが
逐次セレクトされて第５図−■に示す様なデータ１単位
の調歩同期信号が送出されるが、これを繰り返すことに
よりデータが受信側に送られる。
ータ発生器４からのデータが、第３の所定値でこのデー
タの終わりを示す１１ レベルのストップピッ）ＳＰが
逐次セレクトされて第５図−■に示す様なデータ１単位
の調歩同期信号が送出されるが、これを繰り返すことに
よりデータが受信側に送られる。
さて、第４図山）の受信回路では、受信した調歩同期信
号は高速クロック発生器８からの高速クロックを用いて
Ｄ−ＦＦ ７でサンプリングされ、送信側とほぼ同一の
調歩同期信号が得られる（第５図−〇、■参照）。
号は高速クロック発生器８からの高速クロックを用いて
Ｄ−ＦＦ ７でサンプリングされ、送信側とほぼ同一の
調歩同期信号が得られる（第５図−〇、■参照）。
そして、Ｄ−ＦＦ７の端子Ｑの出力はアンド回路１３と
立下り検出器ＩＯに加えられ、後者で第５図−〇に示す
様な立下り検出信号が得られるが、これは調歩同期信号
の始まりを示す。
立下り検出器ＩＯに加えられ、後者で第５図−〇に示す
様な立下り検出信号が得られるが、これは調歩同期信号
の始まりを示す。
この検出出力はリセットセットＦＦ（以下、Ｒ５−ＦＦ
と省略する）１１１ ｎ分周器９．データ長カウンタ１
２に加えられるが、第５図−■に示す様にＲ５−ＦＦは
セットされ、＠子ＱがＩＫ レベルになってアンド回路
１３はオンになるので、ここに加えられた調歩同期信号
がＤ−ＦＦ１４を介して出力さる。
と省略する）１１１ ｎ分周器９．データ長カウンタ１
２に加えられるが、第５図−■に示す様にＲ５−ＦＦは
セットされ、＠子ＱがＩＫ レベルになってアンド回路
１３はオンになるので、ここに加えられた調歩同期信号
がＤ−ＦＦ１４を介して出力さる。
一方、立下り検出器はＲ５−ＰＦの出力でリセットされ
ると共に、ｎ分周器９は高速クロックを予め設定された
分周比に従って分周するが、この時。
ると共に、ｎ分周器９は高速クロックを予め設定された
分周比に従って分周するが、この時。
分周されたパルスの立上りが調歩同期信号の真中に（る
様になっている。
様になっている。
又、データ長カウンタ１２は予め設定されたカウント数
をカウントしたら出力が送出される様になっているので
、立下り検出器１０の出力でｎ分周器９の出力をカウン
トし始め、所定数をカウントしたら第５図−■に示す様
に出力をＲ５−ＦＦ ｔｉに送出して、この５Ｒ−ＦＦ
をリセットする（第５図−■参照）。そこで、アンド回
路１３がオフになり第５図−〇に示す様にデータ１単位
が取出せる。
をカウントしたら出力が送出される様になっているので
、立下り検出器１０の出力でｎ分周器９の出力をカウン
トし始め、所定数をカウントしたら第５図−■に示す様
に出力をＲ５−ＦＦ ｔｉに送出して、この５Ｒ−ＦＦ
をリセットする（第５図−■参照）。そこで、アンド回
路１３がオフになり第５図−〇に示す様にデータ１単位
が取出せる。
しかし、上記の様にデータ通信を始めるに当たって送信
側と受信側で予めクロック周波数（即ち。
側と受信側で予めクロック周波数（即ち。
分周比）とデータ長とを設定しておかなければならない
と云う問題点がある。この為、操作が面倒になる。
と云う問題点がある。この為、操作が面倒になる。
上記の問題点は第１図に示す調歩同期信号発生回路によ
り解決される。
り解決される。
１５はクロック成分を含むプリアンブルビットを発生す
るプリアンブルビット発生手段で、この手段により調歩
同期信号中のスタートビットとストップビットの１ビッ
ト前にプリアンブルビットが挿入された信号が発生され
る。
るプリアンブルビット発生手段で、この手段により調歩
同期信号中のスタートビットとストップビットの１ビッ
ト前にプリアンブルビットが挿入された信号が発生され
る。
本発明は調歩同期信号発生回路にプリアンブルビット発
生手段１５を設けてスタートビットとストップビットの
１ビット前にクロック成分を含んだプリアップルビット
を挿入する様にした。
生手段１５を設けてスタートビットとストップビットの
１ビット前にクロック成分を含んだプリアップルビット
を挿入する様にした。
そこで、受信側ではこのプリアンブルビットを検出する
ことによりクロック周波数及びデータ長を容易に判定で
きるので、これらを予め送受信側で設定しておかなくて
もデータ通信が可能となる。
ことによりクロック周波数及びデータ長を容易に判定で
きるので、これらを予め送受信側で設定しておかなくて
もデータ通信が可能となる。
第２図は本発明の実施例を用いた調歩同期通信装置のブ
ロック図で、第２図（ａ）は本発明の実施例の調歩同期
信号発生回路、第２図（ｂ）は第２図（ａ）に対する受
信回路を、第３図は第２図の動作説明図を示す。尚、全
図を通じて同一符号は同一対象物を示す。以下、第３図
を参照して第２図の動作を説明する。
ロック図で、第２図（ａ）は本発明の実施例の調歩同期
信号発生回路、第２図（ｂ）は第２図（ａ）に対する受
信回路を、第３図は第２図の動作説明図を示す。尚、全
図を通じて同一符号は同一対象物を示す。以下、第３図
を参照して第２図の動作を説明する。
先ず、第２図（ａ）の調歩同期信号発生回路はカウンタ
１６１．デコーダ１６２を用いてセレクタ１７１を制御
して調歩同期信号中のスタートビットＳＴ及びストップ
ビットＳＰの１ビット前にプリアンブルビット発生器１
５１から送出される周波数ＨａのプリアンブルビットＰ
ＲＥ−１及びＰＲｌ−２を１ビット挿入し、Ｄ−ＦＦ６
を介して第３図−■に示す様な信号を外部に送出する。
１６１．デコーダ１６２を用いてセレクタ１７１を制御
して調歩同期信号中のスタートビットＳＴ及びストップ
ビットＳＰの１ビット前にプリアンブルビット発生器１
５１から送出される周波数ＨａのプリアンブルビットＰ
ＲＥ−１及びＰＲｌ−２を１ビット挿入し、Ｄ−ＦＦ６
を介して第３図−■に示す様な信号を外部に送出する。
ここで、クロック周波数はｆｏとする。
次に、第２図（ｂｌの受信回路では受信したプリアンブ
ルビットが挿入された調歩同期信号を高速クロック発生
器１９からの高速クロックを用いてＤ−ＦＦ１８でサン
プリングした後、立下り検出器１０及び立上り検出器２
０で立上り及び立下りを検出し、これをビットカウント
イネーブル検出器（以下、 ＢＣＥと省略する）２２に
加える（第３図−■〜■参照）。そこで、ここからプリ
アンブルビットＰＲＥ−１の立下りと立上りの間隔に等
しいパルスが出力されるがこれは２クロック周期を示す
（第３図−■参照）。
ルビットが挿入された調歩同期信号を高速クロック発生
器１９からの高速クロックを用いてＤ−ＦＦ１８でサン
プリングした後、立下り検出器１０及び立上り検出器２
０で立上り及び立下りを検出し、これをビットカウント
イネーブル検出器（以下、 ＢＣＥと省略する）２２に
加える（第３図−■〜■参照）。そこで、ここからプリ
アンブルビットＰＲＥ−１の立下りと立上りの間隔に等
しいパルスが出力されるがこれは２クロック周期を示す
（第３図−■参照）。
この出力はアップカウンタ２４に加えられるので。
カウンタ２４はこの出力の間だけ高速クロックをカウン
トし、そのカウント値をラッチ回路２５に加えてラッチ
した後、このラッチした値をダウンカウンタ２６にロー
ド値として加える。
トし、そのカウント値をラッチ回路２５に加えてラッチ
した後、このラッチした値をダウンカウンタ２６にロー
ド値として加える。
尚、この時のカウント値のランチ及びロードは微分回路
２３の出力により行われる。
２３の出力により行われる。
そこで、ダウンカウンタ２６はロートイ直からカウント
ダウンしてＯになるとデコーダからロードパルス２がオ
ア回路２７を介してダウンカウンタに加えられるので、
ラッチ回路にラッチされたカウント値が再びダウンカウ
ンタにロードされ、上記と同じカウントダウン動作が繰
り返えされる。
ダウンしてＯになるとデコーダからロードパルス２がオ
ア回路２７を介してダウンカウンタに加えられるので、
ラッチ回路にラッチされたカウント値が再びダウンカウ
ンタにロードされ、上記と同じカウントダウン動作が繰
り返えされる。
又、デコーダ２８からの第３図−■に示す０検出出力２
は２分周器３０で２分周され、第３図−■に示す様な周
波数ｒ０のクロックが自動的に再生される。
は２分周器３０で２分周され、第３図−■に示す様な周
波数ｒ０のクロックが自動的に再生される。
次に、データ長を決める為にストップビットＳＰの１ビ
ット前に挿入したプリアンブルビット（以下、 ＰＲＥ
−２と省略する）の立下りの検出が必要であるが、この
為に第３図−■に示す様にデータの真中にある幅の窓を
開ける。
ット前に挿入したプリアンブルビット（以下、 ＰＲＥ
−２と省略する）の立下りの検出が必要であるが、この
為に第３図−■に示す様にデータの真中にある幅の窓を
開ける。
これは、データの場合は真中の状態は変化しないが、
ＰＲＥ−２の場合は真中で立下りがあるので、窓の部分
で立下りがあるか否かを検出すればデータの立下りをＰ
ＲＥ−２と誤って検出することがない。
ＰＲＥ−２の場合は真中で立下りがあるので、窓の部分
で立下りがあるか否かを検出すればデータの立下りをＰ
ＲＥ−２と誤って検出することがない。
これらの窓はデコーダ２８の内部で０検出出力を１つお
きに取出しその前後の値をデコードすることにより第３
図−■に示す様なパルスを作り、それをＰＥＲ−２検出
器２１に加える。
きに取出しその前後の値をデコードすることにより第３
図−■に示す様なパルスを作り、それをＰＥＲ−２検出
器２１に加える。
そこで、ＰＲＥ−２検出器はこのパルスが来た時に立下
り検出器１０の出力が入力すれば、 ＰＲＥ！−２の立
下り検出と判定する（第３図−［相］参照）。
り検出器１０の出力が入力すれば、 ＰＲＥ！−２の立
下り検出と判定する（第３図−［相］参照）。
尚、このＰＲＥ−２検出器は立下り検出器１０からの最
初の出力でＨレベルの信号を送出し、ＰＲＩ！−２の立
下り検出でＬレベルの信号に変化させた信号を有効ビッ
トとして外部に送出すると共に、これがアンド回路２９
に加えられるので、■レベルの信号の間だけＤ−ＦＦ
１Ｂより出力される調歩同期信号はアンド回路２９を通
過し、Ｄ−ＦＦで打ち直されて第２図−■に示す調歩同
期信号が出力される。
初の出力でＨレベルの信号を送出し、ＰＲＩ！−２の立
下り検出でＬレベルの信号に変化させた信号を有効ビッ
トとして外部に送出すると共に、これがアンド回路２９
に加えられるので、■レベルの信号の間だけＤ−ＦＦ
１Ｂより出力される調歩同期信号はアンド回路２９を通
過し、Ｄ−ＦＦで打ち直されて第２図−■に示す調歩同
期信号が出力される。
即ち、プリアンブルビットＰＥＲ−１及びＰＥＲ−２を
調歩同期信号のスタートビット及びストップビ。
調歩同期信号のスタートビット及びストップビ。
トの１ビット前に付加することにより、クロック周波数
及びデータ長を予め設定しなくても容易にデータ通信が
可能となるので、異種データ長（５゜６．７．８単位等
）の機器間での通信が容易に行える。
及びデータ長を予め設定しなくても容易にデータ通信が
可能となるので、異種データ長（５゜６．７．８単位等
）の機器間での通信が容易に行える。
以上詳細に説明した様に本発明によれば予め。
クロック周波数及びデータ長を予め設定しな（でも、容
易にデータ通信が可能になると云う効果がある。これに
より、異種データ長の機器間での通信が容易に行える。
易にデータ通信が可能になると云う効果がある。これに
より、異種データ長の機器間での通信が容易に行える。
第１°図は本発明の原理ブロック図、
置のブロック図、
ツタ図、
第５図は第４図の動作説明図を示す。
図において、
１５はプリアンブルビット発生手段、
１６は制御器、
１７はセレクタを示す。
未発間の岸Ｊ里ブ亡・・・り閣
茅 １ 図
ＯＯＯ■■■ＯＯ■■■■
斧４園
Claims (1)
- 【特許請求の範囲】 入力するスタートビット、データ及びストップビットを
制御器（１６）の出力で駆動されたセレクタ（１７）で
セレクトして、スタートビット、データ、ストップビッ
トの順に配列して調歩同期信号を発生する調歩同期信号
発生回路において、 クロック成分を含むプリアンブルビットを発生するプリ
アンブルビット発生手段（１５）を設け、該調歩同期信
号中のスタートビットとストップビットの１ビット前に
該プリアンブルビットを挿入したことを特徴とする調歩
同期信号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61272085A JPS63125029A (ja) | 1986-11-14 | 1986-11-14 | 調歩同期信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61272085A JPS63125029A (ja) | 1986-11-14 | 1986-11-14 | 調歩同期信号発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63125029A true JPS63125029A (ja) | 1988-05-28 |
Family
ID=17508875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61272085A Pending JPS63125029A (ja) | 1986-11-14 | 1986-11-14 | 調歩同期信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63125029A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009376A1 (fr) * | 2000-07-25 | 2002-01-31 | Hitachi, Ltd. | Dispositif de transmission de donnees, systeme et procede de transfert de donnees |
| JP2007185977A (ja) * | 2006-01-11 | 2007-07-26 | Daido Signal Co Ltd | 鉄道信号システム用伝送回路 |
| WO2020217697A1 (ja) * | 2019-04-24 | 2020-10-29 | オムロン株式会社 | シリアルデータ通信装置 |
-
1986
- 1986-11-14 JP JP61272085A patent/JPS63125029A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002009376A1 (fr) * | 2000-07-25 | 2002-01-31 | Hitachi, Ltd. | Dispositif de transmission de donnees, systeme et procede de transfert de donnees |
| US7515157B2 (en) | 2000-07-25 | 2009-04-07 | Elpida Memory, Inc. | Data transmission device, data transfer system and method |
| JP2007185977A (ja) * | 2006-01-11 | 2007-07-26 | Daido Signal Co Ltd | 鉄道信号システム用伝送回路 |
| WO2020217697A1 (ja) * | 2019-04-24 | 2020-10-29 | オムロン株式会社 | シリアルデータ通信装置 |
| JP2020182082A (ja) * | 2019-04-24 | 2020-11-05 | オムロン株式会社 | シリアルデータ通信装置 |
| CN113557688A (zh) * | 2019-04-24 | 2021-10-26 | 欧姆龙株式会社 | 串行数据通信装置 |
| US11960432B2 (en) | 2019-04-24 | 2024-04-16 | Omron Corporation | Serial data communication device and serial data communication method |
| CN113557688B (zh) * | 2019-04-24 | 2024-06-07 | 欧姆龙株式会社 | 串行数据通信装置及串行数据通信方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62501044A (ja) | クロック回復回路 | |
| JPS63125029A (ja) | 調歩同期信号発生回路 | |
| JPH0149062B2 (ja) | ||
| US4809303A (en) | Dynamic speed shifter for fiber optic work station | |
| JPH02244844A (ja) | 通信ネットワーク局のための送受信同期化装置 | |
| EP0570143B1 (en) | Method and apparatus for interfacing a serial data signal | |
| JPH01143435A (ja) | データ伝送装置 | |
| SU1282317A2 (ru) | Устройство дл синхронизации импульсов | |
| JPS62183634A (ja) | デ−タ伝送装置 | |
| SU1739491A1 (ru) | Фазовый синхронизатор | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPS6255745B2 (ja) | ||
| SU1734199A1 (ru) | Устройство синхронизации импульсов | |
| KR100241059B1 (ko) | 비동기 데이터 전송회로 및 그 전송방법 | |
| KR860002915A (ko) | 디지탈 전송 시스템 | |
| JPH0637743A (ja) | 直列データ受信装置 | |
| SU1665516A1 (ru) | Устройство дл асинхронного переприема дельта-модулированного сигнала | |
| SU1356253A1 (ru) | Устройство дл приема сигналов с относительной фазовой модул цией | |
| JPH01260944A (ja) | 通信端末装置 | |
| SU604176A1 (ru) | Стартстопное приемное устройство | |
| SU1555893A1 (ru) | Устройство синхронизации кодовой последовательности | |
| SU1467782A1 (ru) | Устройство передачи двоичных сигналов | |
| KR950002305B1 (ko) | 수신데이타에 의한 동기클록발생회로 | |
| JP3067568B2 (ja) | クロック抽出回路 | |
| SU1427585A1 (ru) | Устройство дл приема сигналов начальной синхронизации |