JPS6312386Y2 - - Google Patents
Info
- Publication number
- JPS6312386Y2 JPS6312386Y2 JP1979026624U JP2662479U JPS6312386Y2 JP S6312386 Y2 JPS6312386 Y2 JP S6312386Y2 JP 1979026624 U JP1979026624 U JP 1979026624U JP 2662479 U JP2662479 U JP 2662479U JP S6312386 Y2 JPS6312386 Y2 JP S6312386Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pwm
- sweep signal
- light emitting
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 14
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
Description
【考案の詳細な説明】
本考案はマトリツクスデイスプレイ装置に係
り、特に、絵素を構成する発光素子として直線的
光電特性を呈するLED等の素子群から成るマト
リツクスデイスプレイ装置の光入力対光出力特性
の直線性を補正することを目的とするものであ
る。[Detailed Description of the Invention] The present invention relates to a matrix display device, and more particularly, to a matrix display device that is composed of a group of elements such as LEDs exhibiting linear photoelectric characteristics as light emitting elements constituting picture elements. The purpose is to correct the linearity of the characteristics.
いわゆるマトリツクスパネルを用いて映像信号
を表示する場合、各絵素の輝度を表示する発光素
子に、そのパルス巾が当該絵素の階調に比例する
パルス巾変調(以下PWMと称す)信号を印加す
る方法が用いられる。そして、マトリツクスパネ
ルの走査方式としては、十分な輝度を確保すべ
く、一ライン(一水平走査線)を形成すべき各発
光素子に同時にその各対応するPWM信号を印加
し、一ラインを単位として順次垂直方向に走査す
る方法が採られる。斯る点につき今少し説明する
と、例えば、テレビ映像信号において、黒レベル
から最高輝度(白レベル)に至る信号に対する階
調数を16として映像信号を4ビツト単位でAD変
換し、該AD変換出力(4ビツト)を変調入力と
してPWM回路に加え、原信号の階調に近似的に
比例するパルス巾を持つPWM信号を得る構成を
一つの単位として1ラインの発光素子数に対応す
る数だけ設け、原信号の各階調に相当するPWM
信号をその1ラインの該当する発光素子に同時に
印加し、順次垂直方向に発光せしめるものであ
る。 When displaying video signals using a so-called matrix panel, a pulse width modulation (hereinafter referred to as PWM) signal whose pulse width is proportional to the gradation of the picture element is applied to the light emitting element that displays the brightness of each picture element. An application method is used. In order to ensure sufficient brightness, the scanning method of the matrix panel is to simultaneously apply the corresponding PWM signal to each light emitting element that forms one line (one horizontal scanning line), one line at a time. A method of sequentially scanning in the vertical direction is adopted. To explain this point a little more, for example, in a TV video signal, the number of gradations for the signal from the black level to the highest brightness (white level) is set to 16, and the video signal is AD converted in 4-bit units, and the AD conversion output is (4 bits) is added to the PWM circuit as a modulation input to obtain a PWM signal with a pulse width approximately proportional to the gradation of the original signal.The number of units corresponds to the number of light emitting elements in one line. , PWM corresponding to each gradation of the original signal
Signals are simultaneously applied to the corresponding light emitting elements of one line, and the lights are sequentially emitted in the vertical direction.
次に第1図の回路図を参照しつつ、本考案装置
に用いるPWM変調回路の一例につき説明する。
この回路は、大別して、ダウンカウンタDcとRS
フリツプ・フロツプFで構成され、該フリツプフ
ロツプFを垂直走査パルスの前縁のプリセツトパ
レスPでセツトし、前記ダウンカウンタDcのボ
ロウ(BORROW)出力でリセツトすることによ
つて上記フリツプフロツプFからPWM出力を取
り出す構成となつている。即ち、前記ダウンカウ
ンタDcは上記マトリツクスパネルで表示すべき
映像信号の4ビツトAD変換出力をプリセツト入
力とし、上記プリセツトパルスPをリセツト或は
スタート信号として、クロツクパルスCPをダウ
ンカウントする構成である。 Next, an example of the PWM modulation circuit used in the device of the present invention will be explained with reference to the circuit diagram of FIG.
This circuit is roughly divided into down counter DC and RS
The PWM output from the flip-flop F is set by setting the flip-flop F with a preset pulse P at the leading edge of the vertical scanning pulse and resetting it with the BORROW output of the down counter Dc. It is configured to take out. That is, the down counter Dc has a configuration in which the 4-bit AD conversion output of the video signal to be displayed on the matrix panel is used as a preset input, the preset pulse P is used as a reset or start signal, and the clock pulse CP is down counted. .
ところで、上述の如く、マトリツクスパネルを
構成する各絵素に対応する発光素子は、入力対光
出力特性が直線性を持つており、それ故、テレビ
映像信号の如く予め送像側でγ(ガンマ)補正さ
れている信号を、そのまゝ上述の如くPWM信号
に変換して各発光素子に印加し、マトリツクス表
示を行つたのでは、再生(表示)映像の直線性が
極端に悪くなると云う欠点を余儀なくされる。 By the way, as mentioned above, the light emitting elements corresponding to each picture element constituting the matrix panel have linear input-to-light output characteristics, and therefore, γ( If the gamma-corrected signal is directly converted into a PWM signal as described above and applied to each light emitting element to perform matrix display, the disadvantage is that the linearity of the reproduced (displayed) image will be extremely poor. be forced to.
即ち、今、第1図のダウンカウンタDcに入力
するクロツクパルスCPを等間隔としてテレビ映
像信号をマトリツクス表示する際の光入力対光出
力の関係を正規化して示すと第2図の如くである
ので、これを補正して直線性のよい映像を再現す
るには、各発光素子に印加すべきPWM信号は、
第3図に示される原信号の信号電圧(相対値)対
PWMパルス巾(相対値)曲線に沿つたものにす
る必要がある。 That is, if the clock pulses CP input to the down counter Dc in FIG. 1 are set at regular intervals and the relationship between the optical input and the optical output when displaying a television video signal in a matrix is normalized, the relationship is as shown in FIG. 2. , in order to correct this and reproduce images with good linearity, the PWM signal that should be applied to each light emitting element is:
Signal voltage (relative value) vs. original signal shown in Figure 3
It is necessary to follow the PWM pulse width (relative value) curve.
そこで、本考案は斯る点に鑑み、上述の如き
PWM変調回路に入力されるクロツクパルスの周
期を等間隔とせず、表示されるべき原信号の階調
が持つ前述の如き非直線性を補正する曲線に
PWMパルス巾変化が沿うよう非直線的且つ連続
的に変化せしめ、それによつて、LED等で構成
されるマトリツクスパネルの電気入力対光出力特
性をCRT(ブラウン管)のそれに近似せしめて直
線性のよい映像を再現するようにしたものであ
る。 Therefore, in view of this point, the present invention is based on the above-mentioned
The period of the clock pulse input to the PWM modulation circuit is not set at equal intervals, and the curve is used to correct the aforementioned non-linearity of the gradation of the original signal to be displayed.
The PWM pulse width is changed non-linearly and continuously so that the electrical input versus optical output characteristics of a matrix panel composed of LEDs, etc. are approximated to that of a CRT (cathode ray tube), and linearity is improved. It is designed to reproduce a good image.
以下、本考案の詳細を更に第4図及び第5図を
参照して説明する。 Hereinafter, the present invention will be further explained in detail with reference to FIGS. 4 and 5.
第4図は、第3図の曲線に沿つて変化する
PWM信号を得るべく、非直線的且つ連続的に変
化するクロツクパルスを発生するための一実施回
路例を表わし、第5図はその要部の動作波形を表
わしている。 Figure 4 changes along the curve of Figure 3.
An example of a circuit for generating a clock pulse that changes non-linearly and continuously in order to obtain a PWM signal is shown, and FIG. 5 shows the operating waveforms of the main parts thereof.
第4図の回路に於いて、Dは可変容量ダイオー
ドであり、該ダイオードは、その容量及び後述す
るクロツク発振器の帰還用コンデンサC1の容量
よりも、遥かに大きい容量をもつ結合コンデンサ
C2によつて、クロツク発振器OCを構成する二つ
のナンドゲートN1,N2の一方N1の入力端に接続
され、それによつて前記発振器OCの発振周波数
が上記可変容量ダイオードDの容量変化に応じて
変化するように構成されている。SOは第1図で
説明したプリセツトパルスPに同期して発生され
る掃引信号発生回路であり、該出力信号は電圧増
幅用のトランジスタTrで所定振幅に増幅且つ反
転されたのち、前記可変容量ダイオードDに印加
されるようになつている。従つて、前記掃引信号
の初期の状態では、可変容量ダイオードDの両端
間に印加される電圧は大きく、従つて、その容量
が小さいために発振器OCは比較的高い周波数で
発振しているが、掃引が進んで可変容量ダイオー
ドDへの印加電圧が減少すると、その容量の増大
に応じて上記発振器COの発振周波数は低くなり、
その結果、該発振器の後段のナンドゲートN2の
出力端には、第5図の如く、周波数が連続的に変
化するクロツクパルスCPが得られることになる。
その際、第5図では掃引信号Sを鋸歯状波として
例示しているが、発振器COの発振周波数は、可
変容量ダイオードDの容量及び帰還用コンデンサ
C1の容量によつて決まるので、前記クロツクパ
ルスCPの周波数変化が第3図の曲線に沿つたパ
ルス巾変化を与えるように、上記コンデンサC1
の値及び上記掃引信号Sのカーブを適当に選定す
ればよい訳である。 In the circuit of FIG. 4, D is a variable capacitance diode, which is a coupling capacitor whose capacitance is much larger than that and the capacitance of the feedback capacitor C1 of the clock oscillator, which will be described later.
C 2 is connected to the input terminal of N1, one of the two NAND gates N 1 and N 2 that constitute the clock oscillator OC, so that the oscillation frequency of the oscillator OC changes depending on the capacitance change of the variable capacitance diode D. It is configured to change accordingly. SO is a sweep signal generation circuit that is generated in synchronization with the preset pulse P explained in FIG. The voltage is applied to diode D. Therefore, in the initial state of the sweep signal, the voltage applied across the variable capacitance diode D is large, and the oscillator OC is oscillating at a relatively high frequency due to its small capacitance. As the sweep progresses and the voltage applied to the variable capacitance diode D decreases, the oscillation frequency of the oscillator CO decreases in accordance with the increase in its capacitance.
As a result, a clock pulse CP whose frequency changes continuously is obtained at the output terminal of the NAND gate N2 at the subsequent stage of the oscillator, as shown in FIG.
At that time, although the sweep signal S is illustrated as a sawtooth wave in FIG. 5, the oscillation frequency of the oscillator CO is determined by the capacitance of the variable capacitance diode D and the feedback capacitor.
The capacitance of the capacitor C 1 is determined by the capacitance of the capacitor C 1 so that the frequency change of the clock pulse CP gives a pulse width change along the curve shown in FIG.
It is only necessary to appropriately select the value of and the curve of the sweep signal S.
上述の如き本考案に依れば、PWM変調回路に
入力すべきクロツクパルスの周波数を非直線的且
つ連続的に変化させて、LED等の発光素子で構
成されるマトリツクスパネルの信号電圧対PWM
パルス巾特性をCRTの光電特性に近似するよう
補正し得るので、マトリツクスパネルに表示され
る映像の階調(輝度変化)の直線性が向上し、自
然な輝度変化に近い映像を再現することができ
る。 According to the present invention as described above, the frequency of the clock pulse to be input to the PWM modulation circuit is non-linearly and continuously changed, and the signal voltage of a matrix panel composed of light emitting elements such as LEDs is adjusted by PWM.
Since the pulse width characteristics can be corrected to approximate the photoelectric characteristics of a CRT, the linearity of the gradation (brightness change) of the image displayed on the matrix panel is improved, and images that are close to natural brightness changes can be reproduced. I can do it.
また、ガンマ特性を直線補正したPWM信号を
得るのに、垂直周期の掃引信号により容量値が連
続的に変化する可変容量ダイオードを設け、この
容量値の変化によりクロツクパルスの周期を変化
させる構成としたため、回路構成が極めて簡単と
なり安価に実現することができる。 In addition, in order to obtain a PWM signal with linearly corrected gamma characteristics, a variable capacitance diode whose capacitance value changes continuously according to a sweep signal with a vertical period is provided, and the clock pulse period is changed by changing this capacitance value. , the circuit configuration is extremely simple and can be realized at low cost.
図面は何れも本考案に係り、第1図はPWM変
調回路の一実施例を示す図、第2図は通常のマト
リツクスパネルを一定周期のクロツクパルスによ
るPWM信号で駆動して映像信号を表示した場合
に於ける光入力対光出力特性図、第3図は直線性
補正に必要な信号電圧対パルス巾特性図、第4図
はクロツクパルス発生回路の一実施例を示す図、
第5図はクロツクパルス発生回路の動作波形図で
ある。
Dc……ダウンカウンタ、F……フリツプフロ
ツプ、OC……クロツク発振器、SO……掃引信号
発生回路、D……可変容量ダイオード、Tr……
電圧増幅用トランジスタ。
The drawings are all related to the present invention; Fig. 1 shows an example of a PWM modulation circuit, and Fig. 2 shows a normal matrix panel driven by a PWM signal using clock pulses of a constant period to display a video signal. FIG. 3 is a signal voltage vs. pulse width characteristic diagram necessary for linearity correction, and FIG. 4 is a diagram showing an embodiment of a clock pulse generation circuit.
FIG. 5 is an operational waveform diagram of the clock pulse generation circuit. Dc...Down counter, F...Flip-flop, OC...Clock oscillator, SO...Sweep signal generation circuit, D...Variable capacitance diode, Tr...
Transistor for voltage amplification.
Claims (1)
し、該信号を絵素を構成し直線的光電特性を呈す
る発光素子群に同期的に印加して情報を表示する
マトリツクスデイスプレイ装置に於いて、垂直周
期の掃引信号を発生する掃引信号発生回路と、こ
の掃引信号が印加されることにより容量値が連続
的に変化する可変容量ダイオードと、この可変容
量ダイオードの容量変化に応じてその周期が変化
するクロツクパルスを発生するクロツク発振器と
を備え、前記クロツクパルスによりPWM変調を
行なうことにより、光入出力特性の直線性を補正
することを特徴とするマトリツクスデイスプレイ
装置。 In a matrix display device that displays information by converting a luminance signal into a PWM signal corresponding to its gradation and synchronously applying this signal to a group of light emitting elements that constitute a picture element and exhibit linear photoelectric characteristics. , a sweep signal generation circuit that generates a sweep signal with a vertical period; a variable capacitance diode whose capacitance value changes continuously when this sweep signal is applied; 1. A matrix display device comprising a clock oscillator that generates changing clock pulses, and correcting linearity of optical input/output characteristics by performing PWM modulation using the clock pulses.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979026624U JPS6312386Y2 (en) | 1979-03-01 | 1979-03-01 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1979026624U JPS6312386Y2 (en) | 1979-03-01 | 1979-03-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS55128079U JPS55128079U (en) | 1980-09-10 |
JPS6312386Y2 true JPS6312386Y2 (en) | 1988-04-08 |
Family
ID=28869232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1979026624U Expired JPS6312386Y2 (en) | 1979-03-01 | 1979-03-01 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6312386Y2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004252289A (en) * | 2003-02-21 | 2004-09-09 | Mitsubishi Electric Corp | Driving method of image display device |
JP4511374B2 (en) * | 2005-01-21 | 2010-07-28 | 點晶科技股▲ふん▼有限公司 | Multi-channel driver for display device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4837021A (en) * | 1971-09-10 | 1973-05-31 |
-
1979
- 1979-03-01 JP JP1979026624U patent/JPS6312386Y2/ja not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4837021A (en) * | 1971-09-10 | 1973-05-31 |
Also Published As
Publication number | Publication date |
---|---|
JPS55128079U (en) | 1980-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006525538A (en) | LCD gamma correction | |
JP2001350439A (en) | Modulation circuit and picture display device using the same | |
JPH045313B2 (en) | ||
US5929835A (en) | Tone correcting system for a display | |
EP1727113A1 (en) | Display and displaying method | |
JPS6312386Y2 (en) | ||
EP1423841A2 (en) | Liquid crystal display device having inversion flicker compensation | |
JPS6358512B2 (en) | ||
JPS6151829B2 (en) | ||
JPH06161384A (en) | Liquid crystal gamma correcting circuit | |
JPH1026959A (en) | Led display device | |
JPS6126750B2 (en) | ||
JP3035910B2 (en) | Image display device | |
JPH05143022A (en) | Multi-gradation liquid crystal display | |
JP3416304B2 (en) | Display device drive circuit | |
JPH04167674A (en) | image display device | |
JPH082650Y2 (en) | Liquid crystal drive | |
JPH02309317A (en) | Driving circuit for liquid crystal display device | |
JP2782725B2 (en) | Image display device | |
JPH0328113B2 (en) | ||
JP2715432B2 (en) | Image display device | |
KR100203582B1 (en) | Projector having flyback pulse generator circuit | |
JP2000209462A (en) | Gamma correction circuit and display device | |
JPS614374A (en) | Gamma correcting circuit | |
JPS6138475B2 (en) |