[go: up one dir, main page]

JPS63112899A - Driving circuit - Google Patents

Driving circuit

Info

Publication number
JPS63112899A
JPS63112899A JP61256679A JP25667986A JPS63112899A JP S63112899 A JPS63112899 A JP S63112899A JP 61256679 A JP61256679 A JP 61256679A JP 25667986 A JP25667986 A JP 25667986A JP S63112899 A JPS63112899 A JP S63112899A
Authority
JP
Japan
Prior art keywords
scanning
shift register
bidirectional
switch
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61256679A
Other languages
Japanese (ja)
Other versions
JPH0636320B2 (en
Inventor
Toshihisa Hamano
浜野 利久
Toshimichi Iwamori
岩森 俊道
Kazumi Yamauchi
和海 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP61256679A priority Critical patent/JPH0636320B2/en
Publication of JPS63112899A publication Critical patent/JPS63112899A/en
Publication of JPH0636320B2 publication Critical patent/JPH0636320B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Scanning Arrangements (AREA)
  • Shift Register Type Memory (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

PURPOSE:To reduce a chip area in case a driving circuit for reading out many input signals is formed by an IC, by providing a bidirectional shift register of (m) bits, on the driving circuit for executing bidirectional read-out and reading out many input signals, by using the bidirectional shift register. CONSTITUTION:At the time of executing a scanning from the left to the right, a scanning switch 2-1 is turned on, and thereafter, a resetting switch 5-1 is turned on by being delayed by (m) bits. Switches 2-2, 2-3 are turned on successively, and thereafter, switches 5-2, 5-3 are turned on by being delayed by (m) bits, respectively. In such a way, continuous read-out can be executed. On the contrary, at the time of executing the scanning from the right to the left, continuous read-out of an image sensor can be executed by driving the shift registers 4-1-4-n and 4-01-4-0m in the reverse direction. In such a way, when the shift register for a dummy bit is made bidirectional, an image sensor driving circuit which can execute a bidirectional scanning is obtained by only providing (m) pieces of shift registers.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、イメージセンサ−等からの信号を読み出す
ためのドライブ回路に係り、特に、シフトレジスタを用
いた双方向のドライブ回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a drive circuit for reading signals from an image sensor or the like, and particularly to a bidirectional drive circuit using a shift register.

〔従来の技術〕[Conventional technology]

多数の光センサ−、例えばフォトダイオードを並べたイ
メージセンサ−がファクシミリのセンサ一部等に使用さ
れている。
A large number of optical sensors, such as image sensors in which photodiodes are arranged, are used as part of facsimile sensors.

特に、アモルファスシリコンを利用した原稿と同し長さ
の長大なセンサーが実現されるに至り、重要性が増して
いる。
In particular, the importance of this technology is increasing as a sensor made of amorphous silicon that is as long as a manuscript has been realized.

このフォトセンサーは、多数のフォトダイオードを並べ
ているため、このフォ1ヘセンザーから映像信号を得る
ためには、フォトダイオード列から成るイメージセンサ
−を順次読み出すためのドライブ回路が必要となる。
Since this photosensor has a large number of photodiodes lined up, in order to obtain a video signal from this photo sensor, a drive circuit is required to sequentially read out the image sensor consisting of a photodiode array.

第2図は、センサ一部分を含めたドライブ回路の例であ
る。図において、20はフォトダイオード等より成るセ
ンサーで、このセンサーが多数並んでイメージセンサ−
が作られる。21はボルテージフォロワであり、インピ
ーダンス変換器として動作する。22は、N−MO3F
ET22 ’およびP−MO3FET22  より成る
走査用のアナログスイッチ、23はレベルシフタ、24
.25はそれぞれシフトレジスタである。26はインバ
ータ、27は、配線部に寄生する浮遊容量である。
FIG. 2 is an example of a drive circuit including a portion of the sensor. In the figure, 20 is a sensor consisting of a photodiode, etc., and many of these sensors are lined up to form an image sensor.
is made. 21 is a voltage follower, which operates as an impedance converter. 22 is N-MO3F
A scanning analog switch consisting of ET22' and P-MO3FET22, 23 is a level shifter, 24
.. 25 are shift registers. 26 is an inverter, and 27 is a stray capacitance parasitic to the wiring section.

このようなイメージセンサ−のドライブ回路において、
光がセンサー20に入射すると、これは、センサー20
を含めて容量27に、入射光量に応じた電荷を蓄積する
In the drive circuit of such an image sensor,
When light is incident on the sensor 20, this
The charge corresponding to the amount of incident light is accumulated in the capacitor 27 including the capacitor 27 .

その電位レベルをボルテージフォロワ21で受け、走査
用のアナログスイッチ22を開閉して、出力信号として
の映像信号を得る。
The potential level is received by a voltage follower 21, and a scanning analog switch 22 is opened and closed to obtain a video signal as an output signal.

走査用のアナログスイッチ22を開閉するためのタイミ
ング信号は、シフトレジスタ24.25−より作られる
。インバータ26は、N−MOS22′、P−MO32
2のFETより成るアナログスイッチを開閉するための
信号を作るためのものである。
Timing signals for opening and closing the scanning analog switch 22 are generated by shift registers 24, 25-. Inverter 26 includes N-MOS22', P-MO32
This is used to generate signals for opening and closing an analog switch consisting of two FETs.

各シフトレジスタにはクロック人力27および走査入力
が設けられており、各クロック毎に遅延された走査入力
をシフトレジスタから得て、この信号により走査用のア
ナログスイッチ22を開閉する。
Each shift register is provided with a clock input 27 and a scan input, and a delayed scan input is obtained for each clock from the shift register, and this signal opens and closes the analog switch 22 for scanning.

この時、センサー読み出し後の入力ラインに電荷が残っ
ていると、次の画像信号読取時にこれが合わせて読み出
され画像信号に雑音が混入することとなるので、入力ラ
インをアースするためのりセット回路を設ける必要があ
る。
At this time, if there is any charge remaining on the input line after reading out the sensor, this will be read out at the same time when the next image signal is read and noise will be mixed into the image signal, so a glue set circuit is used to ground the input line. It is necessary to provide

第3図は、このリセット回路にCMO3構成のアナログ
スイッチ31.32−を設けた例である。
FIG. 3 shows an example in which this reset circuit is provided with analog switches 31, 32- of CMO3 configuration.

図において、21.21′は第2図のボルテージフォロ
ワ21に対応するもので、このボルテージフォロワ21
.21′の出力は、走査用アナログスイッチに入力され
る。また、ボルテージフォロワの入力である端子36.
37は、それぞれセンサーに接続されている。
In the figure, 21.21' corresponds to the voltage follower 21 in FIG.
.. The output of 21' is input to the scanning analog switch. Also, the terminal 36. which is the input of the voltage follower.
37 are each connected to a sensor.

この第3図において、走査用アナログスイッチをオンに
して、映像信号を読み出した後、アナログスイッチ31
.32を順次オンにして、端子36.37を順次オンに
してリセットし、各入力ラインに残っている電荷をアー
スする。
In FIG. 3, after turning on the scanning analog switch and reading out the video signal, the analog switch 31
.. 32 is turned on in sequence and terminals 36, 37 are turned on in sequence to reset and ground any remaining charge on each input line.

ところが、このように隣接したセンサーの入力ライン間
には、浮遊容量33が存在するため、リセットのタイミ
ングによっては、次段の出力信号が影響されてしまうと
いう問題点を有する。
However, since the stray capacitance 33 exists between the input lines of adjacent sensors, there is a problem in that the output signal of the next stage is affected depending on the reset timing.

この問題点を解決するため、リセットのタイミングを、
読み出し時から出来るだけ遅らせることがよい。
To solve this problem, we changed the reset timing to
It is better to delay the reading as much as possible.

第4図は、このような、リセットのタイミングをmビッ
ト遅れさせたドライブ回路の例を示す。
FIG. 4 shows an example of such a drive circuit in which the reset timing is delayed by m bits.

図において、46−1.46−2−−−46− nは、
シフトレジスタであり、端子43からのクロックに応じ
て、スイッチ47−1.47−2−47−nを順次オン
オフ制御するための制御信号を発生する。これらはnビ
ットドライバを構成する。
In the figure, 46-1.46-2---46-n is
This is a shift register, and generates a control signal to sequentially turn on and off the switches 47-1, 47-2-47-n in accordance with the clock from the terminal 43. These constitute an n-bit driver.

45−1.45−2〜45−nは、シフトレジスタ46
−1等の出力を受け、そのレベルを変換するレベルシフ
タであり、このレベルシフタの出力によってスイッチ4
7−1.47−2−を制御する。
45-1.45-2 to 45-n are shift registers 46
This is a level shifter that receives an output such as -1 and converts the level, and the output of this level shifter causes the switch 4 to
7-1.47-2- is controlled.

44−1.44−2〜44−nは、ボルテージフォロワ
であり、端子40−1.40−2、〜4Q−nに接続さ
れたセンサーからの出力を受け、前述のスイッチ47−
1、〜47−nを介して映像信号出力を端子42に出力
する。スイッチ47−1.47−2〜47−nは、シフ
トレジスタ46−1.46−2〜46−nからの制御信
号を受けて順次開閉されるので、−列に並んだセンサー
の出力を一連の映像信号として出力することになる。
44-1.44-2 to 44-n are voltage followers that receive outputs from the sensors connected to the terminals 40-1.40-2 and 4Q-n, and are connected to the aforementioned switch 47-
1 to 47-n, the video signal output is output to the terminal 42. The switches 47-1, 47-2 to 47-n are sequentially opened and closed in response to control signals from the shift registers 46-1, 46-2 to 46-n, so that the outputs of the sensors arranged in rows are serially transmitted. It will be output as a video signal.

前述のとおり、映像信号を読み出した後の入力ラインに
残っている電荷をアースするため、スイッチ48−L 
48−2〜48−nが設けられている。そして、例えば
スイッチ47−1が閉となってセンサーの出力が読み出
された後、mビット後に、スイッチ48−1を閉じて、
このラインの残留電荷を除去する。
As mentioned above, the switch 48-L is used to ground the charge remaining on the input line after reading out the video signal.
48-2 to 48-n are provided. Then, for example, after the switch 47-1 is closed and the output of the sensor is read, the switch 48-1 is closed after m bits.
Remove any residual charge on this line.

従って、n番目のセンサーからの出力40−nをスイッ
チ47−nの閉によって読み出した後、nビット後にス
イッチ48−nを閉にするためには、さらにmビット遅
延リセットのためのダミービットとなるシフトレジスタ
列46−01〜46−0mが必要となる。
Therefore, in order to close the switch 48-n after n bits after reading the output 40-n from the n-th sensor by closing the switch 47-n, a dummy bit for m-bit delay reset is required. Shift register arrays 46-01 to 46-0m are required.

第4図に示した例は、スイッチ47−1.47−2−4
7− nを、上記の順にオンとして、センサーを読み出
すもの、即ち、図の左から右方向へのスキャンのみを行
う場合のものであるが、場合によっては、左から右方向
のみでなく、右から左方向へスキャニングする必要が生
ずる。
In the example shown in FIG. 4, the switch 47-1.47-2-4
7-n is turned on in the above order to read the sensor, that is, to scan only from the left to the right in the figure. It becomes necessary to scan to the left.

第5図は、このように、左−右、右−左へのスキャニン
グを可能にした例である。図において、第4図と同じ部
材には同じ番号が付与しである。
FIG. 5 is an example in which left-to-right and right-to-left scanning is made possible in this manner. In the figure, the same members as in FIG. 4 are given the same numbers.

この場合は、nビットトライバを構成するシフトレジス
タ56−1.56−2−−56− nとして、左右双方
向にシフト可能なシフl−レジスタを使用することと、
nビットトライバの右部分にmビット遅延リセット用の
ダミーピッ)・であるシフトレジスタ群4.6−01〜
46−0mを設ける外に、nビットドライバの左側にも
mビット遅延リセット用のダミービットであるシフトレ
ジスタ群46−01′〜46−0m’を設けている。ま
た、センサー人カラインに設けられる入力ラインリセッ
ト用のスイッチ58−1〜58−nは、シフトレジスタ
46−01〜46−0m及びシフトレジスタ46−01
′〜46−0m’の双方からの信号によっても制御され
る。
In this case, as the shift register 56-1.56-2--56-n constituting the n-bit driver, a shift L-register that can be shifted in both left and right directions is used.
A shift register group 4.6-01~ is a dummy pin for m-bit delay reset on the right part of the n-bit driver.
In addition to 46-0m, shift register groups 46-01' to 46-0m', which are dummy bits for m-bit delay reset, are also provided on the left side of the n-bit driver. In addition, the input line reset switches 58-1 to 58-n provided in the sensor line are connected to the shift registers 46-01 to 46-0m and the shift register 46-01.
It is also controlled by signals from both '~46-0m'.

従って、左から右へのスキャニングの際には、シフトレ
ジスタ群46−01〜46〜Omを使用することによっ
てmビット遅延した形でスイッチ58−1.58−nを
閉じ、センサーの入力ラインをアースすると同時に、右
から左へのスキャニングの際にも、シフトレジスタ群4
6−01′〜46−0m’を使用することによって、m
ビット遅延リセットを可能とすることができる。
Therefore, when scanning from left to right, the switches 58-1. At the same time as grounding, when scanning from right to left, shift register group 4
By using 6-01' to 46-0m', m
Bit-delayed reset may be enabled.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

以上述べたように、入力ラインに残っている電荷を完全
に抜きとる為の、入力ラインのリセットを、読み出し時
よりmビットだけ遅れたタイミングで行わせようとする
と、一方向スキャニングの場合でもn+mビットのシフ
トレジスタ類が必要となる。
As mentioned above, if you try to reset the input line to completely remove the charge remaining on the input line at a timing delayed by m bits from the time of reading, even in the case of unidirectional scanning, n+m Bit shift registers are required.

更に、イメージセンサ−の読取りの方向性に自由度を与
えるために、左右双方向の走査(双方向スキャニング)
を可能となるようにすると、第5図に示すように、nビ
ット・ドライバに対し、2mビットのシフトレジスタが
必要となる。これをそのまま、集積回路としてレイアウ
トすると、必要とするチップサイズが大きくなるという
問題点を有している。
Furthermore, in order to provide more freedom in the directionality of image sensor reading, bidirectional scanning (bidirectional scanning) is possible.
In order to make this possible, a 2m-bit shift register is required for an n-bit driver, as shown in FIG. If this is directly laid out as an integrated circuit, there is a problem in that the required chip size becomes large.

この発明は、このような点にかんがみてなされたもので
あり、双方向スキャニングを可能としたイメージセンサ
−ドライブ回路において、IC化した時のチップの面積
の減少を図ることができるイメージセンサ−ドライブ回
路を提供することを目的とする。
The present invention has been made in view of the above points, and provides an image sensor drive circuit that enables bidirectional scanning and is capable of reducing the chip area when integrated into an IC. The purpose is to provide circuits.

〔問題点を解決するための手段および作用〕上述の問題
点を解決するため、この発明においては、双方向シフト
レジスタを用いて双方向読み出しを行う多数の入力信号
を読み出すためのドライブ回路において、mビットの双
方向シフトレジスタを設けることを特徴とする。
[Means and operations for solving the problems] In order to solve the above-mentioned problems, the present invention provides a drive circuit for reading out a large number of input signals that performs bidirectional reading using a bidirectional shift register. It is characterized by providing an m-bit bidirectional shift register.

これにより、上記、多数の入力信号読み出しのためのド
ライブ回路をIC化する際のチップ面積の縮少を図るこ
とを可能にする。
This makes it possible to reduce the chip area when implementing the drive circuit for reading a large number of input signals into an IC.

〔実施例〕〔Example〕

第1図は、この発明の実施例である。図において、1〜
1.1−2、〜1−nは、ボルテージフォロワであり、
端子INI、TN2〜INnからのイメージセンサ−出
力を、スキャン用のスイッチ2−1.2−2〜2−nを
介して、順次映像出力として、出力ライン6に送り出す
。3−1.3−2、〜3−nは、レベルシフターであり
、シフトレジスタ4−1.4−2〜4−nからの信号の
レベルをスキャン用のスイッチ2−1.2−2〜2−n
駆動に適するものとして、前記スキャン用のスイッチ2
−1.2−2〜2−nに送るものである。
FIG. 1 shows an embodiment of the invention. In the figure, 1 to
1.1-2, ~1-n are voltage followers,
The image sensor outputs from the terminals INI and TN2 to INn are sequentially sent to the output line 6 as video outputs via scanning switches 2-1.2-2 to 2-n. 3-1.3-2, ~3-n are level shifters, and switches 2-1.2-2~ for scanning the levels of signals from shift registers 4-1.4-2~4-n. 2-n
The scanning switch 2 is suitable for driving.
-1.2-2 to 2-n.

また、スイッチ5−1.5−2、〜5−nば、センサー
の入力ラインINI〜INnに残留している電荷を除く
ためのリセット用のスイッチである。リセット用のスイ
ッチ5−1は、スイッチ2−1が閉となった後mビット
遅れて閉となるものである。
Further, the switches 5-1, 5-2 and 5-n are reset switches for removing charges remaining in the sensor input lines INI to INn. The reset switch 5-1 closes with a delay of m bits after the switch 2-1 closes.

各スイッチ2−1.2−2、〜2−nおよびスイッチ5
−1.5−2、〜5−nは、第2図、第3図で説明した
アナログスイッチが利用できることはいうまでもない。
Each switch 2-1.2-2, ~2-n and switch 5
It goes without saying that the analog switches explained in FIGS. 2 and 3 can be used for -1.5-2 and 5-n.

n番目のスイッチ5−nが、スイッチ2〜nのオン後m
ビット遅延した後オンとなるため、ダミービット用のm
個のmビット遅延リセット用のシフトレジスタ4−01
〜4−0mが設けられている。
The n-th switch 5-n turns m after the switches 2-n are turned on.
Since it turns on after a bit delay, m for dummy bit
Shift register 4-01 for m-bit delay reset
~4-0m is provided.

以上は、第5図に示した従来例とその基本を同一にする
ものであるが、この発明においては、ダミービット用の
mビット遅延リセットのためのシフトレジスタ4−01
〜4.− Omとして、双方向シフトレジスタを用い、
nピッl−)ライムのシフトレジスタ4−1からのシフ
ト出力を、mビット遅延すセソI・用のシフI・レジス
タ4−0mにff!して、シフトレジスタ4−1〜4−
nおよび4−01〜4−0mで閉リングを形成している
The above is basically the same as the conventional example shown in FIG. 5, but in this invention, the shift register 4-01 for m-bit delay reset for dummy bits is
~4. - using a bidirectional shift register as Om,
ff! to the shift I register 4-0m for the seso I, which delays the shift output from the shift register 4-1 of the n-pi-) lime by m bits. and shift registers 4-1 to 4-
n and 4-01 to 4-0m form a closed ring.

このようなイメーシセンザードライブ回路において、左
から右へスキャニングを行う時は、スキャン用スイッチ
2−1のオン後、mピッ1へ遅れてリセット用スイッチ
5−1をオンとする。順次スキャン用スイッチ2−2.
2−3をオンにした後、それぞれmピッl−遅れてリセ
ット用スイッチ5−2.5−3をオンとする。このよう
にして、最後にスイッチ2− nがオンになると、mビ
ット後、ダミー用のシフトレジスタ4−0mからの信号
によってスイッチ5−mが駆動されてリセットが行われ
る。シフ1〜レジスタ4−0mとシフトレジスタ4−1
が互いに接続されてこれらのシフトレジスタが閉じたリ
ングを形成しているので、この動作は、再びスイッチ2
−1の閉へと進み、連続的な読み出しが可能となる。
In such an image sensor drive circuit, when scanning from left to right, the reset switch 5-1 is turned on with a delay of m-pitch 1 after the scan switch 2-1 is turned on. Sequential scan switch 2-2.
After turning on the reset switches 5-2 and 5-3, the reset switches 5-2 and 5-3 are turned on after a delay of m pins. In this way, when the switch 2-n is finally turned on, after m bits, the switch 5-m is driven by a signal from the dummy shift register 4-0m and reset is performed. Shift 1 to register 4-0m and shift register 4-1
are connected to each other and these shift registers form a closed ring, this operation again
-1, and continuous reading becomes possible.

逆に、右から左へのスキャニングを行うときには、シフ
トレジスタ4−1〜4−nおよび4−01〜4−0mの
駆動を逆方向にすることにより、イメージセンサ−の連
続的な読み出しが可能となることも明らかである。
Conversely, when scanning from right to left, continuous readout of the image sensor is possible by driving the shift registers 4-1 to 4-n and 4-01 to 4-0m in the opposite direction. It is also clear that

以上、この発明の実施例としてイメージセンサ−のドラ
イバ回路をあげて説明してきたが、これに限られること
なく、一般的なドライバ回路に使用し得ることはいうま
でもない。
Although the invention has been described above using a driver circuit for an image sensor as an embodiment of the invention, it goes without saying that the invention is not limited to this and can be used for general driver circuits.

なお図では説明の簡略化のため、シフトレジスタを右ま
たは左方向にシフト制御するための制御信号回路につい
ては省略した。
Note that in the figure, for the purpose of simplifying the explanation, a control signal circuit for controlling the shift register to the right or left is omitted.

〔発明の効果〕〔Effect of the invention〕

以ト述べたとおり、この発明においては、ダミービット
用のシフトレジスタを双方向とすることにより、m個の
シフトレジスタのみを設けるだけで、双方向スキャニン
グの可能なイメージセンサ−ドライブ回路を実現できる
As described above, in this invention, by making the shift register for dummy bits bidirectional, it is possible to realize an image sensor drive circuit capable of bidirectional scanning by simply providing m shift registers. .

これは、例えば、64ビツトのドライバでリセソトを1
0ビット遅らずものとすれば、本来84ビット分のシフ
トレジスタを必要とするところ74ビツト分のシフトレ
ジスタのみで良いことになり、約12%の面積縮小が計
れることとなる。
This can be done, for example, by performing a reset with a 64-bit driver.
If 0 bits are delayed, a shift register for 84 bits would originally be required, but only a shift register for 74 bits would be required, resulting in an area reduction of about 12%.

また、リセットは遅くなる方が出力信号線への影響が小
さくなるので、遠く遅らせる事によってドライブ回路の
性能を一層向上させることができ、このとき、増々本発
明の効果が上がることになる。
Furthermore, since the later the reset is, the less influence it has on the output signal line, by delaying the reset further, the performance of the drive circuit can be further improved, and in this case, the effects of the present invention are further enhanced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、この発明の実施例を示す図、第2図、第3図
は、この発明の原理であるイメージセンザードライブ回
路の動作を説明する図、第4図、第5図は、それぞれ従
来例を示す図である。 ■−1,1−2〜l−n  ボルテージフォロワ、2−
1.2−2〜2−n  スキャン用スイッチ、3−1.
3−2〜3−rr−レベルシフター、4−1.4−2〜
4− n−−nヒツトドライバ用シフトレジスタ、 4−01.4−02〜4− Om−mビン1−遅延リセ
ソ1〜用シフトレシスク、 5−1.5−2〜5−n−リセット用スイッチ。
FIG. 1 is a diagram showing an embodiment of the invention, FIGS. 2 and 3 are diagrams explaining the operation of the image sensor drive circuit which is the principle of the invention, and FIGS. 4 and 5 are FIG. 3 is a diagram showing a conventional example. ■-1, 1-2~l-n Voltage follower, 2-
1.2-2 to 2-n scan switch, 3-1.
3-2~3-rr-level shifter, 4-1.4-2~
4- Shift register for n--n hit driver, 4-01.4-02~4- Shift register for Om-m bin 1-delay reset 1~, 5-1.5-2~5-n-reset switch .

Claims (1)

【特許請求の範囲】  シフトレジスタによって多数の入力信号を順次読出す
ようにすると共に、入力信号の入力ラインに入力ライン
アース用のリセットスイッチを設けて、入力信号読出後
、所定のmビット遅れて前記リセットスイッチをオンに
して、入力信号ラインをリセットするようにしたドライ
ブ回路において、mビット遅延リセット用のm個の双方
向シフトレジスタを設け、双方向スキャニングを可能と
なるようにしたことを特徴とする、 ドライブ回路。
[Claims] A shift register is used to sequentially read out a large number of input signals, and a reset switch for input line grounding is provided on the input line of the input signal, so that the input signal is read out after a predetermined delay of m bits after the input signal is read. In the drive circuit which resets the input signal line by turning on the reset switch, m bidirectional shift registers for m-bit delay reset are provided to enable bidirectional scanning. and the drive circuit.
JP61256679A 1986-10-28 1986-10-28 Drive circuit Expired - Lifetime JPH0636320B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61256679A JPH0636320B2 (en) 1986-10-28 1986-10-28 Drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61256679A JPH0636320B2 (en) 1986-10-28 1986-10-28 Drive circuit

Publications (2)

Publication Number Publication Date
JPS63112899A true JPS63112899A (en) 1988-05-17
JPH0636320B2 JPH0636320B2 (en) 1994-05-11

Family

ID=17295962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61256679A Expired - Lifetime JPH0636320B2 (en) 1986-10-28 1986-10-28 Drive circuit

Country Status (1)

Country Link
JP (1) JPH0636320B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02501646A (en) * 1987-10-13 1990-06-07 イーストマン・コダック・カンパニー Dot printer with data latch selection token bit and driver circuit used for the printer
JPH02281973A (en) * 1989-04-24 1990-11-19 Canon Inc Recording head driving integrated circuit, recording head substrate, recording head, and recorder
US7324146B2 (en) 2003-01-22 2008-01-29 Seiko Epson Corporation Image processing device, image processing method and solid-state image-pickup device
US7474346B2 (en) 2003-01-22 2009-01-06 Seiko Epson Corporation Image processing device and method for reading image signal from a matrix type solid state image-pickup element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02501646A (en) * 1987-10-13 1990-06-07 イーストマン・コダック・カンパニー Dot printer with data latch selection token bit and driver circuit used for the printer
JPH02281973A (en) * 1989-04-24 1990-11-19 Canon Inc Recording head driving integrated circuit, recording head substrate, recording head, and recorder
US7324146B2 (en) 2003-01-22 2008-01-29 Seiko Epson Corporation Image processing device, image processing method and solid-state image-pickup device
US7474346B2 (en) 2003-01-22 2009-01-06 Seiko Epson Corporation Image processing device and method for reading image signal from a matrix type solid state image-pickup element

Also Published As

Publication number Publication date
JPH0636320B2 (en) 1994-05-11

Similar Documents

Publication Publication Date Title
US7565033B2 (en) Apparatus and method for increasing readout speed of a solid state imager
CN101753864A (en) Solid-state imaging apparatus and imaging system using the solid-state imaging apparatus
JP2001326856A (en) Solid-state imaging device and solid-state imaging system using the same
US11979677B2 (en) Image sensor with pixel structure including floating diffusion area shared by plurality of photoelectric conversion elements and a signal readout mode
JP3353921B2 (en) Solid-state imaging device
JP2646974B2 (en) Scanning circuit and driving method thereof
JP5777942B2 (en) Imaging device
JPS63112899A (en) Driving circuit
JPS5983475A (en) Two-dimensional semiconductor image sensor and operating method therefor
JP2011082929A (en) Solid-state image sensor and camera system
JP2870261B2 (en) Scanning circuit
JP3808928B2 (en) Solid-state imaging device
JPH07118760B2 (en) Image sensor
JP3581554B2 (en) Image sensor and image reading device
KR100339248B1 (en) Cmos image senser
US5237423A (en) Multi-chip solid-state image sensing device
JP3107212B2 (en) Solid-state imaging device
US20250097595A1 (en) Row drivers, image sensors, and image processing systems including the same
JP2697385B2 (en) Scanning circuit and driving method thereof
JP3124474B2 (en) Driving method of solid-state imaging device
JP2705158B2 (en) Image sensor device
JPH10233883A (en) CCD image sensor and image reading device
JPH05244340A (en) Solid-state image pickup element
JPS62260479A (en) solid-state imaging device
JPS61140284A (en) Solid-state image pickup device